CN107102186A - 一种数字示波器荧光图像并行高速处理系统及方法 - Google Patents

Abstract

本发明提出了一种数字示波器荧光图像并行高速处理系统及方法，利用数据采集存储和波形频度叠加流水线技术、荧光波形频度并行叠加技术，通过采集数据分段存储、波形频度信息分块存储的方法，实现了数据采集和波形叠加流水进行、荧光波形频度并行叠加，提高了数据采集及处理程序的并行度，缩短了采集数据死区时间，提升数字荧光示波器波形捕获率指标，解决了瞬态信号和罕见异常信号快速捕获的难题。

Description

一种数字示波器荧光图像并行高速处理系统及方法

技术领域

本发明涉及测试技术领域，特别涉及一种数字示波器荧光图像并行高速处理系统，还涉及一种数字示波器荧光图像并行高速处理方法。

背景技术

波形捕获率是衡量系统对信号连续不断采样能力的重要指标，表征系统“无缝”测量能力，是系统捕获分析瞬态信号和罕见异常信号的基础。数据采集及处理快慢直接影响数字荧光示波器的波形捕获率这项重要指标参数。

数字荧光示波器中现有的荧光波形采集处理方案如图1所示，在数据采集阶段，数据选择模块数据线连接到0位置，接收到的ADC采集数据被存储到采集数据存储器中，采集结束后，数据选择模块数据线接到1位置；波形频度叠加控制器从采集数据存储器中读取采集数据，对波形频度存储器中的频度信息进行累加修改，波形频度累加完后如果不到荧光波形显示刷新时间，数据选择模块数据线接到0位置重新采集数据和进行波形频度叠加，如果已到波形显示刷新时间，则波形频度存储器输出的频度信息经过色彩和灰度转换后进行显示。

传统示波器荧光波形采集处理方案主要存在以下两点问题：

(1)采集数据接收模块和波形频度叠加模块时分复用共享采集数据存储器，数据采集时波形频度叠加模块空闲，波形频度叠加时采集数据接收模块空闲，采集处理一帧波形所需时间为采集时间和波形频度叠加时间之和，降低了波形捕获率；

(2)波形频度叠加时，每次只读取一个采样点进行叠加，处理时间较长，降低波形捕获率。

发明内容

本发明提出了一种数字示波器荧光图像并行高速处理系统及方法，利用数据采集存储和波形频度叠加流水线技术、荧光波形频度并行叠加技术，通过采集数据分段存储、波形频度信息分块存储的方法，实现了数据采集和波形叠加流水进行、荧光波形频度并行叠加，提高了数据采集及处理程序的并行度，缩短了采集数据死区时间，提升数字荧光示波器波形捕获率指标，解决了瞬态信号和罕见异常信号快速捕获的难题。

本发明的技术方案是这样实现的：

一种数字示波器荧光图像并行高速处理系统，采集数据存储器分为多个数据段，每个数据段储存一帧波形采集数据和本次的采集信息；

分段读写控制模块内有两个数据段指针，一个是写数据段指针Pw，用来指向当前采集数据存储的数据段，一个是读数据段指针Pr，用来指向当前波形处理所读取数据所在的数据段；示波器首次采集数据之前，令Pw和Pr指向相同的段，采集开始后，接收到的采集数据存储到Pw所指向的数据段，一帧波形采集结束后，如果所有数据段都已存满数据，通知采集存储控制模块停止采集，直到有空数据段为止，否则重新采集下一帧数据；当Pr≠Pw时，表示有待处理的采集数据，此时波形频度叠加控制模块从Pr指向的数据段读取采集信息和数据进行波形频度叠加，当处理完一帧采集数据后，重新判断是否进行处理；

将和显示像素对应的频度信息按列分为多块存储，具有相同下标列的频度值单元分为一组，存储到相同的波形频度存储器中，每块波形频度存储器都是独立的存储器，具有各自的读写接口供波形频度叠加单元进行频度累加；

波形频度叠加过程中，在叠加总控制单元作用下，分段读写控制模块首先从Pr指针指向的数据段中读取采集信息，并根据显示区域设置计算出显示区域起始采集数据所在数据段中的偏移，然后从偏移处读取显示区域m列像素所对应的m个采集数据后，分别送给m个波形频度累加控制模块；波形频度叠加控制模块接收到采集数据后，首先计算出该采样点显示时所对应波形频度存储位置，然后从该存储位置中读取频度信息，最后将频度信息加1后写回原位置完成频度叠加。

可选地，所述采集数据存储器由双端口存储器实现，或者由高速单端口存储器配合FIFO方式实现，或者由多块单端口存储器交替读写实现。

可选地，采用双口存储器和高速单口存储器实现时，数据分段根据地址从低到高等间隔划分为n段；当采用多块单口存储器实现时，相邻数据段需要储存放在不同单口存储器中，以实现数据在不同存储器间交替读写。

可选地，所述数据段的大小至少为采集数据与采集信息的深度之和。

可选地，所述数据段存放本次的采集数据，采集数据存放区设计成环形的RAM，新采集数据将旧采集数据冲刷掉，只保留最新数据。

可选地，所述波形频度累加控制单元数量和波形频度存储器数量一致。

可选地，采集开始后，接收到的采集数据存储到Pw所指向的数据段，一帧波形采集结束后如果mod((Pw+1)，n)＝Pr，其中mod表示取余数，表示所有数据段都已存满数据，通知采集存储控制模块停止采集，直到有空数据段为止，否则令Pw＝mod((Pw+1)，n)，重新采集下一帧数据；当Pr≠Pw时，表示有待处理的采集数据，此时波形频度叠加控制模块从Pr指向的数据段读取采集信息和数据进行波形频度叠加，当处理完一帧采集数据后，令Pr＝mod((Pr+1)，n)，重新判断是否进行处理。

本发明还提出了一种数字示波器荧光图像并行高速处理方法，通过将采集数据分段存储，实现数据采集和波形频度叠加流水线进行；通过将波形频度信息分块存储处理，实现荧光波形频度的多采样点同时的并行叠加。

可选地，将采集数据存储器分为多个数据段，每个数据段储存一帧波形采集数据和本次的采集信息；

分段读写控制模块内有两个数据段指针，一个是写数据段指针Pw，用来指向当前采集数据存储的数据段，一个是读数据段指针Pr，用来指向当前波形处理所读取数据所在的数据段；示波器首次采集数据之前，令Pw和Pr指向相同的段，采集开始后，接收到的采集数据存储到Pw所指向的数据段，一帧波形采集结束后如果mod((Pw+1)，n)＝Pr，其中mod表示取余数，表示所有数据段都已存满数据，通知采集存储控制模块停止采集，直到有空数据段为止，否则令Pw＝mod((Pw+1)，n)，重新采集下一帧数据；当Pr≠Pw时，表示有待处理的采集数据，此时波形频度叠加控制模块从Pr指向的数据段读取采集信息和数据进行波形频度叠加，当处理完一帧采集数据后，令Pr＝mod((Pr+1)，n)，重新判断是否进行处理；

将和显示像素对应的频度信息按列分为多块存储，具有相同下标列的频度值单元分为一组，存储到相同的波形频度存储器中，每块波形频度存储器都是独立的存储器，具有各自的读写接口供波形频度叠加单元进行频度累加；

波形频度叠加过程中，在叠加总控制单元作用下，分段读写控制模块首先从Pr指针指向的数据段中读取采集信息，并根据显示区域设置计算出显示区域起始采集数据所在数据段中的偏移，然后从偏移处读取显示区域m列像素所对应的m个采集数据后，分别送给m个波形频度累加控制模块；波形频度叠加控制模块接收到采集数据后，首先计算出该采样点显示时所对应波形频度存储位置，然后从该存储位置中读取频度信息，最后将频度信息加1后写回原位置完成频度叠加。

可选地，所述数据段存放本次的采集数据，采集数据存放区设计成环形的RAM，新采集数据将旧采集数据冲刷掉，只保留最新数据。

本发明的有益效果是：

(1)通过将采集数据分段存储，实现数据采集和波形频度叠加流水线进行，增加数据吞吐量；

(2)通过将波形频度信息分块存储处理，实现荧光波形频度的多采样点同时的并行叠加，缩短波形频度叠加所需时间。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为传统示波器荧光波形采集处理方案原理框图；

图2为本发明的采集存储和波形频度叠加流水线结构原理示意图；

图3为本发明的采集存储器数据分段存储原理示意图；

图4为本发明的波形频度按像素列分块原理示意图；

图5为本发明的波形频度并行叠加原理示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

传统示波器波形数据采集和荧光波形处理按串行结构依次进行，并且荧光波形频度叠加也按照采样点顺序依次对波形出现的概率信息进行累加，这种串行处理方法运行较慢，延缓了下次波形采集的进度，采集数据的死区时间较长，降低了波形捕获率。

针对以上缺点，本发明提出了一种数字示波器荧光图像并行高速处理系统及方法，其目的是提高数据采集及处理的并行度，以缩短单次采集及处理时间、提高波形捕获率。本发明通过将采集数据分段存储，实现数据采集和波形频度叠加流水线进行，增加数据吞吐量；通过将波形频度信息分块存储处理，实现荧光波形频度的多采样点同时的并行叠加，缩短波形频度叠加所需时间。

下面结合说明书附图对本发明的处理系统及处理方法进行详细说明。

如图2所示，本发明的数字示波器荧光图像并行高速处理系统将采集数据存储器分段，实现数据采集存储和波形频度叠加流水线进行。图2中，采集数据存储器的实现有多种方式，可以由双端口存储器实现(例如FPGA内部的Block RAM)，也可以由高速单端口存储器(例如高带宽SDRAM)配合FIFO方式实现，还可以由多块单端口存储器交替读写实现。

采集数据存储器分为多个数据段，每个数据段储存一帧波形采集数据和本次的采集信息。采用双口存储器和高速单口存储器实现时，数据分段简单的根据地址从低到高等间隔划分为n段(n由内存容量和数据段大小决定)，结构划分如图3所示；当采用多块单口存储器实现时，相邻数据段需要储存放在不同单口存储器中，以实现数据在不同存储器间交替读写。

图3中，每个数据段信息分为两部分，分别存放本次的采集信息和采集数据，数据段的大小至少为采集数据与采集信息的深度之和。数据段起始位置存放本次的采集信息，以供后端分段读写控制模块使用，采集信息包括采集起始地址、触发位置偏移、触发类型、采集开始时间等信息；数据段后面存放本次的采集数据，由于单次采集数据存储结束需要等待触发信息，因此，总写入数据段的采集数据可能远大于数据段大小，所以，采集数据存放区需要设计成环形的RAM，新采集数据可将旧采集数据冲刷掉，只保留最新数据。或者，数据段起始位置存放本次的采集数据，数据段后面存放本次的采集信息，本领域技术人员可以根据设计需要进行灵活选择。本发明的下述实施例以数据段起始位置存放本次的采集信息，数据段后面存放本次的采集数据为例进行说明，但不应作为对本发明保护范围的限制。

为实现数据采集存储和波形频度叠的流水进行，图2中分段读写控制模块内有两个数据段指针，一个是写数据段指针Pw，用来指向当前采集数据存储的数据段，一个是读数据段指针Pr，用来指向当前波形处理所读取数据所在的数据段。示波器首次采集数据之前，令Pw和Pr指向相同的段。采集开始后，接收到的采集数据存储到Pw所指向的数据段，一帧波形采集结束后如果mod((Pw+1)，n)＝Pr(mod表示取余数)，表示所有数据段都已存满数据，通知采集存储控制模块停止采集，直到有空数据段为止，否则令Pw＝mod((Pw+1)，n)重新采集下一帧数据。当Pr≠Pw时，表示有待处理的采集数据，此时波形频度叠加控制模块可以从Pr指向的数据段读取采集信息和数据进行波形频度叠加，当处理完一帧采集数据后，令Pr＝mod((Pr+1)，n)重新判断是否进行处理。

本发明的处理系统通过采集数据分段存储实现数据采集和荧光波形频度叠加流水线进行，提高效率，缩短两次数据采集间的死区时间，后端波形频度叠加处理一帧波形速度小于等于采集一帧波形所需时间时，可将死区时间降低为0。

数字示波器显示波形要和传统模拟示波器一样具有荧光效果，需将多次采集的波形出现位置及概率信息统计出来存储到波形频度存储器中，波形频度存储器中的频度信息和屏幕波形显示区域像素一一对应，波形频度叠加单元读取采集数据确定波形显示位置并将该位置频度值进行累加。为了一次可以处理连续m个采样数据，本发明将和显示像素对应的频度信息按列分为多块存储，如图4所示，具有相同下标列的频度值单元分为一组，存储到相同的波形频度存储器中，分块越多后端波形频度叠加时并行度就越高，耗时也越短。每块波形频度存储器都是独立的存储器具有各自的读写接口供波形频度叠加单元进行频度累加。波形频度累加控制单元数量和波形频度存储器数量一致(图4、图5中表示为m)。

整个并行叠加结构如图5所示，波形频度叠加过程中，在叠加总控制单元作用下分段读写控制模块，首先从Pr指针指向的数据段中读取采集信息，并根据显示区域设置计算出显示区域起始采集数据所在数据段中的偏移，然后从偏移处读取显示区域m列像素所对应的m个采集数据后，分别送给m个波形频度累加控制模块。波形频度叠加控制模块接收到采集数据后，首先计算出该采样点显示时所对应波形频度存储位置，然后从该存储位置中读取频度信息，最后将频度信息加1后写回原位置完成频度叠加。

由于波形频度信息分为多块存储在不同的存储其中，因此，波形色彩灰度转换模块需要轮流从波形频度存储器中读取频度数据，然后进行色彩和灰度等处理。

本发明的数字示波器荧光图像并行高速处理系统，通过将波形频度信息分块存储处理，实现荧光波形频度的多采样点同时的并行叠加，缩短波形频度叠加所需时间，提高波形捕获率，降低采集死区时间。

本发明还提出了一种数字示波器荧光图像并行高速处理方法，其工作原理与上述处理系统相同，这里不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数字示波器荧光图像并行高速处理系统，其特征在于，

采集数据存储器分为多个数据段，每个数据段储存一帧波形采集数据和本次的采集信息；

分段读写控制模块内有两个数据段指针，一个是写数据段指针Pw，用来指向当前采集数据存储的数据段，一个是读数据段指针Pr，用来指向当前波形处理所读取数据所在的数据段；示波器首次采集数据之前，令Pw和Pr指向相同的段，采集开始后，接收到的采集数据存储到Pw所指向的数据段，一帧波形采集结束后，如果所有数据段都已存满数据，通知采集存储控制模块停止采集，直到有空数据段为止，否则重新采集下一帧数据；当Pr≠Pw时，表示有待处理的采集数据，此时波形频度叠加控制模块从Pr指向的数据段读取采集信息和数据进行波形频度叠加，当处理完一帧采集数据后，重新判断是否进行处理；

将和显示像素对应的频度信息按列分为多块存储，具有相同下标列的频度值单元分为一组，存储到相同的波形频度存储器中，每块波形频度存储器都是独立的存储器，具有各自的读写接口供波形频度叠加单元进行频度累加；

波形频度叠加过程中，在叠加总控制单元作用下，分段读写控制模块首先从Pr指针指向的数据段中读取采集信息，并根据显示区域设置计算出显示区域起始采集数据所在数据段中的偏移，然后从偏移处读取显示区域m列像素所对应的m个采集数据后，分别送给m个波形频度累加控制模块；波形频度叠加控制模块接收到采集数据后，首先计算出该采样点显示时所对应波形频度存储位置，然后从该存储位置中读取频度信息，最后将频度信息加1后写回原位置完成频度叠加。

2.如权利要求1所述的一种数字示波器荧光图像并行高速处理系统，其特征在于，所述采集数据存储器由双端口存储器实现，或者由高速单端口存储器配合FIFO方式实现，或者由多块单端口存储器交替读写实现。

3.如权利要求2所述的一种数字示波器荧光图像并行高速处理系统，其特征在于，采用双口存储器和高速单口存储器实现时，数据分段根据地址从低到高等间隔划分为n段；当采用多块单口存储器实现时，相邻数据段需要储存放在不同单口存储器中，以实现数据在不同存储器间交替读写。

4.如权利要求1所述的一种数字示波器荧光图像并行高速处理系统，其特征在于，所述数据段的大小至少为采集数据与采集信息的深度之和。

5.如权利要求4所述的一种数字示波器荧光图像并行高速处理系统，其特征在于，所述数据段存放本次的采集数据，采集数据存放区设计成环形的RAM，新采集数据将旧采集数据冲刷掉，只保留最新数据。

6.如权利要求1所述的一种数字示波器荧光图像并行高速处理系统，其特征在于，所述波形频度累加控制单元数量和波形频度存储器数量一致。

7.如权利要求1所述的一种数字示波器荧光图像并行高速处理系统，其特征在于，采集开始后，接收到的采集数据存储到Pw所指向的数据段，一帧波形采集结束后如果mod((Pw+1)，n)＝Pr，其中mod表示取余数，表示所有数据段都已存满数据，通知采集存储控制模块停止采集，直到有空数据段为止，否则令Pw＝mod((Pw+1)，n)，重新采集下一帧数据；当Pr≠Pw时，表示有待处理的采集数据，此时波形频度叠加控制模块从Pr指向的数据段读取采集信息和数据进行波形频度叠加，当处理完一帧采集数据后，令Pr＝mod((Pr+1)，n)，重新判断是否进行处理。

8.一种数字示波器荧光图像并行高速处理方法，其特征在于，通过将采集数据分段存储，实现数据采集和波形频度叠加流水线进行；通过将波形频度信息分块存储处理，实现荧光波形频度的多采样点同时的并行叠加。

9.如权利要求8所述的一种数字示波器荧光图像并行高速处理方法，其特征在于，将采集数据存储器分为多个数据段，每个数据段储存一帧波形采集数据和本次的采集信息；

分段读写控制模块内有两个数据段指针，一个是写数据段指针Pw，用来指向当前采集数据存储的数据段，一个是读数据段指针Pr，用来指向当前波形处理所读取数据所在的数据段；示波器首次采集数据之前，令Pw和Pr指向相同的段，采集开始后，接收到的采集数据存储到Pw所指向的数据段，一帧波形采集结束后如果mod((Pw+1)，n)＝Pr，其中mod表示取余数，表示所有数据段都已存满数据，通知采集存储控制模块停止采集，直到有空数据段为止，否则令Pw＝mod((Pw+1)，n)，重新采集下一帧数据；当Pr≠Pw时，表示有待处理的采集数据，此时波形频度叠加控制模块从Pr指向的数据段读取采集信息和数据进行波形频度叠加，当处理完一帧采集数据后，令Pr＝mod((Pr+1)，n)，重新判断是否进行处理；

将和显示像素对应的频度信息按列分为多块存储，具有相同下标列的频度值单元分为一组，存储到相同的波形频度存储器中，每块波形频度存储器都是独立的存储器，具有各自的读写接口供波形频度叠加单元进行频度累加；

波形频度叠加过程中，在叠加总控制单元作用下，分段读写控制模块首先从Pr指针指向的数据段中读取采集信息，并根据显示区域设置计算出显示区域起始采集数据所在数据段中的偏移，然后从偏移处读取显示区域m列像素所对应的m个采集数据后，分别送给m个波形频度累加控制模块；波形频度叠加控制模块接收到采集数据后，首先计算出该采样点显示时所对应波形频度存储位置，然后从该存储位置中读取频度信息，最后将频度信息加1后写回原位置完成频度叠加。

10.如权利要求9所述的一种数字示波器荧光图像并行高速处理方法，其特征在于，所述数据段存放本次的采集数据，采集数据存放区设计成环形的RAM，新采集数据将旧采集数据冲刷掉，只保留最新数据。