CN103312302B - 单主站多从站结构的通信系统和多路扫描选通信号发生器 - Google Patents

Abstract

本发明实施例公开了一种单主站—多从站结构的通信系统和一种多路扫描选通信号发生器，所述通信系统包括主站、多个从站以及所述多路扫描选通信号发生器，以简化用于控制主站周期性扫描各从站的逻辑程序设计的难度。其中，所述多路扫描选通信号发生器包括与从站等数量的D触发器，且每一个D触发器的信号输出端与一个从站的片选信号引脚连接；各D触发器的异步置0输入端与电源连接、异步置1输入端与主站的片选复位信号输出端连接、时钟脉冲输入端与主站的片选时钟信号输出端连接；所述D触发器中的一个D触发器的信号输入端与主站的片选信号输出端连接，剩余的D触发器中上一个D触发器的置反输出端仅与下一个D触发器的信号输入端连接。

Description

单主站多从站结构的通信系统和多路扫描选通信号发生器

技术领域

本发明涉及信息通信技术领域，更具体地说，涉及一种单主站—多从站结构的通信系统和一种多路扫描选通信号发生器。

背景技术

在单主站—多从站结构的通信系统中，每一从站的接口芯片上都设有一个与主站的各片选信号输出端一一对应连接、用于接收主站发出的片选信号的片选信号引脚。接收到有效片选信号的从站处于选通状态，可通过连接于主站与各从站间的公共总线与主站实现通信；而接收到无效片选信号的从站则处于关断状态，无法与主站通信。当主站需要与某一从站通信时，为了保证通信过程不受干扰，需要将该从站的片选信号设为有效(从站的片选信号引脚一般设为高电平有效)，其他从站的片选信号设为无效。

但是，在要求主站周期性扫描各从站(即要求主站周期性地与各从站进行轮流通信)的通信系统中，主站中用于控制主站周期扫描各从站的逻辑程序会更加复杂，增加主站逻辑程序设计的难度。

发明内容

有鉴于此，本发明提供一种单主站—多从站结构的通信系统和一种多路扫描选通信号发生器，以实现简化用于控制主站周期性扫描各从站的逻辑程序设计的难度。

一种单主站—多从站结构的通信系统，包括：主站、多个从站以及多路扫描选通信号发生器；

其中，所述多路扫描选通信号发生器包括：与从站等数量的D触发器，且每一个D触发器的信号输出端与一个从站的片选信号引脚连接；

各D触发器的异步置0输入端与电源连接、异步置1输入端与主站的片选复位信号输出端连接、时钟脉冲输入端与主站的片选时钟信号输出端连接；

所述D触发器中任意一个D触发器的信号输入端与主站的片选信号输出端连接、接收主站生成并发送的片选信号，剩余的D触发器中上一个D触发器的置反输出端仅与下一个D触发器的信号输入端连接。

其中，所述主站仅设置有一个片选信号输出端。

一种多路扫描选通信号发生器，应用于单主站—多从站结构的通信系统，包括：与从站等数量的D触发器，且每一个D触发器的信号输出端与一个从站的片选信号引脚连接；

各D触发器的异步置0输入端与电源连接，异步置1输入端与主站的片选复位信号输出端连接，时钟脉冲输入端与主站的片选时钟信号输出端连接；

所述D触发器中任意一个D触发器的信号输入端与主站的片选信号输出端连接、接收主站生成并发送的片选信号，剩余的D触发器中上一个D触发器的置反输出端仅与下一个D触发器的信号输入端连接。

从上述的技术方案可以看出，本发明实施例通过与主站的片选信号输出端直接相连的D触发器接收主站发出的片选信号，并以该D触发器的置反输出端的输出作为下一个D触发器的信号输入端的输入，再以这一D触发器的置反输出端的输出作为下一D触发器的信号输入端的输入，依次类推；并以各D触发器的信号输出端的输出作为各从站的片选信号引脚的输入。由此，主站的逻辑程序只需控制主站的片选信号输出端输出统一的片选信号，便可通过所述多路扫描选通信号发生器实现主站对各从站的选通，而无需分别对主战的各个片选信号输出端的输出信号进行设计，简化了主站逻辑程序设计的难度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例公开的一种单主站—4从站结构的通信系统结构示意图；

图2为D触发器的逻辑符号示意图；

图3为本发明实施例公开的四路扫描选通信号发生器的输入信号及输出信号的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种单主站—多从站结构的通信系统，以实现简化用于控制主站周期性扫描各从站的逻辑程序设计的难度，包括：

主站、多个从站以及多路扫描选通信号发生器；

其中，所述多路扫描选通信号发生器包括：与从站等数量的D触发器，且每一个D触发器的信号输出端与一个从站的片选信号引脚连接；

各D触发器的异步置0输入端与电源连接，各D触发器的异步置1输入端与主站的片选复位信号输出端连接，各D触发器的时钟脉冲输入端与主站的片选时钟信号输出端连接；

所述D触发器中任意一个D触发器的信号输入端与主站的片选信号输出端连接、接收主站生成并发送的片选信号，剩余的D触发器中上一个D触发器的置反输出端仅与下一个D触发器的信号输入端连接，剩余的一个置反输出端备用。

在现有的要求主站周期性扫描各从站的单主站—多从站结构的通信系统中，为达到控制主站轮流选通各从站的目的，需要为主站设计可控制主站的各片选信号输出端轮流输出有效片选信号的逻辑程序。以现有的设置有4个从站的单主站—4从站结构的通信系统为例，记主站发送至各从站的片选信号依次为片选信号1、片选信号2、片选信号3和片选信号4，主站的逻辑程序分别控制主站的各片选信号输出端的输出，对应主站发出的时钟信号的不同时钟周期数(主站与从站之间具有共享的同步时钟信号)，各片选信号的逻辑值应当如表1所示(在主站的编程逻辑中，设定所述有效片选信号的逻辑值为高电平1、无效片选信号的逻辑值为低电平0)。

时钟周期数	片选信号1	片选信号2	片选信号3	片选信号4
					1	0	1	0	0
2	0	0	0	1
					3	1	0	0	0
4	0	0	1	0

表1

上述4个时钟周期记为一个扫描周期，当所述时钟周期数为5-8、9-12……时，各片选信号的逻辑值重复时钟周期数为1-4时的对应值。

由此可知，因为现有技术中主站的逻辑程序需同时控制主站的各个片选信号输出端输出符合表1所示的逻辑值，所以在从站数目过多的情况下会给主站的逻辑程序设计带来一定难度。而本实施例中在所述主站和所述从站之间引入所述多路扫描选通信号发生器，所述多路扫描选通信号发生器接收由主站生成、经主站的片选信号输出端输出的片选信号，进行处理，并将处理后的片选信号发送至各从站的片选信号引脚，以实现主站对各从站的周期性扫描。

其中，所述主站的片选信号输出端可设置有多个，此时主站的逻辑程序控制各片选信号输出端输出统一的片选信号，而无需对各个片选信号输出端的输出分别进行设计，简化了主站逻辑程序设计的难度。优选的，所述主站可仅设置有一个片选信号输出端，此时，主站的逻辑程序仅需控制这一个片选信号输出端的输出。并且，当从站数目较多时，主站无需配置与从站等数量的大量片选信号输出引脚，可简化主站电路结构的复杂程度。

下面以单主站—4从站结构的通信系统为例对本发明实施例进行说明，参见图1，该系统包括：主站100、第一从站201、第二从站202、第三从站203、第四从站204和四路扫描选通信号发生器300；其中所述四路扫描选通信号发生器300包括四个D触发器(即维特阻塞D触发器)。

所述D触发器利用电路内部的反馈信号，维特输出状态，阻塞改变输出状态的通道，已达到消除空翻的目的。图2示出了所述D触发器的逻辑符号，所述D触发器的引脚包括：异步置0输入端异步置1输入端信号输入端D、时钟脉冲输入端CLK、信号输出端Q和置反输出端其中，所述Q和为两个互补输出端。

所述D触发器的功能为：如果且则触发器复位；如果且则触发器置数；如果且所述CLK接收的时钟信号上升沿到来时，若D＝1则触发器置1(即Q＝1,)，反之若D＝0则触发器置0；如果且所述CLK接收的时钟信号上升沿未到来时，则触发器输出状态不变。

具体的，所述D触发器的特性表如表2所示。其中，X代表任意状态，Q0代表Q输出端的前一个状态，代表输出端的前一个状态，↑代表脉冲上升沿信号。

表2

所述四个D触发器与所述第一从站201、第二从站202、第三从站203、第四从站204一一对应连接，为便于描述，记所述四个D触发器依次为U1A、U1B、U2A和U2B，其中所述U1A、U1B、U2A和U2B的依次记为 依次记为D依次记为D1、D2、D3、D4，CLK依次记为CLK1、CLK2、CLK3、CLK4，Q依次记为Q1、Q2、Q3、Q4，依次记为

所述与主站的片选复位信号输出端101连接，所述CLK1-CLK4与主站的片选时钟信号输出端102连接，所述与电源连接(均置1)，所述D1与主站的片选信号输出端103连接，所述与所述D2连接，所述与所述D3连接，所述与所述D4连接，所述备用，所述Q1-Q4分别依次与所述第一从站201的片选信号引脚2010、第二从站202的片选信号引脚2020、第三从站203的片选信号引脚2030、第四从站204的片选信号引脚2040连接。

其中，将所述U1A和U1B使用一块SN74HC74芯片、所述U2A和U2B同样使用一块SN74HC74芯片来进行开发设计，所述SN74HC74芯片为包含两个D触发器的集成电路。

首先，对所述四路扫描选通信号发生器300进行初始化，具体的，主站100的片选复位信号输出端101输出低电平，即所述均置0，所述四路扫描选通信号发生器300被复位，处于非工作状态，所述Q1-Q4输出低电平，所述输出高电平。当主站100的片选复位信号输出端101输出高电平，即所述置1时，所述四路扫描选通信号发生器300开始工作(其中需要说明的是，从时钟信号的上升沿到来到所述D触发器的输出信号做出改变需要一定的时间，因此对于下一个D触发器来说，在时钟信号的上升沿到来的时刻，其D端的电平状态是上一个D触发器的端之前的状态，而不是变化后的状态)：

1)在所述CLK1-CLK4接收的主站发出的时钟信号的第一个脉冲上升沿到来前，令D1＝0(即主站的片选信号输入端103为所述D1输入低电平)，当时钟信号的第一个脉冲上升沿到来时，

因为D1＝0，所以Q1＝0，

因为的前一个状态为1，因此Q2＝1，

因为的前一个状态为1，因此Q3＝1，

因为的前一个状态为1，因此Q4＝1，

2)在所述CLK1-CLK4接收的主站发出的时钟信号的第二个脉冲上升沿到来之前，令D1＝0，当时钟信号的第二个脉冲上升沿到来时，

因为D1＝0，所以Q1＝0，

因为的前一个状态为1，因此Q2＝1，

因为的前一个状态为0，因此Q3＝0，

因为的前一个状态为0，因此Q4＝0，

3)在所述CLK1-CLK4接收的主站发出的时钟信号的第三个脉冲上升沿到来之前，令D1＝1，当时钟信号的第三个脉冲上升沿到来时，

因为D1＝1，所以Q1＝1，

因为的前一个状态为1，因此Q2＝1，

因为的前一个状态为0，因此Q3＝0，

因为的前一个状态为1，因此Q4＝1，

4)在所述CLK1-CLK4接收的主站发出的时钟信号的第四个脉冲上升沿到来之前，令D1＝0，当时钟信号的第四个脉冲上升沿到来时，

因为D1＝0，所以Q1＝0，

因为的前一个状态为0，因此Q2＝0，

因为的前一个状态为0，因此Q3＝0，

因为的前一个状态为1，因此Q4＝1，

5)在所述CLK1-CLK4接收的主站发出的时钟信号的第五个脉冲上升沿到来之前，令D1＝1，当时钟信号的第五个脉冲上升沿到来时，

因为D1＝1，所以Q1＝1，

因为的前一个状态为1，因此Q2＝1，

因为的前一个状态为1，因此Q3＝1，

因为的前一个状态为1，因此Q4＝1，

6)在所述CLK1-CLK4接收的主站发出的时钟信号的第六个脉冲上升沿到来之前，令D1＝1，当时钟信号的第六个脉冲上升沿到来时，

因为D1＝1，所以Q1＝1，

因为的前一个状态为0，因此Q2＝0，

因为的前一个状态为0，因此Q3＝0，

因为的前一个状态为0，因此Q4＝0，

7)在所述CLK1-CLK4接收的主站发出的时钟信号的第七个脉冲上升沿到来之前，令D1＝1，当时钟信号的第七个脉冲上升沿到来时，

因为D1＝1，所以Q1＝1，

因为的前一个状态为0，因此Q2＝0，

因为的前一个状态为1，因此Q3＝1，

因为的前一个状态为1，因此Q4＝1，

8)在所述CLK1-CLK4接收的主站发出的时钟信号的第八个脉冲上升沿到来之前，令D1＝0，当时钟信号的第八个脉冲上升沿到来时，

因为D1＝0，所以Q1＝0，

因为的前一个状态为0，因此Q2＝0，

因为的前一个状态为1，因此Q3＝1，

因为的前一个状态为0，因此Q4＝0，

上述1)至8)即为所述四路选通信号发生器300的一个完整的工作周期，现将所述U1A、U1B、U2A和U2B中部分端口的真值表绘制如下，参见表3(其中，所述时钟信号的第一个脉冲所处的时钟周期数为1，第二个脉冲所处的时钟周期数为2，依次类推)。

表3

与表3相应的时序图可参见图3(其中，序号1-8表示CLK端接收的时钟信号的时钟周期数，图中示出的波形图依次为CLK、D1端的输入波形，以及Q1-Q4端的输出波形)。

从表3中选取时钟信号的时钟周期数为第2、4、6、8时Q1-Q4的值，绘制表4如下。

时钟周期数	Q1	Q2	Q3	Q4
					2	0	1	0	0
4	0	0	0	1
					6	1	0	0	0
8	0	0	1	0

表4

在时钟周期数为第2、4、6、8时，各从站被轮流选通，主站的逻辑程序控制主站与当前被选通的从站进行通信。

本实施例中，在主站发出的时钟信号的第一个脉冲、第二个脉冲、第四个脉冲和第八个脉冲的上升沿到来前，主站生成并发出的片选信号当前处于低电平；在主站发出的时钟信号的第三个脉冲、第五个脉冲、第六个脉冲和第七个脉冲上升沿到来前，主站生成并发出的片选信号当前处于高电平。但是需要说明的是，所述主站输出的片选信号并不局限于此，只要满足在主站发出的片选信号的一个信号周期下，4个D触发器均可单独输出一次有效片选信号即可。

由此，在单主站—多从站结构的通信系统中，主站的逻辑程序只需达到下述要求：控制主站输出的片选信号达到在主站发出的片选信号的一个信号周期下，所述与从站等数量的D触发器均可单独输出一次有效片选信号，那么，从中选择出从站可以单独选通的时钟周期数，控制主站与各从站分别进行通信，即可达到控制主站对各从站进行轮流选通的目的。

综上所述，本发明实施例通过与主站的片选信号输出端直接相连的D触发器接收主站发出的片选信号，并以该D触发器的置反输出端的输出作为下一个D触发器的信号输入端的输入，再以这一D触发器的置反输出端的输出作为下一D触发器的信号输入端的输入，依次类推；以各D触发器的信号输出端的输出作为各从站的片选信号引脚的输入。由此，主站的控制器只需控制主站的片选信号输出端输出统一的片选信号，便可通过所述多路扫描选通信号发生器实现主站对各从站的选通，而无需分别对主战的各个片选信号输出端的输出信号进行设计，简化了主站逻辑程序设计的难度。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种单主站—多从站结构的通信系统，其特征在于，包括：主站、多个从站以及多路扫描选通信号发生器；

其中，所述多路扫描选通信号发生器包括：与从站等数量的D触发器，且每一个D触发器的信号输出端与一个从站的片选信号引脚连接；

各D触发器的异步置0输入端与电源连接、异步置1输入端与主站的片选复位信号输出端连接、时钟脉冲输入端与主站的片选时钟信号输出端连接；

所述D触发器中任意一个D触发器的信号输入端与主站的片选信号输出端连接、接收主站生成并发送的片选信号，剩余的D触发器中上一个D触发器的置反输出端仅与下一个D触发器的信号输入端连接；

其中，所述D触发器用于选通与所述D触发器输出端连接的所述从站，控制所述主站与所述从站进行通信。

2.根据权利要求1所述的单主站—多从站结构的通信系统，其特征在于，所述主站仅设置有一个片选信号输出端。

3.一种多路扫描选通信号发生器，应用于单主站—多从站结构的通信系统，其特征在于，包括：

与从站等数量的D触发器，且每一个D触发器的信号输出端与一个从站的片选信号引脚连接；

各D触发器的异步置0输入端与电源连接，异步置1输入端与主站的片选复位信号输出端连接，时钟脉冲输入端与主站的片选时钟信号输出端连接；

所述D触发器中任意一个D触发器的信号输入端与主站的片选信号输出端连接、接收主站生成并发送的片选信号，剩余的D触发器中上一个D触发器的置反输出端仅与下一个D触发器的信号输入端连接；

其中，所述D触发器用于选通与所述D触发器输出端连接的所述从站，控制所述主站与所述从站进行通信。