CN103296998A - 具噪声抵抗力的可适性时脉信号产生器 - Google Patents

Abstract

本发明提出的具噪声抵抗力的可适性时脉信号产生器之一，包含有：增益放大器，用于处理模拟震荡信号以产生放大信号；可调式施密特触发器，耦接于增益放大器，用于依据放大信号产生触发信号；输出缓冲器，耦接于可调式施密特触发器，用于依据触发信号产生时脉信号；以及噪声侦测器，耦接于可调式施密特触发器。噪声侦测器会侦测输入信号的噪声成分，且当侦测到的噪声变大时，噪声侦测器会加大可调式施密特触发器的迟滞窗。上述可适性时脉信号产生器的优点之一，是噪声侦测器会依据输入信号的噪声大小，动态地调整可调式施密特触发器的迟滞窗的大小，故可有效避免电源端或接地端的噪声影响到输出缓冲器输出的时脉信号的工作周期。

Description

具噪声抵抗力的可适性时脉信号产生器

技术领域

本发明有关时脉信号产生器，尤指一种具噪声抵抗力的可适性时脉信号产生器。

背景技术

在许多通信装置或消费性电子产品中，电路芯片常采用时脉限幅器(clockslicer)把晶体震荡器输出的模拟信号转换成全摆幅的方波以作为时脉信号，使芯片内部的电路模组能够依据时脉信号而进行运作。然而，现有技术中的时脉限幅器很容易受到电源中的噪声干扰，而使输出的方波的工作周期(dutycycle)偏离理想值。

传统上常会利用差动式的电路架构来降低噪声对时脉信号产生的影响。然而，差动式架构的电路耗电量大，对于许多电路应用而言并不适合。

发明内容

有鉴于此，如何降低噪声对时脉信号的影响，又能同时兼顾电路的能源使用效率，实为业界有待解决的问题。

本说明书提供了一种具噪声抵抗力的可适性时脉信号产生器之实施例，其包含有：一增益放大器，用于处理一模拟震荡信号，以产生一放大信号；一可调式施密特触发器，耦接于该增益放大器的输出端，用于依据该放大信号产生一触发信号；一输出缓冲器，耦接于该可调式施密特触发器的输出端，用于依据该触发信号产生一时脉信号；以及一噪声侦测器，耦接于该可调式施密特触发器，当耦接于一第一输入信号时，该噪声侦测器会侦测该第一输入信号的噪声成分，且当侦测到的噪声变大时，该噪声侦测器会加大该可调式施密特触发器的迟滞窗。

上述可适性时脉信号产生器的优点之一，是噪声侦测器会依据第一输入信号的噪声大小，而动态地调整可调式施密特触发器的迟滞窗的大小，故可有效避免电源端或接地端的噪声影响到输出缓冲器输出的时脉信号的工作周期。

附图说明

图1为本发明之可适性时脉信号产生器的一实施例简化后的功能方块图。

图2为图1中的噪声侦测器的一实施例简化后的功能方块图。

图3为图1中的增益放大器的一实施例简化后的功能方块图。

图4为图1中的可调式施密特触发器的一实施例简化后的功能方块图。

图5为图1中的噪声侦测器的另一实施例简化后的功能方块图。

图6为图1中的增益放大器的另一实施例简化后的功能方块图。

图7为图1中的可调式施密特触发器的另一实施例简化后的功能方块图。

具体实施方式

以下将配合相关图式来说明本发明之实施例。在这些图式中，相同的标号表示相同或类似的元件或流程/步骤。

以下将配合相关图式来说明本发明之实施例。在这些图式中，相同的标号表示相同或类似的元件。

在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。本说明书及后续的权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的基准。在通篇说明书及后续的权利要求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于...」。另外，「耦接」一词在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可直接(包含通过电性连接或无线传输、光学传输等信号连接方式)连接于第二元件，或通过其它元件或连接手段间接地电性或信号连接至第二元件。

在此所使用的「及/或」的描述方式，包含所列举的其中之一或多个项目的任意组合。另外，除非本说明书中有特别指明，否则任何单数格的用语都同时包含复数格的涵义。

请参考图1，其所绘示为本发明一实施例之可适性时脉信号产生器(adaptive clock signal generator)100简化后的功能方块图。如图所示，可适性时脉信号产生器100包含有噪声侦测器110、滤波器120、增益放大器130、可调式施密特触发器(adjustable Schmitt trigger)140、以及输出缓冲器150。当噪声侦测器110耦接于一电源端或是一接地端时，噪声侦测器110会侦测从该电源端或接地端接收到的信号中的噪声成分。滤波器120用于对一震荡电路(未绘示)输出的信号进行滤波，以产生一模拟震荡信号。为了不同的系统需求，滤波器120可以设计成低通或带通滤波器。增益放大器130耦接于滤波器120，用于处理该模拟震荡信号，以产生一放大信号。可调式施密特触发器140耦接于增益放大器130的输出端，用于依据该放大信号产生一触发信号。输出缓冲器150耦接于可调式施密特触发器140的输出端，用于依据该触发信号产生一方波形式的时脉信号。

在运作时，噪声侦测器110会依据侦测到的噪声大小动态调整增益放大器130和可调式施密特触发器140的运作，以使输出缓冲器150所输出的方波的工作周期维持在理想值，并避免输出的方波中产生突波的情况。以下将配合图2至图4来进一步说明可适性时脉信号产生器100的运作和实施方式。

图2为本发明之噪声侦测器110的一实施例简化后的功能方块图。在本实施例中，噪声侦测器110包含有电容性装置210、整流器220、以及模拟至数字转换器230。当电容性装置210的输入端202耦接于电源端或接地端时，会撷取从该电源端或接地端接收到的信号的交流成分。整流器220耦接于电容性装置210，用于依据电容性装置210的输出信号产生一整流信号。模拟至数字转换器230耦接于整流器220，用于将该整流信号转换成多个数字控制码S1、S2、...、Sn，其中S1为最低有效位元(LSB)，Sn为最高有效位元(MSB)。

图3为本发明之增益放大器130的一实施例简化后的功能方块图。在本实施例中，增益放大器130包含有输入端302(可称为第二输入端)、输出端304(可称为第二输出端)、多个串接的晶体管310(可称为第五晶体管阵列)、多个串接的晶体管320(可称为第六晶体管阵列)、多个并联的开关330(可称为第三开关阵列)、以及多个并联的电阻340(可称为电阻阵列)。如图3所示，该等晶体管310耦接于一电源端，而该等晶体管320耦接于一固定电位(例如接地端)。该等晶体管310的控制端都耦接于输入端302，且该等晶体管310的其中之一耦接于输出端304。该等晶体管320的控制端都耦接于输入端302，且该等晶体管320的其中之一耦接于输出端304。该等开关330分别耦接于输入端302与输出端304之间，而该等电阻340则分别耦接于该等开关330。

在运作时，噪声侦测器110会利用数字控制码S1～Sn来分别控制增益放大器130中的该等开关330，以改变增益放大器130的增益大小。

图4为本发明之可调式施密特触发器140的一实施例简化后的功能方块图。在本实施例中，可调式施密特触发器140包含有输入端402(可称为第一输入端)、输出端404(可称为第二输出端)、多个串接的晶体管410(可称为第一晶体管阵列)、多个串接的晶体管420(可称为第二晶体管阵列)、多个并联的开关430(可称为第一开关阵列)、多个并联的开关440(可称为第二开关阵列)、多个并联的晶体管450(可称为第三晶体管阵列)、以及多个并联的晶体管460(可称为第四晶体管阵列)。如图4所示，该等晶体管410耦接于一电源端，而该等晶体管420耦接于一固定电位(例如接地端)。该等晶体管410的控制端都耦接于输入端402，且该等晶体管410的其中之一耦接于输出端404。该等晶体管420的控制端都耦接于输入端402，且该等晶体管420的其中之一耦接于输出端404。该等开关430耦接于该等晶体管410的其中之一和一固定电位(例如接地端)之间。该等开关440耦接于该等晶体管420的其中之一和一电源端之间。该等晶体管450分别耦接于该等开关430，且该等晶体管450的控制端都耦接于输出端404。该等晶体管460分别耦接于该等开关440，且该等晶体管460的控制端都耦接于输出端404。

在运作时，噪声侦测器110会利用该等数字控制码S1～Sn，来分别控制可调式施密特触发器140中的该等开关430和该等开关440，以改变可调式施密特触发器140的临界电压值，藉此改变可调式施密特触发器140的迟滞窗(hysteresis window)的大小。

在一实施例中，当噪声侦测器110侦测到电源端或接地端的噪声变小时，噪声侦测器110会调整数字控制码S1～Sn以缩小可调式施密特触发器140的迟滞窗，而当噪声侦测器110缩小可调式施密特触发器140的迟滞窗的大小时，噪声侦测器110会调整数字控制码S1～Sn以调降增益放大器130的增益值。相反地，当噪声侦测器110侦测到电源端或接地端的噪声变大时，会调整数字控制码S1～Sn以加大可调式施密特触发器140的迟滞窗，而当噪声侦测器110加大可调式施密特触发器140的迟滞窗的大小时，会调整数字控制码S1～Sn以调升增益放大器130的增益值，藉此改善整体电路的响应速度。

如前所述，输出缓冲器150会依据可调式施密特触发器140输出的触发信号产生方波形式的全摆幅时脉信号。实作上，输出缓冲器150可用多个串接的反向器来实现，以产生所需的时脉信号，并使时脉信号具有50％的工作周期。在可适性时脉信号产生器100应用于双电源系统的实施例中，还可在输出缓冲器150中增设一电压电平转换器(level shifter)，以将时脉信号的电压调整成适合后级电路使用的大小。

由于噪声侦测器110会依据电源端或接地端的信号噪声等级，动态地调整增益放大器130的增益大小和可调式施密特触发器140的迟滞窗的大小，故可有效避免电源端或接地端的噪声影响到输出缓冲器150输出的时脉信号的摆幅和工作周期，也可避免输出缓冲器150所输出的时脉信号中产生突波。如此一来，将可大幅提升可适性时脉信号产生器100的噪声抵抗力，并避免后级电路产生误作动的情况。

在前述的说明中，噪声侦测器110是以数字控制码来调整增益放大器130和可调式施密特触发器140中的元件，但这只是一实施例，而非局限本发明的实际实施方式。例如，图5所绘示为本发明之噪声侦测器110的另一实施例简化后的功能方块图。图5的实施例与前述图2的实施例很类似，差别在于图5的实施例中以电压电平转换器530来取代图2中的模拟至数字转换器230。如图5所示，电压电平转换器530耦接于整流器220，用于依据整流器220输出的整流信号产生两控制电压VC1(可称为第一控制电压)和VC2(可称为第二控制电压)。

由于图5中的噪声侦测器110所输出的控制信号是模拟信号，所以增益放大器130和可调式施密特触发器140中的部分电路架构也要相应地调整，才能与图5的实施例搭配运作。

图6为本发明之增益放大器130的另一实施例简化后的功能方块图。在本实施例中，增益放大器130包含有输入端302、输出端304、多个串接的晶体管3 10、多个串接的晶体管320、以及一晶体管630(可称为第七晶体管)。如图6所示，晶体管630耦接于输入端302与输出端304之间，且晶体管630的控制端耦接于噪声侦测器110产生的控制电压VC1。图6和图3中编号相同的元件具有相同的连接关系，故前述关于图3的其它元件的描述，也适用于图6的实施例。

在运作时，噪声侦测器110会利用控制电压VC1来控制增益放大器130中的晶体管630的等效阻值，以改变增益放大器130的增益大小。

图7为本发明之可调式施密特触发器140的另一实施例简化后的功能方块图。在本实施例中，可调式施密特触发器140包含有输入端402、输出端404、多个串接的晶体管410、多个串接的晶体管420、多个串接晶体管730(可称为第八晶体管阵列)、以及多个串接的晶体管740(可称为第九晶体管阵列)。如图7所示，该等晶体管730耦接于该等晶体管410的其中之一，且其中一晶体管730的控制端耦接于输出端404，而另一晶体管730的控制端耦接于噪声侦测器110产生的控制电压VC2。该等晶体管740耦接于该等晶体管420的其中之一，且其中一晶体管740的控制端耦接于输出端404，而另一晶体管740的控制端耦接于该控制电压VC2。图7和图4中编号相同的元件具有相同的连接关系，故前述关于图4的其它元件的描述，也适用于图7的实施例。

在运作时，噪声侦测器110会利用该控制电压VC2来控制可调式施密特触发器140的晶体管730的其中之一和晶体管740的其中之一，藉以调整可调式施密特触发器140的迟滞窗的大小。

在一实施例中，当噪声侦测器110侦测到电源端或接地端的噪声变小时，噪声侦测器110会改变控制电压VC2以缩小可调式施密特触发器140的迟滞窗，并会调整控制电压VC1以调降增益放大器130的增益值。相反地，当噪声侦测器110侦测到电源端或接地端的噪声变大时，噪声侦测器110会改变控制电压VC2以加大可调式施密特触发器140的迟滞窗，并会调整控制电压VC1以调升增益放大器130的增益值，藉此改善整体电路的响应速度。

前述的实施例类似，图5中的噪声侦测器110会依据电源端或接地端的信号噪声等级，动态地调整图6的增益放大器130的增益大小和图7的可调式施密特触发器140的迟滞窗的大小，故可有效避免电源端或接地端的噪声影响到输出缓冲器150输出的时脉信号的摆幅和工作周期，也可避免输出缓冲器150所输出的时脉信号中产生突波的情况。如此一来，不仅可大幅提升可适性时脉信号产生器100的噪声抵抗力，还可省去前述实施例中的模拟至数字转换器230，使整体电路更精简和更省电。

在某些实施例中，也可将前述增益放大器130改设计成固定增益的形式。此外，在某些应用中，也可以将滤波器120省略或只用低阶的滤波器来实现滤波器120的功能。

前述的噪声侦测器110也可在输出缓冲器150产生时脉信号达一预定时段之后，停止调整增益放大器130及/或可调式施密特触发器140，以节省可适性时脉信号产生器100的功率消耗。

以上所述仅为本发明之较佳实施例，凡依本发明权利要求所做之均等变化与修饰，皆应属本发明之涵盖范围。

Claims (10)

1.一种具噪声抵抗力的可适性时脉信号产生器，其包含有：

一增益放大器，用于处理一模拟震荡信号，以产生一放大信号；

一可调式施密特触发器，耦接于该增益放大器的输出端，用于依据该放大信号产生一触发信号；

一输出缓冲器，耦接于该可调式施密特触发器的输出端，用于依据该触发信号产生一时脉信号；以及

一噪声侦测器，耦接于该可调式施密特触发器；

其中当该噪声侦测器耦接于一第一输入信号时，该噪声侦测器会侦测该第一输入信号的噪声成分，且当侦测到的噪声变大时，该噪声侦测器会加大该可调式施密特触发器的迟滞窗。

2.如权利要求1所述的可适性时脉信号产生器，其中该噪声侦测器会在该输出缓冲器产生该时脉信号达一预定时段之后，停止调整该可调式施密特触发器。

3.如权利要求1所述的可适性时脉信号产生器，其另包含有：

一滤波器，耦接于该增益放大器的输入端，用于对一第二输入信号进行滤波以产生该模拟震荡信号。

4.如权利要求1所述的可适性时脉信号产生器，其中该噪声侦测器包含有：

一电容性装置，当耦接于该第一输入信号时，用于撷取该第一输入信号的交流成分；

一整流器，耦接于该电容性装置，用于依据该电容性装置的输出信号产生一整流信号；以及

一模拟至数字转换器，耦接于该整流器，用于将该整流信号转换成多个数字控制码。

5.如权利要求4所述的可适性时脉信号产生器，其中该可调式施密特触发器包含有：

一第一输入端；

一第一输出端；

一第一晶体管阵列，包含多个串接的晶体管，其中该第一晶体管阵列的多个晶体管的控制端都耦接于该第一输入端，且该第一晶体管阵列的其中之一晶体管耦接于该第一输出端；

一第二晶体管阵列，包含多个串接的晶体管，其中该第二晶体管阵列的多个晶体管的控制端都耦接于该第一输入端，且该第二晶体管阵列的其中之一晶体管耦接于该第一输出端；

一第一开关阵列，包含多个并联的开关，耦接于该第一晶体管阵列的其中之一晶体管；

一第二开关阵列，包含多个并联的开关，耦接于该第二晶体管阵列的其中之一晶体管；

一第三晶体管阵列，包含多个并联的晶体管，其中该第三晶体管阵列的多个晶体管分别耦接于该第一开关阵列的多个开关，且该第三晶体管阵列的多个晶体管的控制端都耦接于该第一输出端；以及

一第四晶体管阵列，包含多个并联的晶体管，其中该第四晶体管阵列的多个晶体管分别耦接于该第二开关阵列的多个开关，且该第四晶体管阵列的多个晶体管的控制端都耦接于该第一输出端；

其中当该第一输入信号的噪声变大时，该噪声侦测器会利用该多个数字控制码来控制该第一开关阵列的多个开关和该第二开关阵列的多个开关，以加大该可调式施密特触发器的迟滞窗。

6.如权利要求5所述的可适性时脉信号产生器，其中该增益放大器包含有：

一第二输入端；

一第二输出端；

一第五晶体管阵列，包含多个串接的晶体管，其中该第五晶体管阵列的多个晶体管的控制端都耦接于该第二输入端，且该第五晶体管阵列的其中之一晶体管耦接于该第二输出端；

一第六晶体管阵列，包含多个串接的晶体管，其中该第六晶体管阵列的多个晶体管的控制端都耦接于该第二输入端，且该第六晶体管阵列的其中之一晶体管耦接于该第二输出端；

一第三开关阵列，包含多个并联的开关，分别耦接于该第二输入端与该第二输出端之间；以及

一电阻阵列，包含多个并联的电阻，分别耦接于该第三开关阵列的多个开关；

其中当该噪声侦测器加大该可调式施密特触发器的迟滞窗时，该噪声侦测器会利用该多个数字控制码来控制该第三开关阵列的多个开关，以加大该增益放大器的增益。

7.如权利要求1所述的可适性时脉信号产生器，其中该噪声侦测器包含有：

一电容性装置，当耦接于该第一输入信号时，用于撷取该第一输入信号的交流成分；

一整流器，耦接于该电容性装置，用于依据该电容性装置的输出信号产生一整流信号；以及

一电压电平转换器，耦接于该整流器，用于依据该整流信号产生一第一控制电压和一第二控制电压。

8.如权利要求7所述的可适性时脉信号产生器，其中该可调式施密特触发器包含有：

一第一输入端；

一第一输出端；

一第一晶体管阵列，包含多个串接的晶体管，其中该第一晶体管阵列的多个晶体管的控制端都耦接于该第一输入端，且该第一晶体管阵列的其中之一晶体管耦接于该第一输出端；

一第二晶体管阵列，包含多个串接的晶体管，其中该第二晶体管阵列的多个晶体管的控制端都耦接于该第一输入端，且该第二晶体管阵列的其中之一晶体管耦接于该第一输出端；

一第八晶体管阵列，包含多个串接的晶体管，耦接于该第一晶体管阵列的其中之一晶体管，其中该第八晶体管阵列的其中之一晶体管的控制端耦接于该第一输出端，而该第八晶体管阵列中的另一晶体管的控制端耦接于该第二控制电压；以及

一第九晶体管阵列，包含多个串接的晶体管，耦接于该第二晶体管阵列的其中之一晶体管，其中该第九晶体管阵列的其中之一晶体管的控制端耦接于该第一输出端，而该第九晶体管阵列中的另一晶体管的控制端耦接于该第二控制电压。

9.如权利要求8所述的可适性时脉信号产生器，其中该增益放大器包含有：

一第二输入端；

一第二输出端；

一第五晶体管阵列，包含多个串接的晶体管，其中该第五晶体管阵列的多个晶体管的控制端都耦接于该第二输入端，且该第五晶体管阵列的其中之一晶体管耦接于该第二输出端；

一第六晶体管阵列，包含多个串接的晶体管，其中该第六晶体管阵列的多个晶体管的控制端都耦接于该第二输入端，且该第六晶体管阵列的其中之一晶体管耦接于该第二输出端；以及

一第七晶体管，耦接于该第二输入端与该第二输出端之间，且该第七晶体管的控制端耦接于该第一控制电压。

10.如权利要求1所述的可适性时脉信号产生器，其中该第一输入信号来自一电源端或是一接地端。

Images