CN103262419B - 具有分段粗糙控制和精细控制的自适应信号均衡器 - Google Patents

具有分段粗糙控制和精细控制的自适应信号均衡器 Download PDF

Info

Publication number
CN103262419B
CN103262419B CN201180044992.2A CN201180044992A CN103262419B CN 103262419 B CN103262419 B CN 103262419B CN 201180044992 A CN201180044992 A CN 201180044992A CN 103262419 B CN103262419 B CN 103262419B
Authority
CN
China
Prior art keywords
signal
spi
circuit system
transistor
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180044992.2A
Other languages
English (en)
Other versions
CN103262419A (zh
Inventor
A·莱恩
N·诺德诺特
Y·高
L·列维奇
B·布坎南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN103262419A publication Critical patent/CN103262419A/zh
Application granted granted Critical
Publication of CN103262419B publication Critical patent/CN103262419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems

Abstract

一种借助粗糙增强控制和精细增强控制进行自适应信号均衡的电路系统，通过向串联耦合的多级并行可控的AC和DC信号增益提供在全部级上提供的粗糙增益控制和精细增益控制，进行自适应信号均衡。

Description

具有分段粗糙控制和精细控制的自适应信号均衡器
相关申请数据
本申请是非临时申请，其基于2010年7月19日提交的美国临时申请No.61/365,531并要求其优先权。
技术领域
本发明涉及用于从较长长度的电缆接收高数据速率信号的接口电路，并特别涉及用于从较长长度的电缆接收高数据速率信号、基带信号、二进制编码数据信号的接口电路。
背景技术
在通常的高速数字线路通信系统中，信道引入与频率相关的损耗。当信道正在输送随机数据模式时，这些损耗导致码间干扰(ISI)。均衡器通过实现补偿由信道导致的信号失真的逆信道响应来移除ISI。自适应均衡器自动补偿信道的损耗。
恢复经由较长长度的电缆以高速率传输的数据要求这种数据是均衡的，以便补偿电缆的损耗和相位分散。此外，在电缆长度可能变化的那些应用中，这种均衡必须基于能够相应地进行调整的余传递函数，因为电缆的传递函数随着电缆的长度而变化。该均衡一般使用三个函数完成：滤波函数；dc恢复和截割(slicing)函数；以及自适应控制(或伺服)函数。
使用将电缆的传递函数的反函数合成的余(相对于复杂的电缆损耗特性)滤波器执行滤波函数。由于误码率(BER)直接与抖动相关，因此均衡器的重要性能度量是在输出波形内的抖动。均衡器能够匹配复杂的电缆损耗特性的反函数的程度确定了消除码间干扰引起的抖动的程度。
常规均衡器使用gm/C类型的连续时间滤波器或有限脉冲响应(FIR)滤波器。然而，这些类型的滤波器结构趋向于复杂，并在希望的操作特性(例如输出抖动、工艺和温度变化的补偿以及信噪比(SNR)的最优化)之间维持所需的平衡存在困难。
发明内容
附图说明
图1是根据优选实施例的自适应信号均衡器的功能方框图。
图2是图1的高速率滤波器的示例性实施例的功能方框图。
图3是图1的低速率滤波器的示例性实施例的功能方框图。
图4是图1的DC恢复和截割器级的示例性实施例的功能方框图。
图5是图1的自适应级的示例性实施例的功能方框图。
图6是图5的积分与加法级的替换实施例的功能方框图。
图7是用作图1的自适应级的一部分的信号转换级的示例性实施例的功能方框图。
图8是图1的控制级的示例性实施例的功能方框图。
图9是由图8的有限状态机使用的算法的示例性实施例的状态图。
图10是图2和图3的均衡电路的示例性实施例的原理图。
图11是图10的均衡电路级的AC部分的示例性实施例的部分原理图。
图12是示出用于均衡的精细调谐的步进线性控制的示例性实施例的图示。
图13是用于粗糙和精细升高均衡调整的时序的示例性实施例的时序图。
图14是用于粗糙和精细降低均衡调整的时序的示例性实施例的时序图。
图15是图1的速率检测级的示例性实施例的功能方框图。
图16示出LMH0394的典型应用。
图17示出LMH0394的LVDS输出电压、偏移和时序参数。
图18示出在SPI模式下LMH0394的示例写入。
图19示出在SPI模式下LMH0394的示例读取。
图20示出处于管脚模式(非SPI)/SPI_EN＝GND/LMH0344可兼容的LMH0394的顶视图。
图21示出处于SPI模式/SPI_EN＝Vcc的LMH0394的顶视图。
图22示出在管脚模式下LMH0394的模块图。
图23示出在LMH0394和LMH0346SDI时钟恢复器之间的DC耦合接口的示例。
图24示出在LMH0394和LMH0356SDI时钟恢复器之间的DC耦合接口的示例。
图25示出多个LMH0394之间的菊花链系统架构。
图26示出用于多个LMH0394器件的SPI菊花链写入。
图27示出用于多个LMH0394器件的菊花链的SPI菊花链读取。
图28示出SPI菊花链读取和写入的示例。
图29示出多个LMH0394器件的菊花链的长度的示例检测。
图30示出增益设定对Belden 1694A电缆长度的图形。
图31为在SPI模式中的LMH0394示出应用电路。
图32示出一种LMH0394器件的示例物理尺寸。
图33示出可获取相关产品信息的示例途径。
图34示出LMH0395的典型应用。
图35示出LMH0395的LVDS输出电压、偏移和时序参数。
图36示出SPI模式下LMH0395的示例写入。
图37示出SPI模式下LMH0394的示例读取。
图38示出处于管脚模式(非SPI)/SPI_EN＝GND的LMH0395的顶视图。
图39示出处于SPI模式/SPI_EN＝Vcc的LMH0395的顶视图。
图40示出在管脚模式下LMH0395的模块图。
图41示出在LMH0395和LMH0346SDI时钟恢复器之间的DC耦合接口的示例。
图42示出在LMH0395和LMH0356SDI时钟恢复器之间的DC耦合接口的示例。
图43示出多个LMH0395的菊花链系统架构。
图44示出到单个LMH0395器件的每个SPI事务的基本格式。
图45示出到单个LMH0395器件的SPI写入事务格式。
图46示出到单个LMH0395器件的SPI读取事务格式。
图47示出到多个LMH0395器件的SPI写入级联信号时序。
图48示出到多个LMH0395器件的SPI读取级联信号时序。
图49示出SPI级联操作的一个示例。
图50示出SPI级联操作的另一示例。
图51示出用于菊花链长度检测的示例。
图52示出增益设定对Belden 1694A电缆长度的图形。
图53示出为在SPI模式中LMH0395的应用电路。
图54示出24管脚、LLP序号为LMH0395SQ、NS封装号为SQB24A的器件的物理尺寸。
具体实施方式
以下参考附图对示例实施例进行详细描述。这种描述意在是说明性的，而不是针对所有可能的实施例的范围进行限制。这类实施例被充分详细地描述，从而使本领域技术人员能够实施它们，并且应理解，可以实施带有一些变化的其他实施例，而不背离本发明的精神或范围。
在本公开中，如果没有与上下文相反的清晰表示，则应理解，所描述的各个电路元件可以是单数或复数。例如，术语“电路”和“电路系统”可以包括单个部件或多个部件，它们是有源和/或无源的，并连接或耦合在一起(例如，作为一个或更多集成电路芯片)，从而提供希望的功能。另外，术语“信号”可以指代一个或更多电流、一个或更多电压或数据信号。在附图内，相似或相关元素具有相似或相关的字母、数字或字母数字标识符。进一步地，尽管在使用分立电子电路系统(优选以一个或更多集成电路芯片的形式)的实现的背景下讨论了本发明，但是根据待处理的信号频率或数据速率，这种电路系统的任何一部分的功能可以替换地使用一个或更多适当编程的处理器来实现。此外，虽然附图示出了各种实施例的功能模块的图示，但是功能模块不必需表示硬件电路系统之间的分割。因此，例如，可以用单个硬件(例如，通用信号处理器、随机访问存储器、硬盘驱动器等)来实现功能模块(例如处理器、存储器等)中的一个或更多。类似地，描述的任何程序可以是独立程序，可以作为子程序包括在操作系统中，可以是在已安装软件包中的功能等。
根据一个或更多优选实施例的自适应信号均衡器包括数个特征中的一个或更多。自适应均衡可以被提供有分离的均衡增强和幅度控制环。自适应均衡也可以被提供有取决于接收较高数据速率还是较低数据速率而不同的均衡特性。自适应均衡可以进一步被提供为使用初始二进制搜索来减少在达到希望的均衡之前，待分析的必需数据点的数目，并且可以包括初始均衡设置(例如，基于存储在查询表中的控制数据)。均衡电路架构包括粗糙控制，并还可以包括精细控制，以及用于在均衡中控制在粗糙调整和精细调整之间过渡的装置。
均衡的自适应是基于数字增强和幅度代码的交错连续近似。对于高数据速率均衡路径和低数据速率均衡路径，能量检测点是分开的。基于高数据速率和低数据速率，不同的滤波器带宽用于自适应。与增强相关的幅度校准提供较高校准范围。与常规模拟自适应技术比较，在均衡数据路径中减小了功耗和热噪声。通过避免将自动增益控制(AGC)级用于DC幅度校准，实现了进一步的功耗和热噪声减小。减小了在幅度和均衡增强控制环与死锁之间的相互作用。线性均衡被分割，从而允许对多个信道进行最优均衡。当在粗糙调整和精细调整之间过渡时和当增加或减少数字增强代码时，用合适的时序提供了粗糙均衡增强和精细均衡增强两者。提供数据速率检测以区分高(例如1.485Gpbs)数据速率和低(例如270Mbps)数据速率，其中这种速率检测用来控制自适应算法。用于高数据速率路径和低数据速率路径的分开的滤波器带宽将串扰最小化并独立改善噪声性能。
参考图1，根据一个实施例的自适应信号均衡器100包括大致如所示互连并交互的多个级：高(数据)速率滤波器级102、高速率DC恢复和截割级104、高速率自适应级106、低(数据)速率滤波器级112、低速率DC恢复和截割级114、低速率自适应级116、信号多路复用器118、速率检测级130以及控制级120。如在下面更详细讨论，高数据速率信号由高速率滤波器102、高速率DC恢复和截割器104和高速率自适应107级处理，而低数据速率信号由低速率滤波器112、低速率DC恢复和截割器114和低速率自适应116级处理(例如，高速率滤波器级102被设置用于较少均衡或没有均衡的单位信号增益)。根据速率检测信号131(其指示进入信号101具有高数据速率还是低数据速率)，多路复用器118提供均衡的高数据信号105或低数据信号115作为均衡的输出信号119。
高速率滤波器级102根据高速率粗糙控制信号125和精细控制信号127提供可控制量的均衡。得到的均衡信号103由DC恢复和截割级104根据幅度控制信号121恢复并截割(在下面更详细讨论)。
该均衡信号103由低速率滤波器112根据低速率粗糙均衡控制信号129和精细均衡控制信号127来进一步均衡(在下面更详细讨论)。得到的均衡信号113由DC恢复和截割级114根据幅度控制信号121来DC恢复。
第一均衡信号103还被速率检测级130用来确定由第一均衡信号103表示的进入信号101具有高数据速率还是低数据速率。其输出信号131指示数据速率(例如高或低)。
DC恢复和截割信号105、115中的一个由多路复用器118根据速率检测信号131进行选择，作为均衡的输出信号119。例如，如果速率检测信号131指示具有高数据速率的进入信号101，则选择高速率均衡信号105。相反，如果速率检测信号131指示具有低数据速率的进入信号101，则选择低速率均衡信号115。
高速率自适应级106处理均衡的输入信号103以及第一DC恢复和截割器级104的DC恢复和截割信号105，从而向控制级120提供反馈信号107(在下面更详细讨论)。类似地，低速率自适应级116处理低速率均衡信号113以及第二DC恢复和截割器级114的DC恢复和截割信号115，从而向控制级120提供另一反馈信号117(在下面更详细讨论)。
如在下面更详细讨论，控制级120接收并处理自适应反馈信号107、117和速率检测信号131，从而提供幅度控制信号121、复位信号123和均衡器增强控制信号125、127、129。
参考图2，高速率滤波器级102的示例实施例包括大致如所示互连的四个均衡器电路202a、202b、202c、202d和数模转换器(DAC)202e。进入信号101由每个均衡器电路202a、202b、202c、202d相继均衡，从而产生第一均衡信号103。根据高速率粗糙均衡控制信号125的相应子集125a、125b、125c、125d控制每个均衡器电路202a、202b、202c、202d。在该示例性实施例中，24位控制信号125被分成四个相应的6位控制信号。精细均衡控制信号127由DAC202e转换成模拟控制电压Vfine 203e，用于由每个均衡电路202a、202b、202c、202d执行的精细调谐(在下面更详细讨论)。
根据优选实施例，这四个均衡器电路202a、202b、202c、202d使用六个粗糙步进(每个步进对应于2.5dB增强)和32个精细步进来提供总共60dB的最大增强(例如，每电路15dB)，由此提供0.08dB的分辨率。粗糙增强控制信号125使用温度计码，所以精细增强信号127可以跨全部均衡器电路202a、202b、202c、202d共享，即作为转换的模拟控制电压203e。
参考图3，低速率滤波器级112的示例性实施例包括大致如所示互连的均衡器电路212a和DAC 212b。第一均衡信号103由均衡电路212a进一步均衡，从而产生第二均衡信号113。根据低速率粗糙控制信号129对均衡进行粗糙调整，而根据由DAC 212b基于精细控制信号217提供的模拟控制电压213b完成对均衡的精细调整。
该均衡器电路212a包括七个内部级(在下面更详细讨论)，得到七个粗糙步进，每个步进进一步分成32个精细步进。与高速率滤波器级102相同，粗糙增强遵循温度计码，所以精细增强线路均可以由相同的模拟控制信号213b驱动。
因此，根据优选实施例，高速率滤波器102内的四级均衡提供768个精细步进(6*32*4＝768)，并且低速率滤波器级112提供224个精细步进(7*32＝234)，得到总共992个精细步进。
参考图4，实现DC恢复和截割器级104、114的电路系统的示例性实施例包括截割器电路204a/214a、用于粗糙控制的偏置电流源204b/214b、用于精细电流控制的偏置电流源204c/214c(例如实现为电流DAC)以及查找表(LUT)204d/214d中相应的一组，它们均大致如所示互连。如上面讨论，输入信号103/113由截割器电路204a/214a来DC恢复和截割，从而提供DC恢复和截割信号105/115。通过分别根据寻址LUT电流控制数据205d/215d的粗糙增强控制信号125以及精细幅度控制信号121来控制粗糙偏置电流Ic和精细偏置电流If，以此实现对输出信号105/115的幅度控制。在低数据速率均衡期间，精细幅度控制信号121保持恒定。
参考图5，自适应级106、116的示例性实施例包括大致如所示互连的带通滤波器(BPF)206a/216a、206b/216b、全波整流电路206c/216c、206c/216d、信号加法电路系统206e/216e以及积分电路系统206f/216f。DC恢复和截割器级104/114的输入信号103/113和输出信号105/115由相应的带通滤波器206a/216a、206b/216b进行滤波。如在下面更详细讨论，每个滤波器206a/216a、206b/216b都具有多个可用带宽(例如两个)，每个可用带宽是根据带宽控制信号133/135选择的。滤波信号207a/217a、207b/217b由整流电路206c/216c、206d/216d进行全波整流。加法电路系统206e/216e用来找到这些整流信号207c/217c、207d/217d之间的差，其中得到的差信号207e/217e由积分电路系统206f/216f进行积分，从而提供自适应反馈信号107/117。
参考图6，根据替换实施例，整流信号207c/217c、207d/217d的减法和积分的顺序可以被颠倒，如所示的，其中整流信号207c/217c、207d/217d首先积分，然后进行相减，从而提供自适应反馈信号107/117。
参考图7，根据优选实施例，图1的电路系统被实现为带有差分信号的差分电路系统。因此，自适应反馈信号107、117包括相应的正信号相位107p、117p和负信号相位107n、117n，这些信号相位在被施加到自动均衡控制(AEC)电容304两端时，由差分至单端转换电路302转换，从而产生单端自适应反馈信号107/117。复位信号(RESET)123对AEC电容304两端的累积电荷的复位进行控制(在下面更详细讨论)。
参考图8，控制级120的示例性实施例包括大致如所示互连的多路复用器220a和有限状态机(FSM)220b。取决于输入信号101被速率检测信号131识别为具有高数据速率还是低数据速率，多路复用器220a选择高速率自适应反馈信号107或低速率自适应反馈信号117作为要提供到FSM 220b的信号221a。根据选定的自适应反馈信号221a，FSM220b提供幅度控制信号121、复位信号123和均衡器增强控制信号125、127、129，以及自适应滤波器控制信号133、135(在下面更详细讨论)。
参考图9，有限状态机220b根据如下的算法400操作。在初始化402之后，使用二进制搜索404数字地选择最优均衡器增强。如在本领域中众所周知，对于N个可编程均衡器增强设置，将需要log2(N)个搜索步进来找到最优均衡增强。状态机202b控制在二进制搜索过程中每个步进的AEC电容304上电荷的顺序复位和积分，然后更新均衡增强，即要更高或更低。如果AEC＝1，则增强＝(增强+高电平)/2，否则增强＝(增强+低电平)/2。在二进制搜索404完成之后，算法过渡405a到幅度调整406，其中选择在自适应级106、116中的滤波器206a、216a、206b、216b的较低带宽。该较低的带宽携带幅度信息，并且线性搜索用于幅度环收敛，同时执行幅度调整406。如果AEC＝0，则幅度＝幅度+1，否则幅度＝幅度-1。DC恢复和截割器级104、114的输出信号105、115的幅度被调谐到匹配其各自的均衡输入信号103、113的幅度。这有利地避免了在均衡器路径中需要AGC放大器。通过幅度代码407方向的改变检测幅度环的收敛，此后状态机220b过渡407到增强调整408，并且选择自适应级106/116中的带通滤波器206a/216a、206b/216b的较高带宽。接着，有限状态机220b开始线性均衡增强调整408。如果AEC＝1，则增强＝增强+1，否则增强＝增强-1。在均衡增强环中方向的改变或超时导致状态机220b过渡回409到幅度调整406。
根据替换实施例，在二进制搜索404完成之后，算法可以代替地首先过渡405b到增强调整408，其中选择在自适应级106、116中的滤波器206a、216a、206b、216b的较高带宽。
在收敛之后，对于带通滤波器206a/216a、206b/216b的幅度(低带宽)和均衡增强(高带宽)频带，AEC电容304两端的电压的平均值(图7)将为零。状态机220b将在精细隔开的邻近幅度和均衡增强设置之间来回转换407、409。
参考图10，高速率滤波器102和低速率滤波器112的均衡器电路202a、202b、202c、202d、212a(图2和3)的示例性实施例包括多级并联连接的DC放大器502和AC放大器504，用于接收差分输入信号101的正相位101p/103p和负相位101n/103n，并且提供如上面讨论已被均衡的输出信号103/113的正信号相位103p/113p和负信号相位103n/113n。放大器502、504由电源VCC通过具有值R的电阻器进行偏置。如所示的，DC放大器502和AC放大器504都使用通过具有值14R的发射极退化电阻差分耦合的NPN双极晶体管和偏置电流源。(应注意，图10的该电路系统包括七个差分放大器级，反映了由低速率均衡器电路212使用的七个级。对于高速率均衡器电路202a、202b、202c、202d中的每一个，使用六个放大器级，并且发射器退化电阻具有共同值12R。)AC放大器504还包括可调谐阻抗Z1、Z2、Z3、Z4、Z5、Z6、Z7(Z1–Z6用于高速率均衡器)，这些可调谐阻抗由如上面讨论的精细调整电压203e/212b驱动(在下面更详细讨论)。根据由粗糙控制信号125/129的位b1、b2、b3、b4、b5、b6、b7(位b1–b6用于高速率均衡器)表示的温度计码，控制AC放大器504的偏置电流源，而DC放大器502的偏置电流源由这些位的反码来驱动。
参考图11，AC放大器504的示例性实施例504a包括实现为耦合在N型金属氧化物场效应晶体管(N-MOSFET)N1、N2之间的阻抗310的可调谐阻抗，晶体管N1、N2的栅电极由精细控制电压203e/212b驱动。在晶体管N1、N2工作在其线性工作区的情况下，以步进线性度提供精细增强微动控制(vernier control)(在下面更详细讨论)。阻抗310可以被实现为几乎任何形式的阻抗，例如一个或更多另外电阻和一个或更多电容的组合。根据优选实施例，阻抗310被实现为电容。因此，根据温度计编码的位bn，均衡器电路202a/202b/202c/202d/212a/(图10)的增益如下：
b1 b2 b3 b4 b5 b6 b7 增益
0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 1+ω*R*C1
1 1 0 0 0 0 0 1+ω*R*(C1+C2)
1 1 1 0 0 0 0 1+ω*R*(C1+C2+C3)
1 1 1 1 0 0 0 1+ω*R*(C1+C2+C3+C4)
1 1 1 1 1 0 0 1+ω*R*(C1+C2+C3+C4+C5)
1 1 1 1 1 1 0 1+ω*R*(C1+C2+C3+C4+C5+C6)
1 1 1 1 1 1 1 1+ω*R*(C1+C2+C3+C4+C5+C6+C7)
对于Zn＝1/(jω(0.5Cn))并且n＝级数
参考图12，如上面讨论，对精细调整位进行温度计编码提供了对均衡的步进线性调整，其中这32个精细步进中的每一个都在高速率滤波器102中的768个粗糙步进和低速率滤波器112中的224个粗糙步进的邻近步进之间提供了0.08dB的分辨率。
参考图13和14，精细控制电压的调整和粗糙调谐位的时序优选是如所指示的。例如，精细调谐电压的调整应当仅发生在AC放大器504被使能并且DC放大器502被禁用时。
参考图15，类似于自适应级106、116(图5)，速率检测级130的示例性实施例包括大致如所示互连的高带宽带通滤波器230a、低带宽带通滤波器230b，全波整流电路230c、230d、加法电路230e以及积分电路系统230f。高带宽带通滤波器230a提供指示高频带中的信号能量的滤波信号231a，而低带宽带通滤波器203b提供指示低频带中的能量的滤波信号231b。这些信号231a、231b由整流电路230c、230d进行全波整流，并且整流的信号231c、231d在加法电路230e中相减，从而产生指示高频带或低频带是否含有更多能量的信号231e。该信号231e由积分电路系统230f积分，从而产生速率检测信号131。(根据替换实施例，由于它们的相似性，在均衡器100内借助合适的信号切换和路由，可以通过与自适应级106、116中的一个或两个共享滤波器、整流电路、加法电路系统和积分电路系统来实现速率检测级130。)
基于前述讨论，应当理解，均衡增强的改变将对用于幅度控制和校准的低频带产生一些影响。相反，截割的信号105、115的幅度的改变将对高频增强自适应中的能量产生一些影响。这有效地导致两个交错环会潜在地偏离并使均衡自适应离开锁定或收敛。然而，这通过有限状态机220b的操作来避免，有限状态机220b使用交错的幅度和均衡增强环自适应并允许禁用幅度校准环。可以实现幅度校准的早期饱和，从而将幅度校准环冻结在预定范围外。另外，源自幅度和均衡增强环的可编程超时是不同的并在频率上分离。更进一步地，源自幅度和均衡增强环的可编程超时是不同的并在频率上分离。更进一步地，如果在预定时间间隔内两个环之间没有转换，则使用源自幅度和均衡增强环的可编程超时。这也确保环不陷入次优解中。
在上文中讨论的实施例已由国家半导体公司进行设计，实现为用于低功率自适应电缆均衡的集成电路。用于两个这种实现的初步数据表的拷贝以附录A和B的形式包括为本披露的一部分(并因此包括在此作为参考)。
附录A
LMH0394
3G HD/SD低功率远距离自适应电缆均衡器
一般描述
LMH0394 3Gbps HD/SD SDI低功率远距离自适应电缆均衡器经设计将经由电缆(或带有相似分散损耗特性的任何介质)传输的数据均衡。该均衡器在从125Mbps到2.97Gbps的宽范围的数据速率上操作，并支持SMPTE 424M、SMPTE 292M、SMPTE 344M、SMPTE259M以及DVB-ASI标准。
LMH0394提供带有超低功耗的远距离电缆。均衡器包括确保鲁棒性能和对输入信号发射幅度中的变化的增强抗扰性的有源感测电路。输出驱动器为高达40”的FR4迹线损耗供应可编程去重。LMH0394包括功率管理从而在输入信号不存在时减小功耗。
LMH0394支持两个模式的操作。在管脚操作模式中，LMH0394用控制管脚操作从而设定其操作状态，并且与LMH0384、LMH0344以及传统SDI均衡器占位面积兼容。在SPI模式中，操作SPI串行接口可以用来访问并用菊花链配置来配置多个LMH0394器件。这允许将输出共模电压和摆动、输出去重级、输入发射幅度和功率管理设定以及对电缆长度指示器的访问与全部管脚模式特征编程。
LMH0394包括可以连结到静噪控制管脚从而在没有输入信号存在时将输出驱动器静噪的载波检测输出端。载波检测阈值可以由自动内部基准、外部模拟基准或可编程数字基准来控制，从而允许在信号恶化的可选择水平将输出静噪。该器件在16管脚LLP封装中可用。
特征
·SMPTE 292M、SMPTE 344M、SMPTE 259M和DVB-ASI相容
·在2.97Gbps将高达180米的Belden 1694A均衡、在1.485Gbps将高达220米的Belden 1694A均衡，或在270Mbps将高达450米的Belden 1694A均衡
·超低功耗：125mW(正常操作)
·带有自动睡眠控制的省电模式(在省电模式中的TBD mW通常功耗)
·输出去重从而补偿FR4板迹线损耗
·数字和模拟可编程MUTEREF阈值控制
·可选SPI寄存器访问
·宽范围的数据速率：125Mbps到2.97Gbps
·带有可编程输出共模电压和摆动的内部端接的100ΩLVDS输出端
·可编程发射幅度最优化
·电缆长度指示器
·单2.5V供电电压
·16管脚LLP封装
·工业温度范围：-40℃到+85℃
·与LMH0384占位面积兼容，并在管脚模式中也与LMH0344、LMH0044和LMH0074占位面积兼容
应用
·SMPTE 424M、SMPTE 292M、SMPTE 344M和SMPTE 259M串行数字接口
·广播视频路由器、交换机和分配放大器
典型应用(管脚模式)
参见图16。
在图16中，相应的术语说明如下：
Coaxial Cable：同轴电缆
LMH0364 3G SDI Adaptive Cable Equalizer：LMH0364 3G SDI自适应电缆均衡器
LMH 0341 3G SDI Deserializer：LMH 0341 3G SDI串并转换器
Reclocked：重新计时
Looptrough：循环通过
To FPGA：到FPGA
5-bits：5位
MUTE：静噪
BYPASS：旁路
AUTO SLEEP：自动睡眠
绝对最大额定值
电源电压3.1V
输入电压(全部输入端)-0.3V到Vcc+0.3V
存储温度范围：-65℃到+150℃
结温度：+125℃
封装热阻抗
θJA 16管脚LLP+40℃/W
θJC 16管脚LLP+6℃/W
ESD额定值(HBM)≥±2.5kV
ESD额定值(MM)≥±250V
ESD额定值(CDM)≥±1kV
建议操作条件
电源电压(VCC-VEE)2.5V±5％
输入耦合电容1.0μF
AEC电容器(在AEC+和AEC-之间连接)1.0μF
操作大气温度(TA)-40℃到+85℃
DC电气特性
在电源电压和操作温度范围上，除另行指定之外(注释2、注释3)。
AC电气特性
在电源电压和操作温度范围上，除另行指定之外(注释3)。
SPI接口AC电气特性
在电源电压和操作温度范围上，除另行指定之外(注释3)。
注释1：“绝对最大额定值”是超过该参数值不可以保证器件的寿命和操作的参数值。这些最大值的在此陈述不解释为意味着器件可以或应该在这些值或超过这些值操作。“电气特性”的表格指定可接受器件操作条件。
注释2：流入器件管脚的电流定义为正。流出器件管脚的电流定义为负。陈述全部电压以VEE＝0伏为基准。
注释3：通常值为VCC＝+2.5V和TA＝+25℃陈述
注释4：通过表征来保证规格。
注释5：LMH0394可以经SPI为不同的发射幅度最优化。
注释6：差分输出电压和偏移电压经SPI可调整。
注释7：均衡器在小于240m(belden 1694A)的电缆长度将均衡段自动移位从而减小功耗。
注释8：基于在器件的建议操作条件的全部范围上的设计和表征数据。根据SMPTERP 184、SMPTE RP 192和可应用串行数据传输标准：SMPTE 424M、SMPTE 292M或SMPTE 259M来测量抖动。
注释9：输入返回损耗取决于板件设计。LMH0394在带有由与75Ω串联电阻器并联的5.6nH电感器在输入端上构成的返回损耗网络的SD394评估板上超过该规格。
时序图
参见图17-图19。
在图17-图19中，相应的术语说明如下：
0V differential：0V差分
host：主
device：器件
DON’T CARE：不关心
连接图
参见图20-图21。
在图20-图21中，相应的术语说明如下：
AUTO SLEEP：自动睡眠
top view：顶视图
暴露芯片附装垫是用于该器件的负电气端子。其应连接到负电源电压。
16管脚LLP序号LMH0394SQ见于NS封装号SQB16A
管脚描述——管脚模式(非SPI)/SPI_EN＝GND/LMH0344可兼容
管脚描述——SPI模式/SPI_EN＝VCC
模块图(管脚模式)
参见图22。
在图22中，相应的术语说明如下：
Equalizer Filter：均衡器滤波器
DC Restoration/Level Control：DC恢复/电平控制
Driver：驱动器
Carrier Detect：载波检测
Energy Detect：能量检测
De-Emphasis Control：去重控制
SPI Control：SPI控制
Automatic Equalization Control：自动均衡控制
AUTO SLEEP：自动睡眠
器件操作
模块描述
均衡器滤波器模块是多段自适应滤波器。如果BYPASS为高，则均衡器滤波器停用。
DC恢复/电平控制模块从均衡器滤波器模块接收差分信号。该模块包括自偏置DC恢复电路从而将信号完全DC恢复。如果BYPASS为高，那么该功能停用。在DC恢复/电平控制模块之前和之后的信号用来生成自动均衡控制(AEC)信号。该控制信号设定均衡器滤波器的增益和带宽。
载波检测模块基于SDI输入和源自静噪基准模块的调整生成载波检测信号。
SPI控制模块在SPI模式中使用MOSI、MISO、SCK和信号从而控制SPI寄存器。SPI_EN在SPI模式和管脚模式之间选择。在管脚模式中，SPI_EN驱动到逻辑低。
输出端起动器产生SDO和
静噪基准(MUTEREF)
静噪基准为设定阈值并且(用连结到MUTE的)确定在将输出自动静噪之前均衡的电缆的量。这通过施加与电缆长度成反比的量从而均衡来设定。施加的电压必须大于MUTEREF浮动电压(通常是TBD V)以便改变阈值。当施加的MUTEREF电压增加时，撤销在载波检测之前可以均衡的电缆的量，并且静噪的输出端减小。MUTEREF可以为正常操作保持不连接或连接到接地。
载波检测和静噪
载波检测表示有效信号是否在LMH0394输入端存在。该信号是内部能量检测器和MUTEREF设定(如果使用)的逻辑或操作。内部能量检测器跨不同数据速率检测能量。如果使用MUTEREF，那么载波检测阈值因此更改。在LMH0394输入端不存在信号时，提供高电压。在检测到有效输入信号时，为低。
MUTE可以用来人工静噪或启用SDO和将高输入施加到MUTE通过将输出端强制成逻辑1使LMH0394输出静噪。施加低输入将输出强制激活。
在管脚模式中，和MUTE可以连结在一起从而在不存在输入信号时将输出自动静噪。
自动睡眠
自动睡眠模式允许LMH0394在没有检测到输入信号时掉电。如果AUTO SLEEP管脚设定为高，那么在没有检测到信号时LMH0394进入深度省电模式。一旦检测到输入信号那么器件再次加电。自动睡眠功能性可以通过设定AUTO SLEEP为低或将该管脚连结到接地来关闭。在SPI模式中可用的另外自动睡眠设定可以用来强制均衡器掉电，无关于是否具有输入信号。自动睡眠优先于静噪和旁路模式。
在自动睡眠模式中，在输入信号移除时将均衡器掉电的时间小于200μs，并且不对系统定时需求具有任何影响。一旦检测到输入信号那么器件自动唤醒，并且在均衡器的信号检测和完整功能性之间的延迟可忽略(大约5ms)。整个系统仅受均衡器自适应环路的稳定时间常数限制。
输入端接合
LMH 0394接受差分或单端输入端。输入端可以是AC耦合的。在标题页上的通常应用(管脚模式)图为单端输入端示出通常配置。不使用的输入端必须如示出适当端接。
LMH0394可以经SPI为不同的发射幅度最优化(见于在SPI寄存器访问段落中的发射幅度最优化)。
LMH0394为标准清晰度和高清晰度串行数字视频正确处理均衡器病态信号，如在SMPTE RP 178和RP 198中分别描述。
输出端接合
SDO和一起将100ΩLVDS输出端内部端接。这些输出端可以DC耦合到最普遍的差分接收器。
默认输出共模电压(VOS)是1.2V。输出共模电压可以经SPI以200mV增量从0.8V到1.2V调整(见于在SPI寄存器访问段落中的输出驱动器调整和去重设定)。在输出共模电压作为基准供应时，共模电压是大约1.35V(对于700mVP-P差分摆动)。该可调整输出共模电压为接合到许多类型的接收器供应灵活性。
默认差分输出摆动(VSSP-P)是700mVP-P。差分输出摆动可以经SPI调整。有效选项是400、500、600、700或800mVP-P(见于在SPI寄存器访问段落中的输出驱动器调整和去重设定)。
只要两个器件的共模范围兼容，那么LMH0394输出端应DC耦合到接收器件的输入端。在可能的情况下，100Ω差分传输线应该用来在LMH0394输出端和接收器件的输入端之间连接。
图23示出在LMH0394和LMH0346SDI时钟恢复器(reclocker)之间的DC耦合接口的例子。如示出，所有需要的是100Ω差分端接。电阻器应尽可能靠近LMH0346输入端放置。如希望，那么该网络可以用两个50Ω电阻器和中心分接电容器代替信号100Ω电阻器端接到接地。
图24示出在LMH0394和LMH0356SDI时钟恢复器之间的DC耦合接口的例子。LMH0356输入端具有50Ω内部端接(100Ω差分)从而将传输线端接，因此不需要另外的部件。
在图23-图24中，相应的术语说明如下：
Coaxial Cable：同轴电缆
SDI Reclocker：时钟恢复器
100ΩDifferential T-Line：100Ω差分T线
在必需时LMH0394可以AC耦合到接收器件。例如，LMH0394输出端不与2.5V CML严格兼容，并因此不应经50Ω电阻器连接到2.5V。如果接收器件的输入共模范围不与LMH0394的输出共模范围兼容，那么需要AC耦合。在AC耦合电容器之后，信号可以必须在接收器件的输入端偏置。
LMH0394输出驱动器配备可编程输出去重，从而将由源自跨PCB迹线的驱动信号的损耗分散所导致的符号间干扰最小化(见于在SPI寄存器访问段落中的输出驱动器调整和去重设定)。去重与输出共模电压和输出电压摆动设定的全部组合一起作用从而支持到接收器件的DC耦合。
SPI寄存器访问
设定SPI_EN高使得任选SPI寄存器访问模式能够执行。在SPI模式中，LMH0394提供对与电缆长度指示器、可编程输出去重、可编程输出共模电压和摆动、数字MUTEREF以及发射幅度最优化一起的其特征中的全部的寄存器访问。在器件中具有八个支持8位寄存器(见于表1)。LMH0394支持数目不限的LMH0394器件之间的SPI菊花链。由于SPI_EN设定为低，因此器件在管脚模式中操作并且与LMH0384、LMH0344、LMH0044、LMH0074占位面积兼容。
SPI事务概述
到单个器件的每个SPI事务是16位长。通过驱动到低来发动事务，并通过将返回高来完成事务。16位MOSI有效负载由读/写命令(用于读取的“1”和用于写入的“0”)、器件寄存器的七个地址位(MSB第一)以及八个数据位(MSB第一)构成。在SCK的上升沿锁存LMH0394MOSI输入数据，并且在SCK的下降沿给出MISO输出数据。
为促进菊花链接，在当前SPI命令、地址和数据在MISO输入端上移入时，先前SPI命令、地址和数据在MISO输出端上移出。对于SPI写入，MISO输出端通常作为“不关心”数据被忽略。对于SPI读取，MISO输出端提供已请求读取数据(在SCK的16个周期之后)。在为低时MISO输出端激活，并且在为高时三态化。
SPI写入
SPI写入在图18中示出。SPI写入是16位长。16位MOSI有效负载由“0”(写入命令)、七个地址位和八个数据位构成。信号驱动到低，并且16位发送到LMH0394的MOSI输入端。在SPI写入之后，必须返回高。在图18中，在SPI写入期间在MISO输出端上移出的SPI命令、地址和数据示作在MISO输出端上的“不关心”数据。
SPI读取
SPI读取在图19中示出。SPI读取是32位长，由继之以16位伪读取事务的16位读取事务构成，从而在MISO输出端上移出读取数据。第一个16位MOSI有效负载由“1”(读取命令)、七个地址位和被忽略的八个“1”构成。第二个16位MOSI有效负载由被忽略但必需以便在MISO输出端上将已请求读取数据移出的16个“1”构成。信号驱动到低，并且第一个16位发送到LMH0394的MOSI输入端。先前SPI命令、地址和数据在第一个16位事务期间在MISO输出端上移出，并且在19中在MISO输出端上通常被忽略(这示作“不关心”)。必须返回高，并然后在第二个16位(全部是“1”)发送到LMH0394的MOSI输入端之前再次驱动到低。再次，先前SPI命令、地址和数据在MISO输出端上移出，但该数据现在包括已请求读取数据。读取数据在16位伪读取事务的第二个8位期间在MISO输出端上可用，如在图19中由D7-D0示出。
SPI菊花链操作
LMH0394SPI控制器支持在无限制数目的LMH0394器件之间菊花链接串行数据。每个LMH0394器件直接连接到主器件上的SCK和管脚。然而，仅在该链中的第一LMH0394器件连接到主器件的MOSI管脚，并且仅在该链中的最后器件连接到主器件的MISO管脚。在该链中每个中间LMH0394器件的MISO管脚连接到下个LMH0394器件的MOSI管脚，创造串联移位寄存器。该菊花链架构在图25中示出。
在图25中，相应的术语说明如下：
HOST:主器件
Device:器件
在N个LMH0394器件的菊花链配置中，主器件概念上看到长度16x N的移位寄存器。因此SPI事务的长度(如先前描述)是16x N位，并且必须为每个SPI事务在16x N个时钟周期维持
SPI菊花链写入
图26示出用于N个器件的SPI菊花链写入。信号驱动到低并且SCK在16x N个时钟触发。16x N位的MOSI有效负载(在菊花链中发送到器件1)由用于器件N(在该链中的最后器件)的16位SPI写入数据，继之以用于器件N–1、器件N–2等的写入数据，带有用于器件1的写入数据(在该链中的第一个器件)的结尾来构成。用于每个器件的16位SPI写入数据由“0”(写入命令)、七个地址位和八个数据位构成。在SPI菊花链写入之后，必须返回高，然后写入为菊花链中全部器件发生。
在图26中，相应的术语说明如下：
Host：主
Device：器件
WRITE DATA:写入数据
16x N clocks:16x N个时钟
DON’T CARE:不关心
SPI菊花链读取
图27示出用于N个器件的菊花链的SPI菊花链读取。SPI菊花链读取是32xN位长，由用于读取事务的16xN位继之以用于伪读取事务的16xN位(全部是“1”)构成，从而在MISO输出端上移出读取数据。信号驱动到低并且SCK在16xN个时钟触发。第一个16xN位的MOSI有效负载(在菊花链中发送到器件1)由用于器件N(在该链中的最后器件)的16位SPI读取数据，继之以用于器件N–1、器件N–2等的读取数据，带有用于器件1的读取数据(在该链中的第一个器件)的结尾来构成。用于每个器件的16位SPI读取数据由“1”(读取命令)、七个地址位和八个“1”(其被忽略)构成。在第一个16xN位事务之后，必须返回高(从而锁存数据)，然后在全部是“1”的第二个16xN位事务发送到MOSI输入端之前再次驱动到低。以用于器件N的数据开始并以用于器件1的数据结束的已请求读取数据在MISO上移出。在该事务之后，必须返回高。
在图27中，相应的术语说明如下：
SPI Read Data:SPI读取数据
Host：主
Device：器件
Read Data：读取数据
DON’T CARE：不关心
Clock：时钟
SPI菊花链读取和写入例子
以下例子进一步阐明LMH0394SPI菊花链操作。假设这些LMH0394器件(器件1、器件2和器件3)的菊花链，其中器件1作为在该链中的第一器件，并且器件3作为在该链中的最后器件，如在图25中由首先三个器件示出。由于在菊花链中具有三个器件，因此每个事务是48位长。
该例子示出将SPI读取与写入组合以便完成以下三个任务的SPI操作：
1.将0x22写入器件1的寄存器0x01以便将输出摆动设定成400mVP–P。
2.读取器件2的寄存器0x00的内容。
3.将0x10写入器件3的寄存器0x00以便强制睡眠模式。
图28示出完成这些任务需要的两个48位SPI事务(该位从左到右移动)。
在图28中，相应的术语说明如下：
48-bitSPI Transaction:48位SPI事务
Device:器件
以下在第一事务的结束发生：
1.将0x22写入器件1的寄存器0x01。
2.将源自器件2的寄存器0x00的数据锁存。
3.将0x10写入器件3的寄存器0x00。
在第二事务中，三个伪读取(每个都由16个“1”构成)移入，并且源自器件2的读取数据(带有值0x88)在第25到第32时钟周期中在MISO上出现。
SPI菊花链长度检测
用于主器件的有用操作可以是检测菊花链的长度。这是在带有已知数据值(例如0x5A)的一系列伪读取中移位的简单事件。对于N个LMH0394器件的SPI菊花链，在N+1个写入之后，已知数据值在主器件的MISO管脚上出现。假设三个LMH0394器件的菊花链，该操作的结果在图29中示出。
在图29中，相应的术语说明如下：
Host：主
输出驱动器调整和去重设定
输出驱动器摆动(幅度)、偏移电压(共模电压)和去重级可以经SPI寄存器01h调整。
输出摆动可以经SPI寄存器01h的位[7：6]调整。对于700mVP–P的峰间差分输出电压，这些寄存器位的默认值是“10”。可以为400mVP–P、600mVP–P、700mVP–P或800mVP–P设定输出摆动。
偏移电压可以经SPI寄存器01h的位[5:4]调整。对于1.2V的输出偏移，这些寄存器位的默认值是是“10”。输出共模电压可以用200mV增量从0.8V到1.2V调整。可以为最大偏移电压设定成“11”。在该最大偏移电压设定，输出以正电源为基准并且偏移电压约为1.35V。
输出去重由SPI寄存器01h的位3接通或断开，并且去重级由SPI寄存器01h的位[2:1]设定。可以为0dB(对于驱动直到10”FR4)、3dB(对于驱动10-20”FR4)、5.3dB(对于驱动20-30”FR4)或7dB(对于驱动30-40”FR4)设定输出去重级。
发射幅度最优化
LMH0394可以在均衡器之前补偿输入信号的衰减。该补偿对于在均衡器输入端或非理想输入终端网络的带有无源分离器的应用是有用的，并且由SPI寄存器02h控制。
SPI寄存器02h的位7用于发射幅度设定。在默认设定“0”，LMH0394正常操作并且预期800mV的发射幅度。位7可以设定成“1”从而为带有6dB衰减的输入信号(400mVP-P)将LMH0394最优化。
电缆长度指示器(CLI)
参见图30。电缆长度指示器(CLI)提供附装到输入端的电缆长度的指示。经SPI寄存器06h的位[7：0]可访问CLI。8位设定范围在从0到247(二进制的“00000000”到“11110111”)的十进制值中，对应于Belden 1694A电缆的0到450m。CLI是从十进制的0到191每步1.25m，以及从十进制的192到247每步3.75m。对于在2.97Gbps的0-TBDm、在1.485Gbps的0-TBDm和在270Mbps的0-TBDm的Belden电缆长度，CLI是有效的。注意：给定均衡器的连续自适应性质，该设定经常由一些步骤改变。
在图30中，相应的术语说明如下：
GAIN SETTING/CABLE LENGTH INDICATOR：增益设定/电缆长度指示器
BELDEN 1694A CABLE LENGTH：BELDGEN 1694A电缆长度
应用信息
应用电路(SPI模式)
图31为在SPI模式中的LMH0394示出应用电路。
在图31中，相应的术语说明如下：
Coaxial Cable：同轴电缆
Differential Output：差分输出端
PCB布局建议
对于关于LLP封装的布局和焊接的信息，请参考以下应用注释：AN-1198，“Leadless Leadframe Package(LLP)”。
SMPTE 424M、292M和259M标准具有对基本上指定输入端必须怎样紧密类似75Ω网络的接收器的输入返回损耗的严格需求。在BNC和均衡器之间网络中的任何非理想性使输入返回损耗恶化。必须留意将在BNC和均衡器之间的阻抗不连续性最小化，从而确保该迹线的特性阻抗是75Ω。请考虑以下PCB建议：
·使用表面安装部件，并使用可用的最小部件。另外，使用最小大小的部件垫。
·选择将BNC和均衡器之间的阻抗失配最小化的线宽。
·选择支持75Ω单端迹线和100Ω松散耦合迹线的板件堆叠。
·请最靠近均衡器输入管脚放置返回损耗部件。
·在互补信号上维持对称。
·一致地路由100Ω迹线(沿迹线保持宽度和迹线间距一致)。
·避免信号路径中的尖锐弯曲；使用45°或径向弯曲。
·靠近每个电源管脚放置旁路电容器，并使用最短路径将均衡器电源和接地管脚连接到各自的电源或接地面。
·移除输入/输出部件下的接地面从而最小化寄生电容。
SPI寄存器
表1.SPI寄存器
物理尺寸除另行提到之外，单位是英寸(毫米)
参见图32。
在图32中，相应的术语说明如下：
16-Pin LLP Order Number LMH0394SQ NS Package Number SQB16A：16管脚LLP序号LMH0394SQ NS封装号SQB16A
RECOMMENDED LAND PATTENRN：建议焊盘图案
DIMENSIONS ARE IN MILLIMETERS：尺寸以毫米表示
DIMENSIONS IN()FOR REFERENCE ONLY：在()中的尺寸仅用于参考
PIN：管脚
INDEX AREA：索引区
MAX：最大值
对于更多的国家半导体产品信息和已证明设计工具，浏览在www.national.com的以下网址：
该文档的概念与国家半导体公司(“NATIONAL”)产品一起提供。NATIONAL没有做出关于本出版物的内容的准确度或完整度的陈述或保证，并且保留在不通知的情况下在任何时间对说明书和产品描述做出改变的权利。无论是否通过禁止或以其他方式表达、暗示、出现，本文档不授予任何知识产权性质权利的许可。
测试和其他质量控制用于NATIONAL认为必需的范围从而支持NATIONAL的产品保证。除由政府需求委托之外，不必需执行每个产品的全部参数的测试。NATIONAL没有对应用协助或买家产品设计的义务。买家负责使用NATIONAL部件的他们的产品和应用。在使用或分配包括NATIONAL部件的任何产品之前，买家应提供适当的设计、测试和操作安全措施。
除在NATIONAL的术语和销售这样产品的状况中提供之外，NATIONAL没有任何义务，并且否认涉及NATIONAL产品的销售和/或使用的任何表达或暗示保证，包括涉及特别目的的配合度、适销性，或任何专利、版权或其他知识产权性质权利的侵犯的义务或保证。
生命支持政策
在没有NATIONAL的最高管理官员和总顾问的书面批准之前的表达的情况下，不授权NATIONAL的产品用作生命支持器件或系统中的关键部件。如在此使用：
生命支持器件或系统是(a)意图外科手术植入身体，或(b)支持或维持生命的器件，在根据标签中提供的指令适当使用时该部件执行的故障可以相当地导致用户的显著受伤。关键部件是在生命支持器件或系统中可以相当地预期其执行的故障导致生命支持器件或系统的故障，或影响其安全性或效率的任何部件。
国家半导体和国家半导体标志是国家半导体公司的注册商标。全部其他品牌或产品名可以是其各自拥有者的商标或注册商标。
版权国家半导体公司
参见图33。关于更多当前产品信息，浏览www.national.com。
附录B
LMH0395
3G HD/SD SDI双输出端低功率远距离自适应电缆均衡器
一般描述
LMH0395 3Gbps HD/SD SDI双输出端低功率远距离自适应电缆均衡器经设计将经由电缆(或带有相似分散损耗特性的任何介质)传输的数据均衡。该均衡器在从125Mbps到2.97Gbps的宽范围的数据速率上操作，并支持SMPTE 424M、SMPTE 292M、SMPTE 344M、SMPTE259M以及DVB-ASI标准。
LMH0395包括有源感测特征和设计增强，该设计增强包括更长电缆均衡、更低功耗、更低输出抖动、可配置管脚模式和SPI模式、省电睡眠模式、双输出端、输出去重从而驱动FR4PCB迹线，以及可编程输出共模电压和摆动。LMH0395具有两个差分串行数据输出端；第二输出端可以独立启用。
LMH0395包括自动睡眠模式从而没有检测到输入信号时将该器件掉电。其他特征包括分离载波检测和可以连结在一起从而在输入信号不存在时将输出静噪的输出静噪管脚。以及可以用来在可选择水平的信号恶化将输出静噪的可编程数字和模拟静噪基准。
LMH0395支持操作的可选SPI模式。在该模式中，LMH0395提供对其特征中的全部连同电缆长度指示器、可编程输出共模电压和摆动，以及发射幅度最优化的访问。
该器件在24管脚LLP封装中可用。
特征
·SMPTE 292M、SMPTE 344M、SMPTE 259M和DVB-ASI相容
·使用Belden 1694A电缆在2.97Gbps将高达180米的均衡、在1.485Gbps将高达200米均衡，或在270Mbps将高达350米均衡
·超低功耗：145mW(双输出端)、125mW(单输出端)
·双差分输出端；第二输出端可以独立掉电
·带有自动睡眠控制的省电模式(在省电模式中的TBD mW通常功耗)
·输出去重从而驱动FR4PCB迹线
·数字和模拟可编程MUTEREF阈值控制
·可选SPI寄存器访问
·宽范围的数据速率：125Mbps到2.97Gbps
·在带有SPI可编程输出共模电压和摆动的内部端接的100ΩLVDS输出端
·在SPI模式中的可编程发射幅度最优化
·在SPI模式中的电缆长度指示器
·单2.5V供电电压
·24管脚LLP封装
·工业温度范围：-40℃到+85℃
应用
·SMPTE 424M、SMPTE 292M、SMPTE 344M和SMPTE 259M串行数字接口
·广播视频路由器、交换机和分配放大器
典型应用(管脚模式)
参见图34。
在图34中，相应的术语说明如下：
Coaxial Cable：同轴电缆
LMH0395 3G HD/SD SDI Low Power Extended Adaptive Cable
Equalizer：LMH03953G HD/SD SDI低功率远距离自适应电缆均衡器
LMH 0341 3G SDI Deserializer：LMH 0341 3G SDI串并转换器
Rcclockcd：重新计时
Looptrough：循环通过
ToFPGA：到FPGA
5-bits：5位
LMH 0356 3G SDI Reclocker：LMH 0356 3G SDI时钟恢复器
MUTE：静噪
BYPASS：旁路
AUTO SLEEP：自动睡眠
Data Output：数据输出端
绝对最大额定值
电源电压4.0V
输入电压(全部输入端)-0.3V到Vcc+0.3V
存储温度范围：-65℃到+150℃
结温度：+125℃
封装热阻抗
θJA 24管脚LLP+40℃/W
θJC 24管脚LLP+6℃/W
ESD额定值(HBM)≥±2kV
ESD额定值(MM)≥±250V
ESD额定值(CDM)≥±1kV
建议操作条件
电源电压(VCC–VEE)2.5V±5％
输入耦合电容1.0μF
AEC电容器(在AEC+和AEC-之间连接)1.0μF
操作大气温度(TA)-40℃到+85℃
DC电气特性
在电源电压和操作温度范围上，除非另行指定(注释2、注释3)。
AC电气特性
在电源电压和操作温度范围上，除非另行指定(注释3)。
SPI接口AC电气特性
在电源电压和操作温度范围上，除非另行指定(注释3)。
注释1：“绝对最大额定值”是超过该参数值不可以保证器件的寿命和操作的参数值。这些最大值的在此陈述不解释为意味着器件可以或应该在这些值或超过这些值操作。“电气特性”的表格指定可接受器件操作条件。
注释2：流入器件管脚的电流定义为正。流出器件管脚的电流定义为负。陈述全部电压以VEE＝0伏为基准。
注释3：通常值为VCC＝+2.5V和TA＝+25℃陈述
注释4：通过表征来保证规格。
注释5：LMH0395可以经SPI为不同的发射幅度最优化。
注释6：差分输出电压和偏移电压经SPI可调整。
注释7：均衡器在小于210m(belden 1694A)的电缆长度将均衡段自动移位从而减小功耗。
注释8：基于在器件的建议操作条件的全部范围上的设计和表征数据。根据SMPTERP 184、SMPTE RP 192和可应用串行数据传输标准：SMPTE 424M、SMPTE 292M或SMPTE 259M来测量抖动。
注释9：输入返回损耗取决于板件设计。LMH0395在带有由与75Ω串联电阻器并联的5.6nH电感器在输入端上构成的返回损耗网络的SD394评估板上超过该规格。
时序图
参见图35-图37。
在图35-图37中，相应的术语说明如下：
0V differential：0V差分
host：主器件
device：器件
DON’T CARE：不关心
连接图
参见图38-图39。暴露芯片附装垫是用于该器件的负电气端子。其应连接到负电源电压。
在图38-图39中，相应的术语说明如下：
top view：顶视图
24管脚LLP序号LMH0395SQ见于NS封装号SQB24A
管脚描述——管脚模式(非SPI)/SPI_EN＝GND
管脚描述——SPI模式/SPI_EN=VCC
模块图(管脚模式)
参见图40。
在图40中，相应的术语说明如下：
Equalizer Filter：均衡器滤波器
DC Restoration/Level Control：DC恢复/电平控制
Output Drivers：输出驱动器
Carrier Detect：载波检测
Energy Detect：能量检测
De-Emphasis Control：去重控制
SPI Control：SPI控制
Automatic Equalization Control：自动均衡控制
器件操作
模块描述
均衡器滤波器模块是多段自适应滤波器。如果BYPASS为高，则均衡器滤波器停用。
DC恢复/电平控制模块从均衡器滤波器模块接收差分信号。该模块包括自偏置DC恢复电路从而将信号完全DC恢复。如果BYPASS为高，那么该功能停用。
在DC恢复/电平控制模块之前和之后的信号用来生成自动均衡控制(AEC)信号。该控制信号设定均衡器滤波器的增益和带宽。
载波检测模块基于SDI输入和源自静噪基准模块的调整生成载波检测信号。
SPI控制模块在SPI模式中使用MOSI、MISO、SCK和信号从而控制SPI寄存器。SPI_EN在SPI模式和管脚模式之间选择。在管脚模式中，SPI_EN驱动到逻辑低。
输出端起动器产生SDO、SDO1和
静噪基准(MUTEREF)
静噪基准为设定阈值并且(用连结到MUTE的)确定在将输出自动静噪之前均衡的电缆的量。这通过施加与电缆长度成反比的量从而均衡来设定。施加的电压必须大于MUTEREF浮动电压(通常是1.3V)以便改变阈值。当施加的MUTEREF电压增加时，撤销在载波检测之前可以均衡的电缆的量，并且静噪的输出端减小。MUTEREF可以为正常操作保持不连接或连接到接地。
可选地，LMH0395允许由寄存器控制经SPI寄存器设定的静噪基准。寄存器0x03MUTERef设定指定输出端在其静噪的电缆长度。
载波检测和静噪
载波检测表示有效信号是否在LMH0395输入端存在。该信号是内部能量检测器和MUTEREF设定(如果使用)的逻辑或操作。内部能量检测器跨不同数据速率检测能量。如果使用MUTEREF，那么载波检测阈值因此更改。在LMH0395输入端不存在信号时，提供高电压。在检测到有效输入信号时，为低。
MUTE可以用来人工静噪或启用输出驱动器。将高输入施加到MUTE通过将输出端强制成逻辑1使LMH0395输出静噪。施加低输入将输出强制激活。
和MUTE可以连结在一起从而在不存在输入信号时将输出自动静噪。
自动睡眠
自动睡眠模式允许LMH0395在没有检测到输入信号时掉电。如果AUTO SLEEP管脚设定为高，那么在没有检测到信号时LMH0395进入深度省电模式。一旦检测到输入信号那么器件再次加电。如果AUTOSLEEP管脚设定为低，那么LMH0395总是接通并且不进入省电模式。自动睡眠功能性可以通过设定AUTO SLEEP为低或将该管脚连结到接地来关闭。在SPI模式中可用的另外自动睡眠设定可以用来强制均衡器掉电，无关于是否具有输入信号。自动睡眠优先于静噪和旁路模式。
在自动睡眠模式中，在输入信号移除时将均衡器掉电的时间小于200μs，并且不对系统定时需求具有任何影响。一旦检测到输入信号那么器件自动唤醒，并且在均衡器的信号检测和完整功能性之间的延迟可忽略(大约1μs)。整个系统仅受均衡器自适应环路的稳定时间常数限制。
输入端接合
LMH 0395接受差分或单端输入端。输入端可以是AC耦合的。在标题页上的通常应用(管脚模式)图为单端输入端示出通常配置。不使用的输入端必须如示出适当端接。
LMH0395可以经SPI为不同的发射幅度最优化(见于在SPI寄存器访问段落中的发射幅度最优化)。
LMH0395为标准清晰度和高清晰度串行数字视频正确处理均衡器病态信号，如在SMPTE RP 178和RP 198中分别描述。
输出端接合
LMH0395双输出端差分对，SDO、SDO1和将100ΩLVDS输出端内部端接。这些输出端可以DC耦合到最普遍的差分接收器。
默认输出共模电压(VOS)是1.2V。输出共模电压可以经SPI以200mV增量从0.8V到1.2V调整(见于在SPI寄存器访问段落中的输出驱动器调整)。在输出共模电压作为基准供应时，共模电压是大约1.35V(对于700mVP-P差分摆动)。该可调整输出共模电压为接合到许多类型的接收器供应灵活性。
默认差分输出摆动(VSSP-P)是700mVP-P。差分输出摆动可以经SPI调整。有效选项是400、500、600、700或800mVP-P，其中默认是700mVP-P(见于在SPI寄存器访问段落中的输出驱动器调整)。
只要两个器件的共模范围兼容，那么LMH0395输出端应DC耦合到接收器件的输入端。在可能的情况下，100Ω差分传输线应该用来在LMH0395输出端和接收器件的输入端之间连接。
图41示出在LMH0395和LMH0346SDI时钟恢复器之间的DC耦合接口的例子。如示出，所有需要的是100Ω差分端接。电阻器应尽可能靠近LMH0346输入端放置。如希望，那么该网络可以用两个50Ω电阻器和中心分接电容器代替信号100Ω电阻器端接到接地。
图42示出在LMH0395和LMH0356SDI时钟恢复器之间的DC耦合接口的例子。LMH0356输入端具有50Ω内部端接(100Ω差分)从而将传输线端接，因此不需要另外的部件。LMH0395具有针对补偿PCB迹线上信号的高频衰减的去重能力。这在接合到其他高速器件时允许灵活性。去重与VOD和输出共模电压设定的全部组合协作从而允许DC耦合。
在必需时LMH0395可以AC耦合到接收器件。例如，LMH0395输出端不与2.5V CML严格兼容，并因此不应经50Ω电阻器连接到2.5V。如果接收器件的输入共模范围不与LMH0395的输出共模范围兼容，那么需要AC耦合。在AC耦合电容器之后，信号可以必须在接收器件的输入端偏置。
在图41-图42中，相应的术语说明如下：
Coaxial Cable：同轴电缆
100ΩDifferential T-Line:l00Ω差分T线
SDI Reclocker：SDI时钟恢复器
SPI寄存器访问
设定SPI_EN高使得任选SPI寄存器访问模式能够执行。在SPI模式中，LMH0395提供对与电缆长度指示器、可编程输出去重、可编程输出共模电压和摆动、数字MUTEREF以及发射幅度最优化一起的其特征中的全部的寄存器访问。在器件中具有八个支持8位寄存器(见于表1)。
LMH0395包括SPI控制器，该SPI控制器允许将数目不限的LMH0395器件之间的SPI数据菊花链接。每个LMH0395器件都直接连接到在主器件上的SCK和SSb管脚。然而，仅在该链中的第一LMH0395连接到主器件的MOSI管脚，并且仅在该链中的最后器件连接到主器件的MISO管脚。在该链中每个中间LMH0395器件的MISO管脚连接到先前LMH0395器件的MOSI管脚，创造串联移位寄存器。该架构在图43中示出。
在图43中，相应的术语说明如下：
HOST:主器件
Device:器件
基本SPI事务格式
如在图36和图37中示出，到单个器件的每个SPI事务是16位长，并由低构成。每当重赋值时MISO管脚停用(浮动)。见于图44。
位从左到右移位。第一位是因此其对于读取是1并且对于写入是0。位A6-A0是7位数据。如在图37中示出，在当前SPI命令、地址和数据在MISO输入端上移入时，先前SPI命令、地址和数据在MISO输出端上移出。
SPI写入事务格式
SPI写入在图36中示出。对于SPI写入，位是0，如在图45中示出。SPI写入是每器件16位，并且命令在上升沿之后的SCK下降沿上执行。
SPI读取事务格式
SPI读取在图37中示出。SPI读取是每器件32位，并且包含继之以16位伪读取事务从而移出读取数据的16位读取事务。对于读取事务
位是1，如在图46中示出。
如在图46中示出，第一个16位事务是到位A6-A0中的7位地址的读取。忽略在地址之后的8个1。第二个16位事务是写入到未实施的寄存器0x7F，由于忽略写入到未实施寄存器，因此这有效地使得该事务是到LMH0395的不操作(NOP)。虽然该事务是必需的以便在第二个8位的MISO输出中将读取数据(D7-D0)移出。
菊花链操作
参见图47-图48。在N个LMH0395器件的菊花链配置中，主器件概念上看到长度16xN的长移位寄存器。因此如上面讨论的基本SPI事务的长度是16x N；即，使有效16x N个时钟周期。
在图47-图48中，相应的术语说明如下：
Host：主
Device：器件
Data：数据
下面例子进一步阐明SPI菊花链操作。
菊花链是三个LMH0395器件长，由器件1、2和3构成，如在图49中示出。因此每个基本SPI事务是48个时钟长。实施除寄存器0x7F之外的全部寄存器。(没有暗示与实际LMH0395寄存器的关系。)
在图49中，以下在事务的结束发生：
将0x5A写入器件3中的寄存器0x12
将0x3C写入器件2中的寄存器0x34
将0x00写入器件1中的寄存器0x56
检索位从左到右移位的位。由于主器件MISO管脚反映源自线圈事务的移位寄存器内容，因此其未示出
在图49中，相应的术语说明如下：。
Host：主
在图50中，以下在第一事务的结束发生：
将0x22写入器件3中的寄存器0x01
将源自器件2中寄存器0x34的数据锁存
将0x44写入器件1中的寄存器0x76。在第二事务中，移入3个NOP写入，并且源自器件2的数据(带有值0x3C)在第25到第32个时钟周期中在MISO上出现。
在图50中，相应的术语说明如下：
Host：主
参见图51。用于主器件的有用操作可以是检测菊花链的长度。这是在带有已知数据值(0x5A)的一系列NOP写入中的简单事件。在N+1个写入之后，已知数据值在主器件的MISO管脚上出现。
在图51中，相应的术语说明如下：
Host：主
输出驱动器调整
输出驱动器摆动(幅度)和偏移电压(共模电压)可以经SPI寄存器TBDh调整。
输出摆动可以经SPI寄存器TBDh的位[TBD]调整。对于700mVP-P的峰间差分输出电压，这些寄存器位的默认值是“TBD”。可以为400mVP–P、600mVP–P、700mVP–P或800mVP–P设定输出摆动。
偏移电压可以经SPI寄存器TBDh的位[TBD]调整。对于1.2V的输出偏移，这些寄存器位的默认值是是“TBD”。输出共模电压可以用200mV增量从0.8V到1.2V调整。在以电源为基准时实现最大偏移电压。在该最大偏移电压设定，输出以正电源为基准并且偏移电压约为1.35V。
发射幅度最优化
LMH0395可以在均衡器之前补偿输入信号的衰减。该补偿对于在均衡器输入端或非理想输入终端网络的带有无源分离器的应用是有用的，并且由SPI寄存器TBDh控制。
SPI寄存器TBDh的位TBDh用于发射幅度设定。在默认设定“TBD”，LMH0395正常操作并且预期800mV的发射幅度。位TBD可以设定成“1”从而为带有6dB衰减的输入信号(400mVP-P)将LMH0395最优化。
一旦设定粗糙控制，那么LMH0395输入补偿可以由SPI寄存器TBDh的位[TBD]进一步精细调谐。在SD数据速率，这些位可以用来在粗糙控制附近调整输入增益段-TBD％到+TBD％。对于HD和3G操作，这些位仅是用于器件发射幅度精细调谐的起始点。
增益设定/电缆长度指示器(CLI)
参见图52。增益设定提供附装到输入端的电缆长度的指示/增益设定可以经SPI寄存器TBDh的位增益设定[9：0]访问。范围从“000”到“xxx”的10位设定范围对应于十进制的0到TBD。对于在2.97G的0-TBDm、在1.485G的0-TBDm和在270Mbps的0-TBDm的Belden电缆长度，增益设定是有效的。注意：给定均衡器的连续自适应性质，该设定经常由一些步骤改变。
在图52中，相应的术语说明如下：
GAIN SETTING/CABLE LENGTH INDICATOR：增益设定/电缆长度指
示器
BELDEN 1694A CABLE LENGTH：BELDGEN 1694A电缆长度
应用信息
应用电路(SPI模式)
图53为在SPI模式中的LMH0395示出应用电路。
在图53中，相应的术语说明如下：
Coaxial Cable：同轴电缆
Differential Output：差分输出端
PCB布局建议
对于关于LLP封装的布局和焊接的信息，请参考以下应用注释：AN-1198，“Leadless Leadframe Package(LLP)”。
SMPTE 424M、292M和259M标准具有对基本上指定输入端必须怎样紧密类似75Ω网络的接收器的输入返回损耗的严格需求。在BNC和均衡器之间网络中的任何非理想性使输入返回损耗恶化。必须留意将在BNC和均衡器之间的阻抗不连续性最小化，从而确保该迹线的特性阻抗是75Ω。请考虑以下PCB建议：
·使用表面安装部件，并使用可用的最小部件。另外，使用最小大小的部件垫。
·选择将BNC和均衡器之间的阻抗失配最小化的线宽。
·选择支持75Ω单端迹线和100Ω松散耦合迹线的板件堆叠。
·请最靠近均衡器输入管脚放置返回损耗部件。
·在互补信号上维持对称。
·一致地路由100Ω迹线(沿迹线保持宽度和迹线间距一致)。
·避免信号路径中的尖锐弯曲；使用45°或径向弯曲。
·靠近每个电源管脚放置旁路电容器，并使用最短路径将均衡器电源和接地管脚连接到各自的电源或接地面。
SPI寄存器
表1.SPI寄存器
物理尺寸除非另行提到，否则单位是英寸(毫米)
参见图54。
在图54中，相应的术语说明如下：
24-Pin LLP Order Number LMH0395SQ NS Package Number SQB 16A：24管脚LLP序号LMH0395SQ NS封装号SQB24A
RECOMMENDED LAND PATTENRN：建议焊盘图案
DIMENSIONS ARE IN MILLIMETERS：尺寸以毫米表示
DIMENSIONS IN()FOR REFERENCE ONLY：在()中的尺寸仅用于参考
PIN：管脚
INDEX AREA：索引区
MAX：最大值
对于更多的国家半导体产品信息和已证明设计工具，浏览在www.national.com的以下网址：
该文档的概念与国家半导体公司(“NATIONAL”)产品一起提供。NATIONAL没有做出关于本出版物的内容的准确度或完整度的陈述或保证，并且保留在不通知的情况下在任何时间对说明书和产品描述做出改变的权利。无论是否通过禁止或以其他方式表达、暗示、出现，本文档不授予任何知识产权性质权利的许可。
测试和其他质量控制用于NATIONAL认为必需的范围从而支持NATIONAL的产品保证。除由政府需求委托之外，不必需执行每个产品的全部参数的测试。NATIONAL没有对应用协助或买家产品设计的义务。买家负责使用NATIONAL部件的他们的产品和应用。在使用或分配包括NATIONAL部件的任何产品之前，买家应提供适当的设计、测试和操作安全措施。
除在NATIONAL的术语和销售这样产品的状况中提供之外，NATIONAL没有任何义务，并且否认涉及NATIONAL产品的销售和/或使用的任何表达或暗示保证，包括涉及特别目的的配合度、适销性，或任何专利、版权或其他知识产权性质权利的侵犯的义务或保证。
生命支持政策
在没有NATIONAL的最高管理官员和总顾问的书面批准之前的表达的情况下，不授权NATIONAL的产品用作生命支持器件或系统中的关键部件。如在此使用：
生命支持器件或系统是(a)意图外科手术植入身体，或(b)支持或维持生命的器件，在根据标签中提供的指令适当使用时该部件执行的故障可以相当地导致用户的显著受伤。关键部件是在生命支持器件或系统中可以相当地预期其执行的故障导致生命支持器件或系统的故障，或影响其安全性或效率的任何部件。
国家半导体和国家半导体标志是国家半导体公司的注册商标。全部其他品牌或产品名可以是其各自拥有者的商标或注册商标。
版权国家半导体公司
关于更多当前产品信息，浏览www.national.com。

Claims (10)

1.一种包括通过粗糙增强控制和精细增强控制进行自适应信号均衡的电路系统的装置，所述装置包含：
差分放大器电路系统，其根据可变信号增益，响应于至少一个受控的供给电流和差分输入信号，提供差分输出信号；
电流源电路系统，其耦合到所述差分放大器电路系统，并且响应于至少第一控制信号，提供所述至少一个受控的供给电流；
可变阻抗，其耦合到所述差分放大器电路系统，并且响应于至少第二控制信号，建立所述可变信号增益；
其中所述可变阻抗包含相互耦合的可调谐阻抗和固定阻抗；
其中所述可调谐阻抗和固定阻抗相互并联耦合；
其中所述可调谐阻抗包含相互耦合的电容和至少一个晶体管；
其中所述电容和至少一个晶体管相互串联耦合；并且
其中所述固定阻抗包含电阻。
2.根据权利要求1所述的装置，其中所述差分放大器电路系统包含第一晶体管和第二晶体管，所述第一晶体管和第二晶体管经耦合以接收所述差分输入信号的相应相位并且提供所述差分输出信号的相应相位。
3.根据权利要求1所述的装置，其中所述电流源电路系统包含第一电流源电路和第二电流源电路，所述第一电流源电路和第二电流源电路经耦合以根据所述至少第一控制信号来提供所述至少一个受控的供给电流的相应部分。
4.一种包括通过粗糙增强控制和精细增强控制进行自适应信号均衡的电路系统的装置，所述装置包含：
第一差分放大器电路系统，其响应于至少第一受控的供给电流和差分输入信号，提供差分输出信号的第一部分；
第一电流源电路系统，其耦合到所述第一差分放大器电路系统，并且响应于至少第一控制信号，提供所述至少第一受控的供给电流；
第二差分放大器电路系统，其耦合到所述第一差分放大器电路系统，并且根据可变信号增益，响应于至少第二受控的供给电流和所述差分输入信号，提供所述差分输出信号的第二部分；
第二电流源电路系统，其耦合到所述第二差分放大器电路系统，并且响应于至少第二控制信号，提供所述至少第二受控的供给电流；
可变阻抗，其耦合到所述第二差分放大器电路系统，并且响应于至少第三控制信号，建立所述可变信号增益；
其中所述可变阻抗包含相互耦合的可调谐阻抗和固定阻抗；
其中所述可调谐阻抗和固定阻抗相互并联耦合；
其中所述可调谐阻抗包含相互耦合的电容和至少一个晶体管；
其中所述电容和至少一个晶体管相互串联耦合；并且
其中所述固定阻抗包含电阻。
5.根据权利要求4所述的装置，其中所述第一控制信号和第二控制信号包括基本互斥的信号有效状态。
6.根据权利要求4所述的装置，其中所述第一差分放大器电路系统包含：
第一晶体管和第二晶体管，它们经耦合以接收所述差分输入信号的相应相位，并且提供所述差分输出信号的所述第一部分的相应相位；以及
固定阻抗，其耦合在所述第一晶体管和第二晶体管之间。
7.根据权利要求6所述的装置，其中所述固定阻抗包含电阻。
8.根据权利要求4所述的装置，其中所述第一电流源电路系统包含第一电流源电路和第二电流源电路，它们经耦合以根据所述至少第一控制信号来提供所述至少第一受控的供给电流的相应部分。
9.根据权利要求4所述的装置，其中所述第二差分放大器电路系统包含第一晶体管和第二晶体管，它们经耦合以接收所述差分输入信号的相应相位，并且提供所述差分输出信号的所述第二部分的相应相位。
10.根据权利要求4所述的装置，其中所述第二电流源电路系统包含第一电流源电路和第二电流源电路，它们经耦合以根据所述至少第二控制信号来提供所述至少第二受控的供给电流的相应部分。
CN201180044992.2A 2010-07-19 2011-07-15 具有分段粗糙控制和精细控制的自适应信号均衡器 Active CN103262419B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36553110P 2010-07-19 2010-07-19
US61/365,531 2010-07-19
PCT/US2011/044218 WO2012012291A2 (en) 2010-07-19 2011-07-15 Adaptive signal equalizer with segmented coarse and fine controls

Publications (2)

Publication Number Publication Date
CN103262419A CN103262419A (zh) 2013-08-21
CN103262419B true CN103262419B (zh) 2017-08-15

Family

ID=45497388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180044992.2A Active CN103262419B (zh) 2010-07-19 2011-07-15 具有分段粗糙控制和精细控制的自适应信号均衡器

Country Status (5)

Country Link
US (3) US8588289B2 (zh)
JP (1) JP5638134B2 (zh)
CN (1) CN103262419B (zh)
TW (1) TWI530111B (zh)
WO (1) WO2012012291A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012012291A2 (en) * 2010-07-19 2012-01-26 National Semiconductor Corporation Adaptive signal equalizer with segmented coarse and fine controls
US9343393B2 (en) 2012-08-15 2016-05-17 Industrial Technology Research Institute Semiconductor substrate assembly with embedded resistance element
US10271342B2 (en) * 2013-08-07 2019-04-23 Telefonaktiebolaget Lm Ericsson (Publ) Allocating feedback resources for carrier aggregation
US9367054B2 (en) * 2014-01-16 2016-06-14 Qualcomm Incorporated Sizing power-gated sections by constraining voltage droop
US9537681B1 (en) * 2014-03-31 2017-01-03 Altera Corporation Multimode equalization circuitry
GB2541260B (en) 2015-04-29 2020-02-19 Carrier Corp System and method of data communication that compensates for wire characteristics
US10931249B2 (en) * 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
US10432432B1 (en) * 2018-07-27 2019-10-01 Nxp B.V. Loss of signal detector with PVT compensation
TWI678061B (zh) * 2018-10-17 2019-11-21 財團法人成大研究發展基金會 數位線性調節器與功率金屬氧化物半導體陣列
US10680856B1 (en) * 2018-12-06 2020-06-09 Credo Technology Group Limited Thermometer-encoded unrolled DFE selection element
US11038723B2 (en) 2019-09-10 2021-06-15 Texas Instruments Incorporated Bi-level adaptive equalizer
US11206160B2 (en) * 2020-05-18 2021-12-21 Nxp B.V. High bandwidth continuous time linear equalization circuit
US11228470B2 (en) 2020-05-18 2022-01-18 Nxp B.V. Continuous time linear equalization circuit
US11533205B2 (en) 2020-09-21 2022-12-20 Texas Instruments Incorporated Adaptive equalizer for redriver
TWI774196B (zh) * 2021-01-18 2022-08-11 瑞昱半導體股份有限公司 可動態調整增益的類比前端電路
JP2023087419A (ja) 2021-12-13 2023-06-23 キオクシア株式会社 受信装置及び受信方法
CN114650075B (zh) * 2022-02-21 2023-11-03 南京英锐创电子科技有限公司 数据收发系统、数据接收设备及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234649A (zh) * 1998-02-20 1999-11-10 日本电气株式会社 可变增益放大器电路
CN1551489A (zh) * 2003-03-19 2004-12-01 三洋电机株式会社 可变阻抗电路以及使用它的放大器、乘法器、高频电路
CN101242162A (zh) * 2007-02-08 2008-08-13 联发科技（新加坡）私人有限公司 可变增益放大电路
CN101567669A (zh) * 2009-05-31 2009-10-28 苏州中科半导体集成技术研发中心有限公司 可变增益放大器

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4018A (en) * 1845-05-01 Closing and opening the- entrances to beehives
US3005A (en) * 1843-03-17 Power-loom
US5337025A (en) 1993-01-21 1994-08-09 National Semiconductor Corporation Adaptive equalization circuit for equalizing the frequency response of varying lengths of transmission line
US5442582A (en) * 1994-03-04 1995-08-15 Loral Aerospace Corp. Transversal filter allrate equalizer for use at intermediate frequency
US5978417A (en) 1996-02-23 1999-11-02 National Semiconductor Corporation Adaptive cable equalizer
JP3576702B2 (ja) * 1996-06-12 2004-10-13 富士通株式会社 可変ハイパスフィルタ
US5841810A (en) 1997-01-30 1998-11-24 National Semiconductor Corporation Multiple stage adaptive equalizer
CA2201834A1 (en) 1997-04-04 1998-10-04 Gennum Corporation Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer
US5880645A (en) 1997-07-03 1999-03-09 Level One Communications, Inc. Analog adaptive equalizer with gain and filter correction
US6363111B1 (en) 1997-12-10 2002-03-26 National Semiconductor Corporation Control loop for adaptive multilevel detection of a data signal
CA2234037A1 (en) 1998-04-03 1999-10-03 Mohammad Hossein Shakiba Latch-up recovery in quantized feedback dc restorer circuits
US6137832A (en) 1998-07-24 2000-10-24 Kendin Semiconductor, Inc. Adaptive equalizer
US7027499B2 (en) * 2001-06-20 2006-04-11 Agere Systems Inc. Detection and correction circuit for blind equalization convergence errors
US7065134B2 (en) 2001-08-27 2006-06-20 Gennum Corporation Adaptive equalizer with large data rate range
US7301997B1 (en) 2001-09-11 2007-11-27 Vitesse Semiconductor Corporation Method and apparatus for improved high-speed adaptive equalization
US6956914B2 (en) 2001-09-19 2005-10-18 Gennum Corporation Transmit amplitude independent adaptive equalizer
US6714075B2 (en) * 2001-11-16 2004-03-30 Matsushita Electric Industrial Co., Ltd. Variable gain amplifier and filter circuit
KR100442877B1 (ko) * 2002-06-15 2004-08-06 삼성전자주식회사 ＨｏｍｅＰＮＡ를 위한 수신기에서의 채널 등화 및 반송파복원 시스템과 그 방법
US7180963B2 (en) 2002-11-25 2007-02-20 Ali Corporation Digital receiver capable of processing modulated signals at various data rates
US7688887B2 (en) 2003-09-02 2010-03-30 Gennum Corporation Precision adaptive equalizer
US7496161B2 (en) * 2003-10-14 2009-02-24 Realtek Semiconductor Corporation Adaptive equalization system for a signal receiver
TWI253260B (en) * 2003-10-14 2006-04-11 Realtek Semiconductor Corp Signal processing apparatus capable of enhance correctness of feedbacked signal
US7302461B2 (en) * 2003-11-26 2007-11-27 Scintera Networks, Inc. Analog delay elements
US7265623B2 (en) * 2004-08-03 2007-09-04 Scintera Networks, Inc. Differential amplifier having independently tunable base gain, peak gain and boost frequency, and uses of same
US7400675B2 (en) * 2004-08-27 2008-07-15 Mindspeed Technologies, Inc. System and method for digital adaptive equalization with failure detection and recovery
US7199685B2 (en) * 2004-08-30 2007-04-03 Agere Systems Inc. Three-terminal, tunable active inductor
US7574175B2 (en) * 2004-11-01 2009-08-11 Broadcom Corporation Method and system for selective equalization enablement based on modulation type
JP2006279703A (ja) * 2005-03-30 2006-10-12 Matsushita Electric Ind Co Ltd 可変利得増幅器並びにそれを用いたミキサ及び直交変調器
EP1763188A1 (en) 2005-09-09 2007-03-14 Vrije Universiteit Brussel Multistage tuning-tolerant equalizer filter with detection mechanisms for lower and higher frequency gain loops
US7760799B2 (en) * 2005-09-28 2010-07-20 Altera Corporation Programmable digital equalization control circuitry and methods
US8213638B2 (en) 2007-02-20 2012-07-03 Texas Instruments Incorporated Equalizer
US8116364B2 (en) * 2007-04-18 2012-02-14 Mediatek Inc. Selective slicing equalizer
TWI355156B (en) 2007-04-30 2011-12-21 Realtek Semiconductor Corp Equalizer and related signal equalizing method
US20100194478A1 (en) * 2007-07-20 2010-08-05 Xavier Maillard Equalizer filter with mismatch tolerant detection mechanism for lower and higher frequency gain loops
US7626457B2 (en) * 2007-09-28 2009-12-01 Intel Corporation AGC module and method for controlling noise figure and intermodulation characteristics therein
US8180001B2 (en) * 2007-10-17 2012-05-15 Broadcom Corporation Adaptive equalization and interference cancellation with time-varying noise and/or interference
US7978795B2 (en) * 2007-11-27 2011-07-12 Broadcom Corporation Fast automatic gain control
US7688144B2 (en) * 2007-12-14 2010-03-30 Industrial Technology Research Institute Variable-gain wide-dynamic-range amplifier
JP2010103974A (ja) 2008-09-29 2010-05-06 Rohm Co Ltd アダプティブイコライザ回路およびそれを用いたセレクタ
US8351493B2 (en) 2008-11-18 2013-01-08 Gennum Corporation Folding sequential adaptive equalizer
US20110090010A1 (en) * 2009-10-20 2011-04-21 Renesas Electronics Corporation Variable gain amplification device
US8559495B2 (en) * 2010-06-28 2013-10-15 Phyworks Limited Equalizer adaptation
WO2012012291A2 (en) * 2010-07-19 2012-01-26 National Semiconductor Corporation Adaptive signal equalizer with segmented coarse and fine controls
TWI440337B (zh) * 2010-08-26 2014-06-01 Sunplus Technology Co Ltd 混合等化系統

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234649A (zh) * 1998-02-20 1999-11-10 日本电气株式会社 可变增益放大器电路
CN1551489A (zh) * 2003-03-19 2004-12-01 三洋电机株式会社 可变阻抗电路以及使用它的放大器、乘法器、高频电路
CN101242162A (zh) * 2007-02-08 2008-08-13 联发科技（新加坡）私人有限公司 可变增益放大电路
CN101567669A (zh) * 2009-05-31 2009-10-28 苏州中科半导体集成技术研发中心有限公司 可变增益放大器

Also Published As

Publication number Publication date
CN103262419A (zh) 2013-08-21
US20120188014A1 (en) 2012-07-26
US8588289B2 (en) 2013-11-19
TW201210220A (en) 2012-03-01
TWI530111B (zh) 2016-04-11
WO2012012291A3 (en) 2012-05-03
JP2013532922A (ja) 2013-08-19
US8325791B1 (en) 2012-12-04
WO2012012291A2 (en) 2012-01-26
US8270463B1 (en) 2012-09-18
JP5638134B2 (ja) 2014-12-10

Similar Documents

Publication Publication Date Title
CN103262419B (zh) 具有分段粗糙控制和精细控制的自适应信号均衡器
US9577664B2 (en) Efficient processing and detection of balanced codes
KR101554400B1 (ko) 온칩 전압 구동의 싱글 엔드형 종단 드라이버들용의 프리엠퍼시스 기술
CN102119483B (zh) 用于改善平衡-不平衡变换器负载质量因数的技术
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
US10728060B2 (en) Two-step feed-forward equalizer for voltage-mode transmitter architecture
US8836384B1 (en) Systems and methods for reducing power supply noise or jitter
JP5037420B2 (ja) スタック型差動信号送信回路
US10797658B1 (en) Low power optical link
US8125245B2 (en) Circuitry for matching the up and down impedances of a voltage-mode transmitter
CN103686037B (zh) 驱动器电路
Jaussi et al. 26.2 A 205mW 32Gb/s 3-Tap FFE/6-tap DFE bidirectional serial link in 22nm CMOS
US8674725B2 (en) Transmitter circuit
CN103947114B (zh) 带有内置去加重的高速预驱动器和电压电平转换器
CN105323009A (zh) 用于信号边沿提升的方法和装置
CN102065039B (zh) 一种高速接口电路自适应均衡方法及电路
CN112468113A (zh) 基于源极跟随器的Sallen-Key架构
CN103549955B (zh) 一种磁共振成像多路信号传输的方法及系统
Kim et al. A four-channel 32-Gb/s transceiver with current-recycling output driver and on-chip AC coupling in 65-nm CMOS process
CN203445862U (zh) 推挽式源极串联端接发射机设备和系统
US9836430B2 (en) Backboard for hard disk drive and electronic device using the backboard
KR101621844B1 (ko) 저전압 차동 신호 전송기
CN102215190B (zh) 均衡器及其相关的讯号接收器
US8755474B2 (en) Signal conditioning by combining precursor, main, and post cursor signals without a clock signal
CN109119844A (zh) 音频接口装置及音频设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant