CN103262212B - 直接晶片结合 - Google Patents

直接晶片结合 Download PDF

Info

Publication number
CN103262212B
CN103262212B CN201180058077.9A CN201180058077A CN103262212B CN 103262212 B CN103262212 B CN 103262212B CN 201180058077 A CN201180058077 A CN 201180058077A CN 103262212 B CN103262212 B CN 103262212B
Authority
CN
China
Prior art keywords
binder courses
component
inp
courses
binder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180058077.9A
Other languages
English (en)
Other versions
CN103262212A (zh
Inventor
D·M·布沙瑞
D·C·罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of CN103262212A publication Critical patent/CN103262212A/zh
Application granted granted Critical
Publication of CN103262212B publication Critical patent/CN103262212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/043—Mechanically stacked PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Ceramic Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本公开提供了直接晶片结合方法，其包括在第一和第二晶片上提供结合层，和在热和压力下直接将第一和第二晶片结合在一起。该方法可用于通过在器件之间引入高度掺杂的(A1)(Ga)InP(As)(Sb)层，将GaAs基、InP基、GaP基、GaSb基或Ga(In)N基器件直接结合至GaAs器件。结合层材料形成具有高结合强度、低电阻和高光透射率的结合。

Description

直接晶片结合
技术领域
本公开一般地涉及用于将不同的材料连接在一起的器件和方法，并具体地涉及利用(Al)(Ga)InP(As)(Sb)结合中间层将两个半导体晶片连接在一起的方法。
背景技术
晶片连接技术可用于将具有各种性质的不同材料并成一个紧凑的工艺相容的材料系统。该技术具有很大的改革目前的高技术工业的潜力。例如，将GaAs或InP基材料连接至其他半导体材料可产生光学、光电和电子器件的集成，并且提高计算机、太阳能电池、发光二极管和其他电子器件的性能。
ΙΠ-V族半导体器件诸如多结太阳能电池中的限制之一为将具有期望的带隙组合的III-V族层并入与生长衬底晶格匹配的器件。这严重限制了可并入器件的带隙的选择，并且因此阻止了制造具有最优性能的器件。因此期望开发一种方法，其允许使生长在不同衬底上的器件集成，以便可以减少与生长衬底晶格匹配的限制。
已经使用了现有方案，诸如生长晶格不匹配的(变形的)层、机械堆积和间接晶片结合。在变形方法中，具有晶格常数的受控梯度的缓冲层在衬底和期望的变形层之间生长。在间接晶片结合方法中，器件在具有不同晶格常数的不同衬底上生长，并且介电或金属层沉积在器件的顶面上。随后经晶片结合机械地或电地使所述器件集成。最终可去除衬底之一或两者。
在变形方法中，引入具有晶格常数的受控调整的缓冲层可引入高密度缺陷，并且可导致降低器件性能的非最佳质量器件层的生长。在间接晶片结合方法中，在结合(被称为间接结合)前，经过在单独晶片上沉积粘结层，例如SiO2、Si3N4、其他电介质、金属氧化物、金属等完成结合。尽管不需要高温退火，但SiO2、Si3N4和金属氧化物等“结合层”是绝缘的，其不允许结合的器件的单片电集成。另一方面，利用金属层作为结合中间层的间接结合使结合的界面在光学上不透明，防止结合的界面的相对侧上的器件的光集成。在直接结合的现有技术中，直接结合的界面需要在高温(通常超过500℃)下退火相当一段时间(通常几小时)，以获得具有低电阻的机械上坚固的界面。这样持续延长的时段的高温退火将经常导致很多器件的降低的性能。
在GaAs和InP材料之间的现有半导体-半导体直接结合方案受低结合强度的影响，除非在高温(＞500℃)退火持续延长的时段。现有间接结合方案不允许跨过(across)间接结合的界面的电学传导和光学透明集成两者。
需要直接结合半导体晶片的改进的方法，其改进了结合界面处的机械完整性、光透明度和电阻，以实现功率输出、效率、性能和成本效率的增加。
发明内容
本公开提供了在GaAs和InP器件或衬底上外延生长的(Al)(Ga)InP(As)(Sb)结合层，以改进用于太阳能电池和其他应用的具有InP基、GaP基、GaSb基、Ga(In)N基材料的GaAs基材料的直接半导体结合。在350℃的相对低的结合温度下实现了具有高的机械强度(大于4J/m2)的高度均匀的晶片水平直接半导体结合。另外，跨过半导体结合的界面实现了非常低的电阻(大约0.3Ohm-cm2)和高光透射率(大于97%)。
根据提供的本公开的一方面，公开了组件，其包括第一晶片、在第一晶片上的第一结合层、第二晶片和在第二晶片上的第二结合层。第一和第二结合层被直接结合以形成结合的界面。第一和第二结合层分别与第一和第二晶片晶格匹配。
有利地，第一和第二结合层为(Al)(Ga)InP(As)(Sb)。
有利地，第一和第二结合层具有等于或大于大约5×1018/cm3的掺杂浓度。可选地，掺杂浓度等于或低于大约5×1018/cm3。
有利地，第一和第二结合层被类似地掺杂。可选地，第一和第二结合层被不同地掺杂。
有利地，结合层为隧道结。
有利地，第一和第二晶片包括选自Si、Ge、GaAs基、InP基、GaP基、GaSb基和Ga(In)N基材料的一个或多个层。
有利地，第一和/或第二晶片的任一个或两者包括一个或多个半导体层。可选地，第一和/或第二晶片的任一个或两者包括一个或多个半导体器件。优选地，一个或多个半导体器件为InP基器件。
有利地，InP基器件为太阳能电池。
有利地，包括结合的组件的器件为光电器件、太阳能电池、光敏元件、发光二极管或晶体管。
根据提供的本公开的另一方面，公开了制造结合的组件的方法，其包括提供第一晶片、在第一晶片上形成第一结合层以形成第一子组件、提供第二晶片、在第二晶片上形成第二结合层以形成第二子组件和结合第一结合层至第二结合层。第一和第二结合层分别与第一和第二晶片晶格匹配。
有利地，第一和第二结合层在大约300℃至大约500℃之间的温度下结合。优选地，第一和第二结合层在大约400℃的温度下结合。
有利地，第一和第二结合层在大约20psi和大约50psi之间的压力下结合。
有利地，第一和第二结合层为具有等于或大于大约5×1018/cm3的掺杂浓度的(Al)(Ga)InP(As)(Sb)层。可选地，第一和第二结合层具有等于或低于大约5×1018/cm3的掺杂浓度。
有利地，第一和第二结合层被类似地掺杂。可选地，第一和第二结合层被不同地掺杂。
有利地，第一和第二晶片包括选自Si、Ge、GaAs基、InP基、GaP基、GaSb基和Ga(In)N基材料的一个或多个层。
有利地，第一和/或第二晶片的任一个或两者包括一个或多个半导体层。可选地，第一和/或第二晶片的任一个或两者包括一个或多个半导体器件。优选地，一个或多个半导体器件为InP基器件。
有利地，结合的组件为太阳能电池。
由以下优选实施方式的更详细的描述本公开的其他特征和优势将是显而易见的，该详细描述结合以实例方式说明本公开原理的附图。然而，本公开的范围不限于该优选实施方式。
附图说明
图1图解了根据本公开的预组装的结构的实施方式。
图1A图解了根据本公开的预组装的结构的另一个实施方式。
图2图解了组装了的图1的预组装的结构。
图2A图解了组装了的图1A的预组装的结构。
图3为根据本公开的连接晶片的方法步骤的流程图。
图4A图解了根据本公开的预组装的结构的另一个实施方式。
图4B图解了根据本公开的图4A的组装的结构。
图5A图解了根据本公开的预组装的结构的另一个实施方式。
图5B图解了根据本公开的图5A的组装的结构。
图6为根据本公开的连接晶片的方法步骤的流程图。
图7A图解了根据本公开的组装的结构的另一个实施方式。
图7B图解了根据本公开的组装的结构的另一个实施方式。
图7C图解了根据本公开的组装的结构的另一个实施方式。
图7D图解了根据本公开的组装的结构的另一个实施方式。
只要有可能，在所有附图中将使用相同的参考数字以代表相同的部件。
发明详述
本公开在结合界面处引入了外延生长的结合层，其可根据需要进行掺杂，以控制跨过直接结合的界面的电阻，并实现机械结合强度的改进。外延生长的结合层为高度掺杂的(Al)(Ga)InP(As)(Sb)层。
图1图解了根据本公开实施方式的预组装的结构100的实施方式。如在图1中可见，预组装的结构100包括第一子组件102和第二子组件104。第一子组件102包括第一晶片110和直接邻近第一晶片110的第一表面110a并且在其上的第一结合层120。
第一晶片110为选自III-V族材料的半导体。在一个实施方式中，第一晶片110选自硅(Si)、锗(Ge)、GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料。在另一个实施方式中，第一晶片110包括一个或多个材料层。在另一个实施方式中，第一晶片110包括一个或多个半导体材料层、结构或器件。在一个实施方式中，第一晶片110可为光电器件。在另一个实施方式中，第一晶片110可为具有一个或多个子电池(subcell)的太阳能电池。
第一晶片110包括表面110a。表面110a必须为选自硅(Si)、锗(Ge)、GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料的材料层的表面。
第一结合层120在第一晶片110上并且具体地在表面110a上外延生长。第一结合层为(Al)(Ga)InP(As)(Sb)材料。在一个实施方式中，第一结合层为具有掺杂浓度等于或大于大约51018/cm3的(Al)(Ga)InP(As)(Sb)材料。高掺杂浓度对于良好的机械结合不是必要的，但对于实现跨过结合的界面的低电阻是必不可少的。如果低电阻对于具体的器件不是必需的，则结合层中高掺杂浓度也不是必需的。如本文所用，和如本领域常规的，在(Al)(Ga)InP(As)(Sb)材料中使用圆括号指示并入铝、镓、砷和锑的是任选的。第一结合层120与第一晶片110晶格匹配。第一结合层120具有结合表面120a。如本文所用，术语“晶格匹配的”表示相比较的层的晶格常数差别小于1%，和术语“晶格不匹配的”表示相比较的层的晶格常数差别大于1%。
第二子组件104包括第二晶片130和直接邻近第二晶片130的表面130a并且在其上的第二结合层140。第二晶片130选自III-V族材料。在一个实施方式中，第二晶片130选自硅(Si)、锗(Ge)、GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料。在另一个实施方式中，第二晶片130包括一个或多个材料层。在另一个实施方式中，第二晶片130包括一个或多个半导体材料层或结构。在一个实施方式中，第二晶片130可为光电器件。在另一个实施方式中，第二晶片130可为具有一个或多个子电池的太阳能电池。
第二晶片130包括表面130a。表面130a必须为选自硅(Si)、锗(Ge)、GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料的材料层的表面。第二结合层140在第二晶片130上和具体地在表面130a上外延生长。具体地，第二结合层140在第二晶片130的半导体材料层上生长。第二结合层140为具有掺杂浓度等于或大于大约5×1018/cm3的(Al)(Ga)InP(As)(Sb)。如以上所讨论的，高掺杂浓度对良好的机械结合不是必须的，但对实现跨过结合的界面的低电阻是必不可少的。如果低电阻对具体的器件不是必需的，则结合层中的高掺杂浓度也不是必需的。第二结合层140与第二晶片130晶格匹配。第二结合层140具有结合表面140a。
图1A图解了根据本公开实施方式的预组装的结构100a的另一个实施方式。如在图1A中可见，预组装的结构100a包括第一子组件202和第二子组件204。第一子组件202包括第一晶片203和直接邻近第一晶片203的第一表面210a并且在其上的第一结合层220。
第一晶片203包括第一层210和第一基底层212。在另一个实施方式中，第一晶片203包括两个或多个材料层。在另一个实施方式中，第一晶片203包括两个或多个半导体材料层、结构或器件。在一个实施方式中，第一晶片203可为光电器件。在另一个实施方式中，第一晶片203可为多结太阳能电池。在另一个实施方式中，第一晶片203可为具有一个或多个子电池的太阳能电池。在另一个实施方式中，第一晶片203可为多结太阳能电池。在一个实施方式中，第一基底层212可为衬底。
第一晶片203包括表面210a。表面210a必须为选自硅(Si)、锗(Ge)、GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料的材料层的表面。第一结合层220在第一晶片203上和具体地在表面210a上外延生长。第一结合层为(Al)(Ga)InP(As)(Sb)材料。在一个实施方式中，第一结合层为具有掺杂浓度等于或大于大约51018/cm3的(Al)(Ga)InP(As)(Sb)材料。第一结合层220与第一晶片203晶格匹配。
第二子组件204包括第二晶片206和直接邻近第二晶片206的表面230a并且在其上的第二结合层240。第二晶片206包括第一层260和第二基底层270。在另一个实施方式中，第二晶片206包括两个或多个材料层。在另一个实施方式中，第二晶片206包括两个或多个半导体材料层、结构或器件。在一个实施方式中，第二晶片206可为光电器件。在另一个实施方式中，第二晶片206可为多结太阳能电池。在另一个实施方式中，第二晶片206可为具有一个或多个子电池的太阳能电池。在一个实施方式中，第二基底层270可为衬底。
第二晶片206包括表面230a。表面230a必须为选自硅(Si)、锗(Ge)、GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料的材料层的表面。第二结合层240在第二晶片206上和具体地在表面230a上外延生长。第二结合层240为(Al)(Ga)InP(As)(Sb)材料。在一个实施方式中，第二结合层240为具有掺杂浓度等于或大于大约5×1018/cm3的(Al)(Ga)InP(As)(Sb)材料。第二结合层240与第二晶片206晶格匹配。
图2图解了根据本公开实施方式的结合的组件200。如在图2中可见，第一和第二结合层120,140已经被结合以将第一子组件102连接至第二子组件104。在一个实施方式中，结合的组件200可为光电器件。在另一个实施方式中，结合的组件200可为太阳能电池、光敏元件、发光二极管、晶体管或其他器件。
图2A图解了根据本公开实施方式的结合的组件200a。如在图2A中可见，第一和第二结合层220,240已经被结合以将第一子组件203连接至第二子组件206。在一个实施方式中，结合的组件200a可为光电器件。在另一个实施方式中，结合的组件200a可为太阳能电池、光敏元件、发光二极管、晶体管或其他器件。
现在将讨论结合图1的第一和第二子组件102,104以形成图2的结合的组件的方法的实施方式。参考图1和2，将不讨论根据本公开的结合第一和第二子组件102,104的示例性方法。通过直接接触放置第一和第二结合层120,140直接结合第一和第二子组件102,104以形成组装的结构，并且施加热和压力以将第一和第二子组件102,104结合在一起形成结合的组件200。接触放置第一和第二结合表面120a,140a并且扩散(diffuse)在一起。在一个实施方式中，在使第一和第二结合表面120a,140a接触前抛光这些层。在一个实施方式中，抛光可通过化学机械抛光(CMP)实施，利用常规的晶片结合设备实施结合。
组装的结构被加热至大约300℃至大约500℃之间的结合温度。在一个实施方式中，结合温度在大约350℃至大约450℃之间。还在另一个实施方式中，结合温度为大约400℃。组装的结构在大约20psi和大约50psi之间的压力下被加热。在一个实施方式中，组装的结构在大约30psi和大约40psi之间的压力下被加热。还在另一个实施方式中，组装的结构在大约35psi的压力下被加热。组装的结构在压力下被加热大约20至300分钟。在一个实施方式中，组装的结构在压力下被加热大约60至大约180分钟。还在另一个实施方式中，组装的结构在压力下被加热大约120分钟。利用(Al)(Ga)InP(As)(Sb)结合层的直接半导体结合已经获得了跨过结合的界面的大于4.1J/m2的结合强度、低至0.3Ohm·cm2的电阻和大于97%的光透明度。第一和第二结合层120,140扩散在一起以形成结合的层。接触的第一和第二结合表面120a,140a在结合过程期间扩散在一起，以提供牢固的结合。上述一般的直接结合方法的流程图在图3中示出。
现在将讨论结合图1A的第一和第二子组件203,206以形成图2A的结合的组件200a的方法的实施方式。通过直接接触放置第一和第二结合层220,240直接结合第一和第二子组件203,206以形成组装的结构，并且施加热和压力以将第一和第二子组件203,206结合在一起，以形成结合的组件200A。接触放置第一和第二结合表面220a,240a并且扩散在一起。在一个实施方式中，在使第一和第二结合表面220a,240a接触前抛光这些层。在一个实施方式中，抛光可通过化学机械抛光(CMP)实施，利用常规的晶片结合设备实施结合。
组装的结构被加热至在大约300℃至大约500℃之间的结合温度。在一个实施方式中，结合温度在大约350℃至大约450℃之间。还在另一个实施方式中，结合温度为大约400℃。组装的结构在大约20psi和大约50psi之间的压力下被加热。在一个实施方式中，组装的结构在大约30psi和大约40psi之间的压力下被加热。还在另一个实施方式中，组装的结构在大约35psi的压力下被加热。组装的结构在压力下被加热大约20至300分钟。在一个实施方式中，组装的结构在压力下被加热大约60至大约180分钟。还在另一个实施方式中，组装的结构在压力下被加热大约120分钟。利用(Al)(Ga)InP(As)(Sb)结合层的直接半导体结合已经实现了跨过结合的界面的大于4.1J/m2的结合强度、低至0.3Ohm·cm2的电阻和大于97%的光透明度。第一和第二结合层220,240扩散在一起以形成结合的层。接触的第一和第二结合表面220a,240a在结合过程期间扩散在一起以提供牢固的结合。在直接结合后，可去除第一和/或第二基底层212,270之一或两者。
图4A图解了根据本公开的预组装的结构400的实施方式。预组装的结构400包括第一子组件402和第二子组件404。第一子组件402包括第一PV结构410和第一结合层420。第一PV结构410包括GaAs衬底411、第一太阳能电池412和第一隧道结413。在另一个实施方式中，第一PV结构410可包括一个或多个太阳能电池，或换言之，一个或多个子电池。在另一个实施方式中，第一PV结构410可包括通过一个或多个隧道结连接的一个或多个太阳能电池，或换言之，一个或多个子电池。在另一个实施方式中，第一太阳能电池412可由与GaAs衬底411晶格匹配的半导体材料形成。GaAs衬底411可被称为生长衬底。在一个实施方式中，半导体材料可为III-V族材料。在另一个实施方式中，第一PV结构410可为与GaAs衬底411晶格匹配的GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料，例如AlGaAs、GaInP、GaInPAs、AlGaPAs等。
第一太阳能电池412包括n-掺杂的窗口层414、n-掺杂的GaInP电池层415、p-掺杂的GaInP电池层416和p-掺杂的背场(BSF)层417。第一隧道结413包括p-掺杂的隧道结层418和n-掺杂的隧道结层419。
第一结合层420为高度n-掺杂的(Al)(Ga)InP(As)(Sb)层。如本文所用，和作为本领域常规的，在(Al)(Ga)InP(As)(Sb)材料中使用圆括号指示并入铝、镓、砷和锑是任选的。第一结合层420在第一隧道结413上外延生长。第一结合层420具有大约0.5微米和大约2微米之间的厚度。在另一个实施方式中，第一结合层420具有大约0.75微米和大约1.5微米之间的厚度。还在另一个实施方式中，第一结合层420具有大约1微米的厚度。
第一结合层420为高度掺杂的结合层。如本文所用，“高度掺杂的”表示具有等于或大于大约5×10l8/cm3的掺杂浓度。在一个实施方式中，第一结合层420具有等于或大于大约1×1019/cm3的掺杂浓度。在该实施方式中，掺杂剂为n型掺杂剂。可为n型掺杂剂的掺杂剂可为硅或碲。第一结合层420与衬底411晶格匹配。第一结合层420为透明的。如本文所用，术语透明的表示具有等于或大于97%的光或电磁辐射的透射，该电磁辐射具有激活放置于其下的电池或子电池的波长。第一结合层420可被拉平(level)和/或平滑。在一个实施方式中，第一结合层420可通过化学机械抛光(CMP)进行抛光。
在另一个实施方式中，另一个结合层(未示出)在另一个第一PV器件上外延生长，该第一PV器件生长在衬底411的第二侧上。在一个实施方式中，可随后去除相对的结合层。
第二子组件404包括第二PV结构430和第二结合层440。第二PV结构430包括InP衬底431、第二太阳能电池432、第二隧道结433。第二太阳能电池432包括n-掺杂的窗口层434、n-掺杂的GalnAs电池层435、p-掺杂的GalnAs电池层436和p-掺杂的背场(BSF)层437。第二隧道结433包括p-掺杂的隧道结层438和n-掺杂的隧道结层439。在另一个实施方式中，第二PV结构430可为包括一个或多个太阳能电池的PV器件，或换言之，包括一个或多个子电池的PV器件。在另一个实施方式中，第二PV结构430可为具有匹配生长衬底431的晶格常数的GaAs基、InP基、InAs基、AlAs基、GaSb基或Ga(In)N基材料，例如GalnAs、AlInAs、GaAsSb等。
第二结合层440为高度n-掺杂的(Al)(Ga)InP(As)(Sb)层。第二结合层440在n-掺杂的窗口层434上外延生长。第二结合层440具有大约0.5微米和大约2微米之间的厚度。在另一个实施方式中，第二结合层440具有在大约0.75微米和大约1.5微米之间的厚度。还在另一个实施方式中，第二结合层440具有大约1微米的厚度。在一个实施方式中，第二结合层440具有与第一结合层420相同的厚度。在另一个实施方式中，第二结合层440具有与第一结合层420不同的厚度。根据本公开，如果期望通过控制结合层中的光吸收来控制光至结合的界面以下的层的透射，则匹配结合层420和440的厚度/使结合层420和440的厚度不同可具有优势。对于控制跨过结合的界面的电场梯度也可具有优势，例如如果p-n结在结合的界面处形成的话。第二结合层440与第二子组件404晶格匹配。第二结合层440是透明的。第二结合层440可被拉平和/或平滑。在一个实施方式中，第二结合层440可通过化学机械抛光(CMP)进行抛光。
在另一个实施方式中，省略隧道结433。隧道结433是否是必需的取决于第二衬底431的极性。如果使用n型衬底431，则隧道结433将是必需的，而如果使用p型衬底431，则隧道结433将不是必需的。
在另一个实施方式中，相同组成的相对的第二结合层(未示出)在另一个第二PV器件上外延生长，该第二PV器件生长在衬底431的第二侧上。在一个实施方式中，可随后去除相对的结合层。
在另一个实施方式中，省略第一隧道结413，并且当连接至第二子组件404时，第一结合层420被p-掺杂以形成隧道结。p型掺杂剂可为碳或锌。在该示例性实施方式中，第一和第二子组件402,404可被连接以形成2结太阳能电池。在另一个实施方式中，可省略第二隧道层433，以便当连接第一和第二子组件402,404时形成两结太阳能电池。
可进一步处理结合的子组件400A。在一个实施方式中，可去除GaAs第一衬底411，并且减反射(AR)涂层可被沉积在第一PV器件n-掺杂的窗口层414上。
通过直接接触放置第一和第二结合层420,440直接结合第一和第二子组件402,404，以形成组装的结构400A，并随后施加热和压力以使第一和第二子组件402,404结合在一起。接触的表面扩散在一起，但不是整个层。在一个实施方式中，在使第一和第二结合层420,440接触前对这些层进行抛光。在一个实施方式中，抛光可通过化学机械抛光(CMP)实施，利用常规的晶片结合设备实施结合。
组装的结构被加热至大约300℃至大约500℃之间的结合温度。在一个实施方式中，结合温度在大约350℃至大约450℃之间。还在另一个实施方式中，结合温度为大约400℃。组装的结构在大约20psi和大约50psi之间的压力下被加热。在一个实施方式中，组装的结构在大约30psi和大约40psi之间的压力被加热。还在另一个实施方式中，组装的结构在大约35psi压力下被加热。组装的结构在压力下被加热大约20至300分钟。在一个实施方式中，组装的结构在压力下被加热大约60至大约180分钟。还在另一个实施方式中，组装的结构在压力下被加热大约120分钟。利用(Al)(Ga)InP(As)(Sb)结合层的直接半导体结合已经实现了跨过结合的界面的大于4.1J/m2的结合强度、低至0.3Ohm·cm2的电阻和大于97%的光透明度。在直接结合后，可去除衬底411,431之一或两者。结合层420,440扩散在一起以形成融合的、牢固的结合层450(图4B)。一般的直接结合方法的流程图在图6中示出。
公开的方法可用于形成具有两个或多个电池的PV器件。在一个实施方式中，公开的方法可用于形成PV器件，在结合层的相对侧上具有相同或不同数量的PV器件。公开的方法也可用于制造非PV器件，诸如LED、传感器或其他器件。
图4B图解了根据本公开的由图4A的预组装的结构400形成的组装的结构400A。组装的结构400A包括第一子组件402和第二子组件404。第一和第二子组件402,404已经在各自的第一和第二结合层420,440处被连接。在该示例性实施方式中，第一和第二结合层420都被n-掺杂，或换言之，都被类似地掺杂，以形成结合层450。
图5A图解了根据本公开的预组装的结构500的另一个实施方式。预组装的结构500包括第一子组件502和第二子组件504。第一子组件502包括第一PV结构510和第一结合层520。第一PV结构510包括GaAs衬底511和第一太阳能电池512。在另一个实施方式中，第一PV结构510可包括一个或多个太阳能电池，或换言之，一个或多个子电池。在另一个实施方式中，第一PV结构510可包括通过一个或多个隧道结进行连接的一个或多个太阳能电池，或换言之，一个或多个子电池。在另一个实施方式中，第一太阳能电池512可由与GaAs衬底511晶格匹配的半导体材料形成。GaAs衬底511可被称为生长衬底。在一个实施方式中，半导体材料可为ΤΠ-V族材料。在另一个实施方式中，第一PV结构510可为与GaAs衬底511晶格匹配的GaAs基、InP基、GaP基、GaSb基、Ga(In)N基材料。
第一太阳能电池512包括n-掺杂的窗口层514、n-掺杂的GaInP电池层515、p-掺杂的GaInP电池层516和p-掺杂的背场(BSF)层517。
第一结合层520为高度p-掺杂的(Al)(Ga)InP(As)(Sb)层。如本文所用，和作为本领域常规的，在(Al)(Ga)InP(As)(Sb)材料中使用圆括号指示并入铝、镓、砷和锑是任选的。p型掺杂剂可为碳或锌。第一结合层520在BSF层517上外延生长。第一结合层520具有大约0.5微米和大约2微米之间的厚度。在另一个实施方式中，第一结合层520具有大约0.75微米和大约1.5微米之间的厚度。还在另一个实施方式中，第一结合层520具有大约1微米的厚度。第一结合层520与衬底511晶格匹配。第一结合层520是透明的。第一结合层520可被拉平和/或平滑。在一个实施方式中，第一结合层520可通过化学机械抛光(CMP)进行抛光。
在另一个实施方式中，另一个结合层(未示出)在另一个第一PV器件上外延生长，该第一PV器件生长在衬底511的第二侧上。在一个实施方式中，可随后去除相对的结合层。
第二子组件504包括第二PV结构530和第二结合层540。第二PV结构530包括InP衬底531、第二太阳能电池532、第二隧道结533。第二太阳能电池532包括n-掺杂的窗口层534、n-掺杂的GalnAs电池层535、p-掺杂的GalnAs电池层536和p-掺杂的背场(BSF)层537。第二隧道结533包括p-掺杂的隧道结层538和n-掺杂的隧道结层539。在另一个实施方式中，第二PV结构530可为包括一个或多个太阳能电池的PV器件，或换言之，包括一个或多个子电池的PV器件。在另一个实施方式中，第二PV结构530可为具有匹配生长衬底531的晶格常数的InP基、InAs基、AlAs基、GaSb基或Ga(In)N基结构，例如GalnAs、AlInAs、GaAsSb等。
第二结合层540是高度n-掺杂的(Al)(Ga)InP(As)(Sb)层。第二结合层540在n-掺杂的窗口层534上外延生长。第二结合层540具有大约0.5微米和大约2微米之间的厚度。在另一个实施方式中，第二结合层540具有大约0.75微米和大约1.5微米之间的厚度。还在另一个实施方式中，第二结合层540具有大约1微米的厚度。在一个实施方式中，第二结合层540具有与第一结合层520相同的厚度。在另一个实施方式中，第二结合层540具有与第一结合层520不同的厚度。根据本公开，如果期望通过控制结合层中的光吸收来控制光至结合的界面以下的层的透射，则匹配厚度/使厚度不同可具有优势。在该实施方式中，对于控制跨过结合的界面的电场梯度也可具有优势，因为p-n结在结合的界面处形成。第二结合层540与第二子组件504晶格匹配。第二结合层540是透明的。第二结合层540可被拉平和/或平滑。在一个实施方式中，第二结合层540可通过化学机械抛光(CMP)进行抛光。
在另一个实施方式中，省略隧道结533，以便当连接第一和第二子组件502,504时形成两结器件。隧道结533是否是必需的取决于第二衬底531的极性。如果使用n型衬底531，则隧道结533将是必需的，而如果使用p型衬底531，则隧道结533将不是必需的。
在另一个实施方式中，相同组成的相对的第二结合层(未示出)在另一个第二PV器件上外延生长，该第二PV器件生长在衬底531的第二侧上。在一个实施方式中，可随后去除相对的结合层。
通过上述直接结合方法对第一和第二子组件502,504进行直接结合。直接结合第一和第二子组件502,504以形成图5B所示的组装的结构500A。在该示例性实施方式中，第一和第二结合层520,540被不同地掺杂，第一结合层520被p-掺杂和第二结合层被n-掺杂，并且被连接以形成p-n或隧道结550。
可进一步处理结合的子组件500A。在一个实施方式中，GaAs第一衬底511可被去除，并且减反射(AR)涂层可沉积在第一PV器件n-掺杂的窗口层514上。
图7A-D图解了根据本公开的实施方式的多结太阳能电池的多种实施方式。如在图7A-D中可见，结合层可用于形成在结合层的相对侧上具有相同或不同数量电池的PV器件。例如，图7A所示的2结太阳能电池在结合层的每一侧上具有一个太阳能电池。图7B图解了在结合层的相对侧上具有不同数量电池的3结PV器件。图7C图解了在结合层的相对侧上具有相同数量电池的4结PV器件。图7D图解了在相对侧上具有不同数量电池的5结PV器件。
公开的直接结合方法可用于形成具有两个、三个、四个、五个或更多个结的半导体结合的多结太阳能电池器件。结合的材料允许去除生长衬底和随后的处理步骤，诸如台面蚀刻隔离、减反射涂层、接触金属沉积、光刻图案(photo-lithographic patterning)、相互连线的焊接(soldering of interconnect)和锯切割(saw dicing)，这些证明结合的界面的优异的机械坚固性。由公开的直接结合方法形成的太阳能电池在底部子电池中显示了超过85%的填充因数和超过90%的外量子效率，证明了结合的界面的低电阻和高光透射率。
根据本公开，本发明人已经意想不到地发现结合含In和P的结合层，诸如但不限于GaInP至InP，产生了具有高机械强度(大于4J/m2)的高度均匀的晶片结合，其可在350℃的相对低的结合温度下实现。此外，实现了跨过结合的界面的非常低的电阻(大约0.3Ohm·cm2)和高光透射率(大于97%)。
尽管已经为了说明的目的详细描述了本公开的具体实施方式，但可进行多种更改和提高，而不脱离本公开的精神和范围。因此，除了所附权利要求以外，本公开不受限制。

Claims (25)

1.用于光电器件的组件(200，200a)，包括：
第一子组件，其进一步包括：
第一GaAs晶片衬底(110，203)；
在所述第一GaAs晶片衬底(110，203)上的第一结合层(120，220)；
第二子组件，其进一步包括：
第二InP晶片衬底(130，260)；和
在所述第二InP晶片衬底(130，260)上的第二结合层(140，240)；
其中所述第一结合层(120，220)和所述第二结合层(140，240)直接结合，以形成界面，并且形成组件；
所述组件具有跨过所述第一结合层和所述第二结合层之间的结合界面的大于4J/m2的结合强度；和
其中所述第一结合层(120，220)和所述第二结合层(140，240)分别与所述第一GaAs晶片衬底(110，203)和所述第二InP晶片衬底(130，260)晶格匹配；并且其中所述第一结合层和所述第二结合层为(Al)(Ga)InP(As)(Sb)层。
2.权利要求1所述的组件，其中所述第一结合层(120，220)和所述第二结合层(140，240)具有等于或大于5×10l8/cm3的掺杂浓度。
3.权利要求1所述的组件，其中所述第一结合层(120，220)和所述第二结合层(140，240)具有低于5×1018/cm3的掺杂浓度。
4.权利要求1所述的组件，其中所述第一结合层(120，220)和所述第二结合层(140，240)被相同地掺杂。
5.权利要求1所述的组件，其中所述第一结合层(120，220)和所述第二结合层(140，240)被不同地掺杂。
6.根据前述权利要求中任一项所述的组件，其中所述第一结合层(120，220)和所述第二结合层(140，240)形成隧道结。
7.权利要求1所述的组件，其中所述第一GaAs晶片衬底(110，203)和所述第二InP晶片衬底(130，260)包括选自Si、Ge、GaAs基、InP基、GaP基、GaSb基和Ga(In)N基材料的一个或多个层。
8.权利要求1所述的组件，其中所述第一GaAs晶片衬底(110，203)和/或所述第二InP晶片衬底(130，260)的任一个或两者包括一个或多个半导体层。
9.权利要求1所述的组件，其中所述第一GaAs晶片衬底(110，203)和/或所述第二InP晶片衬底(130，260)的任一个或两者包括一个或多个半导体器件。
10.权利要求9所述的组件，其中所述一个或多个半导体器件为InP基器件。
11.权利要求10所述的组件，其中所述InP基器件为太阳能电池。
12.包括权利要求1-10中任一项所述的组件的光电器件。
13.权利要求12所述的光电器件，其中所述光电器件为太阳能电池、光敏元件、发光二极管或晶体管。
14.制造结合的组件的方法，包括：
提供第一GaAs晶片衬底(110，203)；
在所述第一GaAs晶片衬底(110，203)上形成第一结合层(120，220)，以形成第一子组件(102，202)；
提供第二InP晶片衬底(130，260)；
在所述第二InP晶片衬底(130，260)上形成第二结合层(140，240)，以形成第二子组件(104，204)；并且
直接结合所述第一结合层(120，220)至所述第二结合层(140，240)以形成界面，并且形成结合的组件，所述结合的组件具有跨过所述第一结合层和所述第二结合层之间的所述界面的大于4J/m2的结合强度；
其中所述第一结合层(120，220)和所述第二结合层(140，240)分别与所述第一GaAs晶片衬底(110，203)和所述第二InP晶片衬底(130，260)晶格匹配；并且其中所述第一结合层和所述第二结合层为(Al)(Ga)InP(As)(Sb)层。
15.权利要求14所述的方法，其中所述第一结合层和所述第二结合层在300℃至500℃之间的温度下结合。
16.权利要求14所述的方法，其中所述第一结合层和所述第二结合层在20psi和50psi之间的压力下结合。
17.权利要求14所述的方法，其中所述第一结合层和所述第二结合层具有等于或大于5×1018/cm3的掺杂浓度。
18.权利要求14所述的方法，其中所述第一结合层和所述第二结合层具有低于5×1018/cm3的掺杂浓度。
19.权利要求14所述的方法，其中所述第一结合层和所述第二结合层被相同地掺杂。
20.权利要求14所述的方法，其中所述第一结合层和所述第二结合层被不同地掺杂。
21.权利要求14所述的方法，其中所述第一GaAs晶片衬底和所述第二InP晶片衬底包括选自Si、Ge、GaAs基、InP基、GaP基、GaSb基和Ga(In)N基材料的一层或多层。
22.权利要求14所述的方法，其中所述第一GaAs晶片衬底和/或所述第二InP晶片衬底的任一个或两者包括一个或多个半导体层。
23.权利要求14所述的方法，其中所述第一GaAs晶片衬底和/或所述第二InP晶片衬底的任一个或两者包括一个或多个半导体器件。
24.权利要求23所述的方法，其中所述一个或多个半导体器件为InP基器件。
25.权利要求14所述的方法，其中所述结合的组件为太阳能电池。
CN201180058077.9A 2010-12-03 2011-09-21 直接晶片结合 Active CN103262212B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/960,248 2010-12-03
US12/960,248 US8822817B2 (en) 2010-12-03 2010-12-03 Direct wafer bonding
PCT/US2011/052621 WO2012074596A1 (en) 2010-12-03 2011-09-21 Direct wafer bonding

Publications (2)

Publication Number Publication Date
CN103262212A CN103262212A (zh) 2013-08-21
CN103262212B true CN103262212B (zh) 2017-03-15

Family

ID=44801148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180058077.9A Active CN103262212B (zh) 2010-12-03 2011-09-21 直接晶片结合

Country Status (8)

Country Link
US (2) US8822817B2 (zh)
EP (1) EP2647034B1 (zh)
JP (1) JP5905021B2 (zh)
KR (1) KR101719857B1 (zh)
CN (1) CN103262212B (zh)
CA (1) CA2813384C (zh)
TW (3) TWI615887B (zh)
WO (1) WO2012074596A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130048064A1 (en) * 2011-08-29 2013-02-28 Alliance For Sustainable Energy, Llc Interconnections for Mechanically Stacked Multijunction Solar Cells
EP2645430A1 (en) * 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
DE102013002298A1 (de) * 2013-02-08 2014-08-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrfachsolarzelle, Verfahren zu deren Herstellung und Verwendung hiervon
JP6446782B2 (ja) * 2013-03-14 2019-01-09 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法
CN105190911B (zh) * 2013-03-14 2018-04-20 株式会社理光 化合物半导体光伏电池和其制造方法
JP2015038952A (ja) * 2013-07-16 2015-02-26 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法
JP6550691B2 (ja) * 2013-07-30 2019-07-31 株式会社リコー 化合物半導体太陽電池
KR102175147B1 (ko) * 2013-12-27 2020-11-06 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9331227B2 (en) 2014-01-10 2016-05-03 The Boeing Company Directly bonded, lattice-mismatched semiconductor device
WO2015198117A1 (en) * 2014-06-26 2015-12-30 Soitec Semiconductor structures including bonding layers, multijunction photovoltaic cells and related methods
JP2016082041A (ja) 2014-10-15 2016-05-16 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法
EP3012874B1 (de) * 2014-10-23 2023-12-20 AZUR SPACE Solar Power GmbH Stapelförmige integrierte Mehrfachsolarzelle
EP3018718A1 (de) * 2014-11-10 2016-05-11 AZUR SPACE Solar Power GmbH Solarzellenstapel
JP6317313B2 (ja) * 2015-12-02 2018-04-25 本田技研工業株式会社 金属部材およびｆｒｐ部材の接着構造体
FR3047350B1 (fr) * 2016-02-03 2018-03-09 Soitec Substrat avance a miroir integre
FR3047351B1 (fr) * 2016-02-03 2023-07-14 Soitec Silicon On Insulator Substrat avance
DE102016013541A1 (de) * 2016-11-14 2018-05-17 3 - 5 Power Electronics GmbH lll-V-Halbleiterdiode
TWI658919B (zh) 2018-03-22 2019-05-11 國立中山大學 材料的接合方法及分離方法
US10811382B1 (en) 2019-05-07 2020-10-20 Nanya Technology Corporation Method of manufacturing semiconductor device
CN112038425B (zh) * 2019-06-03 2024-04-30 中国科学院苏州纳米技术与纳米仿生研究所 一种多结叠层激光光伏电池
CN112151635A (zh) * 2019-06-27 2020-12-29 张家港恩达通讯科技有限公司 一种三结太阳能电池及其制备方法
US20230026052A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097845A (zh) * 2006-06-26 2008-01-02 株式会社Sumco 制造结合晶片的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705283B2 (ja) * 1990-06-14 1998-01-28 日立電線株式会社 積層型太陽電池及びその製造方法
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6316332B1 (en) 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6340788B1 (en) 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US6746777B1 (en) * 2000-05-31 2004-06-08 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
US7122733B2 (en) 2002-09-06 2006-10-17 The Boeing Company Multi-junction photovoltaic cell having buffer layers for the growth of single crystal boron compounds
WO2004036626A2 (en) 2002-10-18 2004-04-29 The Regents Of The University Of California Isostatic pressure assisted wafer bonding method
US7812249B2 (en) 2003-04-14 2010-10-12 The Boeing Company Multijunction photovoltaic cell grown on high-miscut-angle substrate
FR2857983B1 (fr) 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2860340B1 (fr) 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
JP2005136136A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法およびウエーハの製造方法
US20050161078A1 (en) 2004-01-27 2005-07-28 Daniel Aiken Solar cell mechanical interconnection using direct wafer bonding
US20060021565A1 (en) 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
US7217636B1 (en) 2005-02-09 2007-05-15 Translucent Inc. Semiconductor-on-insulator silicon wafer
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20090072243A1 (en) * 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor
US11211510B2 (en) 2005-12-13 2021-12-28 The Boeing Company Multijunction solar cell with bonded transparent conductive interlayer
FR2903808B1 (fr) 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
US20090188561A1 (en) * 2008-01-25 2009-07-30 Emcore Corporation High concentration terrestrial solar array with III-V compound semiconductor cell
US8236600B2 (en) * 2008-11-10 2012-08-07 Emcore Solar Power, Inc. Joining method for preparing an inverted metamorphic multijunction solar cell
US8299351B2 (en) * 2009-02-24 2012-10-30 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Epitaxial growth of III-V compounds on (111) silicon for solar cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097845A (zh) * 2006-06-26 2008-01-02 株式会社Sumco 制造结合晶片的方法

Also Published As

Publication number Publication date
US9564548B2 (en) 2017-02-07
EP2647034A1 (en) 2013-10-09
JP5905021B2 (ja) 2016-04-20
KR101719857B1 (ko) 2017-03-24
JP2014504002A (ja) 2014-02-13
KR20130136980A (ko) 2013-12-13
US20140352787A1 (en) 2014-12-04
WO2012074596A1 (en) 2012-06-07
CA2813384C (en) 2016-08-30
CA2813384A1 (en) 2012-06-07
TW201237937A (en) 2012-09-16
US20120138116A1 (en) 2012-06-07
US8822817B2 (en) 2014-09-02
TWI450321B (zh) 2014-08-21
TWI615887B (zh) 2018-02-21
CN103262212A (zh) 2013-08-21
TW201732888A (zh) 2017-09-16
TWI612560B (zh) 2018-01-21
EP2647034B1 (en) 2022-08-03
TW201442068A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
CN103262212B (zh) 直接晶片结合
US9202888B2 (en) Trench high electron mobility transistor device
US10686090B2 (en) Wafer bonded solar cells and fabrication methods
TW513820B (en) Light emitting diode and its manufacturing method
CN106935675B (zh) 包含异质结的光电子器件
JP3056467B2 (ja) 半導体装置製造用基板、その製造方法、及び、光電変換装置、その製造方法
CN106796965B (zh) 半导体结构及其制造方法
US10312360B2 (en) Method for producing trench high electron mobility devices
US20070034250A1 (en) Edge illumination photovoltaic devices and methods of making same
JP2015073130A (ja) ２つの変性層を備えた４接合型反転変性多接合太陽電池
US20140137930A1 (en) Multijunction solar cells
US20190378948A1 (en) Multijunction solar cell with rear-side germanium subcell and the use thereof
CN104022176B (zh) 四结太阳能电池的制备方法
CN101345268B (zh) 具有结合结构的半导体光电元件
JP2011222804A (ja) 半導体装置およびその製造方法
CN106784075A (zh) 探测范围可调的iv族红外光电探测器及其制备方法
Roy-Layinde Demonstrating High Performing Thermophotovoltaic Systems Using Novel Cell-Side Architectures
TW202327119A (zh) 雙層堆疊式金屬半導體金屬結構之超寬頻譜光偵測器及其製造方法
JPH04309270A (ja) タンデム型太陽電池の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant