CN103259443A - 一种有限双极性控制的全桥逆变器 - Google Patents

Abstract

本发明涉及一种有限双极性控制的全桥逆变器，包括：全桥电路，由第一～四晶体管开关元件组成，其中，第一、二晶体管开关元件构成超前臂，第三、四晶体管开关元件构成滞后臂；串联谐振电路，由电感和电容串联构成，其一端连接在上述第一晶体管开关元件与第二晶体管开关元件之间，另一端与外部装置的变压器的初级绕组相连；PWM驱动单元，输出控制上述第一～四晶体管开关元件的控制脉冲信号；PID控制单元，接收外部负载反馈信号与设定信号进行比较，将PID校正的结果输出给PWM驱动单元。本发明使得新型有限双极性全桥逆变器中的全桥电路的超前和滞后桥臂在关断时产生的热量相同，延长了晶体管的使用寿命，并节省成本。

Description

一种有限双极性控制的全桥逆变器

技术领域

本发明涉及一种逆变器技术，具体的说是一种有限双极性控制的全桥逆变器。 

背景技术

晶体管开关元件包括晶闸管、电力场效应晶体管或IGBT（Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管）等做为逆变器的主体部件，其控制技术有很多种，有限双极性控制能够实现零电流开通和零电压关断，能有效的减少晶体管的损耗。其中超前桥壁和滞后桥臂同时开通，属于零电流开通，超前桥臂的关断是零电压（3V左右）状况下的零关断，电压上升率和输出电流有关，输出电流越大，上升率就越大，超前桥壁晶体管关断就越硬，滞后桥壁是零电压零电流关断。这样前后桥臂产生的损耗不同，晶体管的发热就不同。前后桥臂的损耗需要做到相等，才能保证晶体管的可靠散热，实现大功率电源的输出。 

由于逆变器在工作时，功率开关元件损耗不均衡，使功率开关元件发热不均，缩短了使用寿命，增加运行成本。 

目前，能够满足上述要求的全桥逆变器控制方法尚未见报道。 

发明内容

针对现有技术中存在的逆变器在工作时晶体管发热不均等不足之处，本发明要解决的技术问题是提供一种超前和滞后桥臂在关断时产生的热量相同的有限双极性控制的全桥逆变器。 

为解决上述技术问题，本发明采用的技术方案是： 

本发明一种有限双极性控制的全桥逆变器，包括： 

全桥电路，由第一～四晶体管开关元件组成，其中，第一、二晶体管开关元件构成超前臂，第三、四晶体管开关元件构成滞后臂； 

串联谐振电路，由电感和电容串联构成，其一端连接在上述第一晶体管开关元件与第二晶体管开关元件之间，另一端与外部装置的变压器的初级绕组相连； 

PWM驱动单元，输出控制上述第一～四晶体管开关元件的控制脉冲信号； 

PID控制单元，接收外部负载反馈信号与设定信号进行比较，将PID校正的结果输出给PWM驱动单元。 

所述PWM驱动单元包括PWM控制单元和驱动电路，其中PWM控制单元输出的驱动逻辑信号接至驱动电路，驱动电路输出的驱动信号接至晶体管开关元件的控制端。 

所述驱动电路由FPGA生成，包括A～D类D触发器、两个逻辑交换单元、反相器及与门，其中，两个逻辑交换单元的输入信号分别接有由A～D类D触发器、反相器及与门构成的逻辑电路输出的四路逻辑信号，交换后的信号作为晶体管开关元件的驱动逻辑信号。 

所述逻辑电路为： 

A类D触发器为仅具有触发端、输出端以及时钟信号端的D触发器，其中，第一A类D触发器的触发端、输出端均接有PWM控制单元输出的第一驱动逻辑信号，同时第一A类D触发器的输出端经第一C类D触发器与第一逻辑交换元的第一输入管脚相连；第二A类D触发器的触发端、输出端均接有第二驱动逻辑信号，同时第二A类D触发器的输出端经第三C类D触发器与第二逻辑交换元的第一输入管脚相连； 

B类D触发器为带使能端的D触发器，其中，第一B类D触发器的触发端接有第四驱动逻辑信号，第二B类D触发器的触发端接有第一驱动逻辑信号，二者的输出端经第二与门、第二C类D触发器与第一逻辑交换元的第二输入管脚相连；第三B类D触发器的触发端接有第三驱动逻辑信号，第四B类D触发器的触发端接有第二驱动逻辑信号，二者的输出端经第四与门、第四C类D触发器与第二逻辑交换元的第二输入管脚相连；第一～四B类D触发器的使能端接至驱动开始/停止信号； 

C类D触发器为带复位端的D触发器； 

D类D触发器为带使能端和复位端的D触发器，其中第一D类D触发器的触发端接有第一逻辑交换单元控制端经第一反相器输出的信号，输出端直接与第一逻辑交换单元控制端相连；第二D类D触发器的触发端接有工作电源，输出端与第一逻辑交换单元的驱动开始/停止管脚相连，第一、二D类D触发器的使能端接有第一A类D触发器输出端经第一与门输出的信号；第三D类D触发器的触发端接有第二逻辑交换单元控制端经第三反相器输出的信号，输出端直接与第二逻辑交换单元控制端相连；第四D类D触发器的触发端接有工作电源，输出端与第二逻辑交换单元的驱动开始/停止管脚相连；第三、四D类D触发器的使能端接有第二A类D触发器输出端经第三与门输出的信号； 

驱动开始/停止信号经第二反相器接至第一～四C类D触发器、第一～四D类D触发器的复位端。 

所述第一与门的一个输入端和第三与门的一个输入端为低电平有效。 

所述第一～四晶体管开关元件为晶闸管、电力场效应晶体管或绝缘栅双极型晶体管。 

本发明具有以下有益效果及优点: 

1.本发明使得新型有限双极性全桥逆变器中的全桥电路的超前和滞后桥臂在关断时产生的热量相同，因此，延长了晶体管的使用寿命。 

2.本发明外围电路简单，利用FPGA完成逻辑和时序控制，节省成本。 

附图说明

图1为本发明电气原理图； 

图2为本发明中PWM驱动单元的驱动电路逻辑框图； 

图3为本发明中功率开关元件的控制信号及逆变电流的波形图； 

图4A～4P为本发明一个周期内各时刻的逆变电路流向示意图（一）～（十六）。 

具体实施方式

下面结合说明书附图对本发明作进一步阐述。 

如图1所示，本发明有限双极性控制的全桥逆变器，其特征在于包括： 

全桥电路，由第一～四晶体管开关元件Q1～Q4组成，其中，第一、二晶体管开关元件Q1、Q2构成超前臂，第三、四晶体管开关元件Q3、Q4构成滞后臂； 

串联谐振电路，由电感L1和电容C5串联构成，其一端连接在上述第一晶体管开关元件Q1与第二晶体管开关元件Q2之间，另一端与外部装置的变压器的初级绕组相连； 

PWM驱动单元，输出控制上述第一～四晶体管开关元件Q1～Q4的控制脉冲信号； 

PID控制单元，接收外部负载反馈信号与设定信号进行比较，将PID校正的结果输出给PWM驱动单元。该PWM驱动单元包括PWM控制单元和驱动电路，其中PWM控制单元输出的驱动逻辑信号接至驱动电路，驱动电路输出的驱动信号接至晶体管开关元件的控制端。第一～四晶体管开关元件Q1～Q4为晶闸管、电力场效应晶体管或绝缘栅双极型晶体管。 

图1中，第一、三电容C1﹑C3为超前桥臂并联电容，第二、四C2﹑C4为滞后桥臂并联电容，设定C1=C3≥C2=C4，其中第一～四二极管D1～D4分别为第一～四晶体管开关元件Q1～Q4的并联二极管。此外，上述有限双极性控制方式全桥逆变器还具备由第一电感L1和第五电容C5串联构成的串联谐振电路，其一端连接在第一晶体管开关元件Q1与第二晶体管开关元件Q2之间，另一端连接在作为外部装置的变压器T1的初级绕组的一端。 

PID控制单元采用软件和硬件两种方式，根据不同的应用需求灵活选择。该PID控制单元根据来自外部的电压给定值和来自上述变压器T1输出的电压反馈值，进行上述电压给定值与反馈电压之间的比较后，向PWM控制单元输出误差电压信号，该误差电压信号用于调节有限双极性控制方式全桥逆变器的输出电压。有限双极性控制方式全桥逆变器还具备前后桥臂开通和关断顺序交替变换的功能，在一个工作周期内，第一、四晶体管开关元件Q1、Q4同时开通或第二、三晶体管开关元件Q2、Q3同时开通，第一晶体管开关元件Q1或第二晶体管开关元件Q2提前关断，第三晶体管开关元件Q3或第四晶体管开关元件Q4滞后关断；下一个工作周期内，第一、四晶体管开关元件Q1、Q4同时开通或第二、三晶体管开关元件Q2、 Q3同时开通，第一晶体管开关元件Q1或第二晶体管开关元件Q2滞后关断，第三晶体管开关元件Q3或第四晶体管开关元件Q4提前关断。 

如图2所示，驱动电路由FPGA生成，包括A～D类D触发器、两个逻辑交换单元、反相器及与门，其中，两个逻辑交换单元的输入信号分别接有由A～D类D触发器、反相器及与门构成的逻辑电路输出的四路逻辑信号，交换后的信号作为晶体管开关元件的驱动逻辑信号。 

A类D触发器为仅具有触发端、输出端以及时钟信号端的D触发器，其中，第一A类D触发器FD1的触发端、输出端均接有PWM控制单元输出的第一驱动逻辑信号IGBTIA，同时第一A类D触发器FD1的输出端经第一C类D触发器FDC1与第一逻辑交换元LU1的第一输入管脚I1相连；第二A类D触发器FD2的触发端、输出端均接有第二驱动逻辑信号IGBTIB，同时第二A类D触发器FD2的输出端经第三C类D触发器FDC3与第二逻辑交换元LU2的第一输入管脚I1相连； 

B类D触发器为带使能端的D触发器，其中，第一B类D触发器FDE1的触发端接有第四驱动逻辑信号IGBTID，第二B类D触发器FDE2的触发端接有第一驱动逻辑信号IGBTIA，二者的输出端经第二与门AND2、第二C类D触发器FDC2与第一逻辑交换元LU1的第二输入管脚I2相连；第三B类D触发器FDE3的触发端接有第三驱动逻辑信号IGBTIC，第四B类D触发器FDE4的触发端接有第二驱动逻辑信号IGBTIB，二者的输出端经第四与门AND4、第四C类D触发器FDC4与第二逻辑交换元LU2的第二输入管脚相连；第一～四B类D触发器FDE1～FDE4的使能端接至驱动开始/停止信号； 

C类D触发器为带复位端的D触发器； 

D类D触发器为带使能端和复位端的D触发器，其中第一D类D触发器FDCE1的触发端接有第一逻辑交换单元LU1控制端ALT经第一反相器INV1输出的信号，输出端直接与第一逻辑交换单元LU1控制端ALT相连；第二D类D触发器FDCE2的触发端接有工作电源，输出端与第一逻辑交换单元LU1的驱动开始/停止管脚DRV相连，第一、二D类D触发器FDCE1、FDCE2的使能端接有第一A类D触发器FD1输出端经第一与门AND1输出的信号；第三D类D触发器FDCE3的触发端接有第二逻辑交换单元LU2控制端经第三反相器INV3输出的信号，输出端直接与第二逻辑交换单元LU2控制端相连；第四D类D触发器FDCE4的触发端接有工作电源，输出端与第二逻辑交换单元LU2的驱动开始/停止管脚DRV相连；第三、四D类D触发器FDCE3、FDCE4的使能端接有第二A类D触发器FDCE2输出端经第三与门AND3输出的信号；驱动开始/停止信号（为外部触发信号，高电平有效）经第二反相器INV2接至第一～四C类D触发器FDC1、FDC4、第一～四D类D触发器FDCE1～FDCE4的复位端。第一与门AND1的一个输入端和第三与门AND3的一个输入端为低电平有效。 

图2中，CLK为20MHz时钟输入信号，接至所有触发器的时钟输信号输入端；DRV为驱动开始停止信号，IGBTIA，IGBTIB，IGBTIC，IGBTID为PWM控制单元（采用SG3525芯片）输出的第一～四驱动逻辑信号，IGBTOA，IGBTOB，IGBTOC，IGBTOD为FPGA输出的第一～四驱动信号。第一、二逻辑交换单元完成输入信号I1和I2的交换。交换后的信号通过O1）和O2端输出，分别连接IGBTOA，IGBTOB，IGBTOC，IGBTOD作为四个IGBT的驱动逻辑信号。 

如图3和图4A～4P详细说明具有上述结构的本发明的具体工作过程。首先，参照图3说明上述有限双极性控制方式全桥逆变器的控制脉冲信号A～D和逆变电流之间的时序关系。如图3所示，从上述PWM控制单元CU1的四个输出端分别输出用于控制全桥电路的第一～四晶体管开关元件Q1～Q4的第一～四控制脉冲信号A、B、C、D。根据通常新型有限双极性控制方式的特性可知，输出的控制脉冲信号A～D是具有固定频率，不同脉宽的脉冲信号。在此，利用控制脉冲信号A～D并通过隔离光耦控制上述全桥电路的第一～四晶体管开关元件Q1～Q4，利用第一、二控制脉冲信号A、B控制第一、二晶体管开关元件Q1和Q2的导通和关断，利用第三、四控制脉冲信号C、D控制第三、四晶体管开关元件Q3和Q4的导通和关断。 

图3是表示本发明涉及的新型有限双极性控制方式全桥逆变器的功率开关元件的控制信号及逆变电流的波形图，根据图3的波性及时序可知，第一、二控制脉冲信号A、B的启动/截止时序以及第三、四控制脉冲信号C、D的启动时序同常见的有限双极性控制方式不同，主要是具有前后桥臂开通和关断顺序交替变换的功能，在一个工作周期内，第一、四晶体管开关元件Q1、Q4同时开通或第二、三晶体管开关元件Q2、Q3同时开通，第一晶体管开关元件Q1或第二晶体管开关元件Q2提前关断，第三晶体管开关元件Q3或第四晶体管开关元件Q4滞后关断；下一个工作周期内，第一、四晶体管开关元件Q1、Q4同时开通或第二、三晶体管开关元件Q2、Q3同时开通，第一晶体管开关元件Q1或第二晶体管开关元件Q2滞后关断第三晶体管开关元件Q3或第四晶体管开关元件Q4提前关断。参照图4A～4P说明本发明涉及的新型有限双极性控制方式全桥逆变器的一个周期内各时刻的逆变电路流向。 

在t0时刻，第一晶体管开关元件Q1和第四晶体管开关元件Q4导通，此时，第一晶体管开关元件Q1和第四晶体管开关元件Q4的开通电流为零，这两个晶体管开关元件是零电流开通，如图4A所示。 

在t1时刻，第一晶体管开关元件Q1关断，第一电容C1充电，直到其端电压变成U，充电时间为t1，第二电容C2放电，第一晶体管开关元件Q1关断属于零电压关断的硬关断，关断损耗的大小与输出电流有关，输出电流越大，关断损耗越大。变压器T1原边电流流动路线如图4B所示。 

在t2时刻，第二二极管D2导通，环路电流基本为零。变压器T1原边 电流流动路线如图4C所示。 

在t3时刻，第四晶体管开关元件Q4关断，第二二极管D2和第三二极管D3导通，此时的关断为零电压零电流关断。变压器T1原边电流流动路线如图4D所示。 

在t4时刻，第二晶体管开关元件Q2和第三晶体管开关元件Q3开通，此时，第二晶体管开关元件Q2和第三晶体管开关元件Q3的开通电流为零，这两个晶体管开关元件是零电流开通，如图4E所示。 

在t5时刻，第二晶体管开关元件Q2关断，第二电容C2充电，直到其端电压变成U，充电时间为t2，C1放电，第二晶体管开关元件Q2关断为零电压关断的硬关断，关断损耗的大小与输出电流有关，输出电流越大，关断损耗越大。原边电流流动路线如图4F所示。 

在t6时刻，第一二极管D1导通，环路电流基本为零。原边电流流动路线如图4G所示。 

在t7时刻，第三晶体管开关元件Q3关断，第一二极管D1和第四二极管D4导通，此时的关断为零电压零电流关断。变压器T1原边电流流动路线如图4H所示。 

在t8时刻，第一晶体管开关元件Q1和第四晶体管开关元件Q4导通，此时，第一晶体管开关元件Q1和第四晶体管开关元件Q4的开通电流为零，这两个晶体管开关元件是零电流开通，如图4I所示。 

在t9时刻，第四晶体管开关元件Q4关断，第四电容C4充电，直到其端电压变成U，充电时间为t3，第三电容C3放电，第四晶体管开关元件Q4关断属于零电压关断的硬关断，关断损耗的大小与输出电流有关，输出电流越大，关断损耗越大。变压器T1原边电流流动路线如图4J所示。 

在t10时刻，第二二极管D2导通，环路电流基本为零。变压器T1原边电流流动路线如图4K所示。 

在t11时刻，第一晶体管开关元件Q1关断，第二二极管D2和第三二极管D3导通，此时的关断为零电压零电流关断。变压器T1原边电流流动路线如图4L所示。 

在t12时刻，第二晶体管开关元件Q2和第三晶体管开关元件Q3开通，此时，第二晶体管开关元件Q2和第三晶体管开关元件Q3的开通电流为零，这两个晶体管开关元件是零电流开通，如图4M所示。 

在t13时刻，第三晶体管开关元件Q3关断，第三电容C3充电，直到其端电压变成U，充电时间为t4，第四电容C4放电，第三晶体管开关元件Q3关断为零电压关断的硬关断，关断损耗的大小与输出电流有关，输出电流越大，关断损耗越大。变压器T1原边电流流动路线如图4N所示。 

在t14时刻，第一二极管D1导通，环路电流基本为零。变压器T1原边电流流动路线如图4O所示。 

在t15时刻，第二晶体管开关元件Q2关断，第一二极管D1和第四二 极管D4导通，此时的关断为零电压零电流关断。变压器T1原边电流流动路线如图4P所示。 

通过以上分析，构成上述全桥电路的晶体管开关元件开通时的电流基本为零，构成上述超前和滞后桥臂的第一和第四或第二和第三晶闸管有一路关断的电流为零，使得新型有限双极性全桥逆变器中的全桥电路的超前和滞后桥臂在关断时产生的热量相同，因此，延长了晶体管的使用寿命。 

Claims (6)

1.一种有限双极性控制的全桥逆变器，其特征在于包括：

全桥电路，由第一～四晶体管开关元件（Q1～Q4）组成，其中，第一、二晶体管开关元件（Q1、Q2）构成超前臂，第三、四晶体管开关元件（Q3、Q4）构成滞后臂；

串联谐振电路，由电感（L1）和电容（C5）串联构成，其一端连接在上述第一晶体管开关元件（Q1）与第二晶体管开关元件（Q2）之间，另一端与外部装置的变压器的初级绕组相连；

PWM驱动单元，输出控制上述第一～四晶体管开关元件（Q1～Q4）的控制脉冲信号；

PID控制单元，接收外部负载反馈信号与设定信号进行比较，将PID校正的结果输出给PWM驱动单元。

2.按权利要求1所述的有限双极性控制的全桥逆变器，其特征在于：所述PWM驱动单元包括PWM控制单元和驱动电路，其中PWM控制单元输出的驱动逻辑信号接至驱动电路，驱动电路输出的驱动信号接至晶体管开关元件的控制端。

3.按权利要求2述的有限双极性控制的全桥逆变器，其特征在于：所述驱动电路由FPGA生成，包括A～D类D触发器、两个逻辑交换单元、反相器及与门，其中，两个逻辑交换单元的输入信号分别接有由A～D类D触发器、反相器及与门构成的逻辑电路输出的四路逻辑信号，交换后的信号作为晶体管开关元件的驱动逻辑信号。

4.按权利要求3述的有限双极性控制的全桥逆变器，其特征在于：所述逻辑电路为：

A类D触发器为仅具有触发端、输出端以及时钟信号端的D触发器，其中，第一A类D触发器（FD1）的触发端、输出端均接有PWM控制单元输出的第一驱动逻辑信号（IGBTIA），同时第一A类D触发器（FD1）的输出端经第一C类D触发器（FDC1）与第一逻辑交换元（LU1）的第一输入管脚（I1）相连；第二A类D触发器（FD2）的触发端、输出端均接有第二驱动逻辑信号（IGBTIB），同时第二A类D触发器（FD2）的输出端经第三C类D触发器（FDC3）与第二逻辑交换元（LU2）的第一输入管脚（I1）相连；

B类D触发器为带使能端的D触发器，其中，第一B类D触发器（FDE1）的触发端接有第四驱动逻辑信号（IGBTID），第二B类D触发器（FDE2）的触发端接有第一驱动逻辑信号（IGBTIA），二者的输出端经第二与门（AND2）、第二C类D触发器（FDC2）与第一逻辑交换元（LU1）的第二输入管脚（I2）相连；第三B类D触发器（FDE3）的触发端接有第三驱动逻辑信号（IGBTIC），第四B类D触发器（FDE4）的触发端接有第二驱动逻辑信号（IGBTIB），二者的输出端经第四与门（AND4）、第四C类D触发器（FDC4）与第二逻辑交换元（LU2）的第二输入管脚相连；第一～四B类D触发器（FDE1～FDE4）的使能端接至驱动开始/停止信号；

C类D触发器为带复位端的D触发器；

D类D触发器为带使能端和复位端的D触发器，其中第一D类D触发器（FDCE1）的触发端接有第一逻辑交换单元（LU1）控制端（ALT）经第一反相器（INV1）输出的信号，输出端直接与第一逻辑交换单元（LU1）控制端（ALT）相连；第二D类D触发器（FDCE2）的触发端接有工作电源，输出端与第一逻辑交换单元（LU1）的驱动开始/停止管脚（DRV）相连，第一、二D类D触发器（FDCE1、FDCE2）的使能端接有第一A类D触发器（FD1）输出端经第一与门（AND1）输出的信号；第三D类D触发器（FDCE3）的触发端接有第二逻辑交换单元（LU2）控制端经第三反相器（INV3）输出的信号，输出端直接与第二逻辑交换单元（LU2）控制端相连；第四D类D触发器（FDCE4）的触发端接有工作电源，输出端与第二逻辑交换单元（LU2）的驱动开始/停止管脚（DRV）相连；第三、四D类D触发器（FDCE3、FDCE4）的使能端接有第二A类D触发器（FDCE2）输出端经第三与门（AND3）输出的信号；

驱动开始/停止信号经第二反相器（INV2）接至第一～四C类D触发器（FDC1、FDC4）、第一～四D类D触发器（FDCE1～FDCE4）的复位端。

5.按权利要求4述的有限双极性控制的全桥逆变器，其特征在于：所述第一与门（AND1）的一个输入端和第三与门（AND3）的一个输入端为低电平有效。

6.按权利要求1述的有限双极性控制的全桥逆变器，其特征在于：所述第一～四晶体管开关元件为晶闸管、电力场效应晶体管或绝缘栅双极型晶体管。

Images