CN103257902B - Nvram控制方法及系统 - Google Patents
Nvram控制方法及系统 Download PDFInfo
- Publication number
- CN103257902B CN103257902B CN201310123602.1A CN201310123602A CN103257902B CN 103257902 B CN103257902 B CN 103257902B CN 201310123602 A CN201310123602 A CN 201310123602A CN 103257902 B CN103257902 B CN 103257902B
- Authority
- CN
- China
- Prior art keywords
- data
- nvram
- effective address
- information
- access identities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种NVRAM控制方法及系统,该方法包括以下步骤:初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;将修复后的数据存储至NVRAM的有效地址中;将有效地址的信息进行重组,并存储。本发明通过对NVRAM进行有效控制管理,弥补了NVRAM本身存在的磨损错误及良率较低等问题,有利于提高NVRAM的实用性。
Description
技术领域
本发明涉及存储器技术领域,尤其涉及一种NVRAM控制方法及系统。
背景技术
NVRAM是一种非易失性的随机访问存储器,是新世代内存(闪存)技术,它包括铁电介质存储器(FRAM或FeRAM)、磁介质存储器(MRAM)、奥弗辛斯基效应一致性存储器(OUM)、聚合物存储器(PFRAM)、PCRAM、Conductive Bridge RAM (CBRAM)、 Organic RAM (ORAM)以及Nanotube RAM (NRAM)。新兴的非易失性相变存储内存NVRAM融合了DRAM内存的高速存取及FLASH闪存在关闭电源后保留数据的特性, 但其本身存在磨损错误和良率过低等问题,无法直接进行使用,需要一个健全的的控制系统对NVRAM进行控制才能有效使用,而现有的控制系统功能欠缺,无法实现该要求。
发明内容
本发明的主要目的在于提供一种NVRAM控制方法,旨在通过对NVRAM进行有效控制管理,弥补NVRAM本身存在的磨损错误及良率较低等问题,以提高NVRAM的实用性。
为了实现发明目的,本发明提出一种NVRAM控制方法,包括以下步骤:
初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;
将修复后的数据存储至NVRAM的有效地址中;
将有效地址的信息进行重组,并存储。
优选地,在执行所述将有效地址的信息进行重组,并存储的步骤之后还包括:
在对NVRAM进行数据写入时,接收到外部传输的数据后获取该数据的访问标识并存储;
将接收到的数据编码后存入NVRAM的有效地址中。
优选地,在执行所述将有效地址的信息进行重组,并存储的步骤之后还包括:
在读取NVRAM内的数据时,接收访问标识,根据访问标识获得该信息的有效地址信息;
根据有效地址信息读取存储在NVRAM的有效地址中的数据信息;
对读取到的数据信息进行解码,并输出解码后的数据信息。
优选地,所述在读取NVRAM内的数据时,接收访问标识,根据访问标识获得该信息的有效地址信息包括:
接收到访问标识时,从存储的地址信息中获取与之对应的有效地址信息。
本发明还提出一种NVRAM控制系统,其特征在于,包括:
控制模块:初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;
处理模块:用于将修复后的数据存储至NVRAM的有效地址中;
存储模块:将有效地址的信息进行重组,并存储。
优选地,还包括:
接收模块:用于在对NVRAM进行数据写入时,接收到外部传输的数据后获取该数据的访问标识并存储;
数据处理模块:用于将接收到的数据编码后存入NVRAM的有效地址中。
优选地,
所述接收模块还用于:在读取NVRAM内的数据时,接收访问标识,根据访问标识获得该信息的有效地址信息;
所述控制模块还用于:根据有效地址信息读取存储在NVRAM的有效地址中的数据信息;
所述数据处理模块还用于:对读取到的数据信息进行解码,并输出解码后的数据信息。
优选地,所述接收模块包括:
地址管理单元:用于接收到访问标识时,从存储的地址信息中获取与之对应的有效地址信息。
本发明通过初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复,又将修复后的数据存储至NVRAM的有效地址中,再将有效地址的信息进行重组,并存储。本发明可实现对NVRAM的有效控制管理,弥补了NVRAM本身存在的磨损错误及良率较低等问题,有利于提高NVRAM的实用性。
附图说明
图1是本发明NVRAM控制方法一实施例的流程图;
图2是本发明NVRAM控制方法一实施例中写入数据的流程图;
图3是本发明NVRAM控制系统一实施例中读取数据的流程图;
图4是本发明NVRAM控制系统一实施例的结构示意图;
图5是本发明NVRAM控制系统一实施例中接收模块的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
参照图1,图1是本发明NVRAM控制方法一实施例的流程图。如图1所示,该方法包括以下步骤:
步骤S01、初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;
步骤S02、将修复后的数据存储至NVRAM的有效地址中;
步骤S03、将有效地址的信息进行重组,并存储。
NVRAM在使用中会出现磨损,会导致地址区域出现坏块,当地址损坏的时候就会无效,外部读取该地址中的数据时就会找不到目标区域,本实施例中,当该控制系统上电时,通过加载运行一些功能或者机制来读取NVRAM中的数据,并通过加载的检测机制检测出数据的好坏程度,将未完全损坏的数据通过加载的修复机制进行修复,然后将修护后的数据重新存入NVRAM中可利用的地址区域,再将整个NVRAM中存储的有效数据进行地址编号,将地址编号信息与数据信息一一对应后存储至一个随机存储器中,以备找寻数据的时候通过从随机存储器当中找到目标数据的有效地址信息,从而能够从NVRAM中获取到目标数据。这样,就实现了对NVRAM的有效控制管理,并对可修复的数据进行修护,可有效减少数据完全损坏丢失,保证数据的准确性。
参照图2,图2是本发明NVRAM控制方法一实施例中写入数据的流程图;如图2所示,上述在执行所述将有效地址的信息进行重组,并存储的步骤之后还包括:
步骤S04、在对NVRAM进行数据写入时,接收到外部传输的数据后获取该数据的访问标识并存储;本实施例中,通过外部应用接口与其他设备连接将数据输入NVRAM中时,会获取到该数据的访问标识,该访问标识唯一且与数据对应,并且该访问标识被记忆下来,以便读取数据时能识别到该访问标识。
步骤S05、将接收到的数据编码后存入NVRAM的有效地址中。本实施例中,将接收到的数据进行编码后存入NVRAM的有效地址中,以方便对数据的管理,保持数据的稳定性。
参照图3,图3是本发明NVRAM控制系统一实施例中读取数据的流程图;如图3所示,上述在执行所述将有效地址的信息进行重组,并存储的步骤之后还包括:
步骤S06、在读取NVRAM内的数据时,接收访问标识,根据访问标识获得该信息的有效地址信息;该访问标识是在写入数据时被记忆下来的访问标识,在上电修护数据后也会把存储的访问标识上传到随机存储器中,通过与NVRAM中的数据进行映射,实现与地址编号信息一一对应,这样通过该访问标识就可以从随机存储器当中找到与之对应的数据的有效地址信息。
步骤S07、根据有效地址信息读取存储在NVRAM的有效地址中的数据信息;
步骤S08、对读取到的数据信息进行解码,并输出解码后的数据信息。所述在解码的过程中会对磨损的数据进行纠错,这样使得输出后的数据信息都是正确的,进一步保证了数据的准确性。
进一步地,所述在读取NVRAM内的数据时,接收访问地址,根据访问地址获得该信息的有效地址信息包括:
接收到访问标识时,从存储的地址信息中获取与之对应的有效地址信息。本实施例中,通过加载一个随机存储器来存储NVRAM中有效数据的地址编号信息,并且在上电修护数据后也会把存储的访问标识上传到随机存储器中,通过与NVRAM中的数据进行映射,实现与地址编号信息一一对应。
本发明方法通过初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;又将修复后的数据存储至NVRAM的有效地址中;再将有效地址的信息进行重组,并存储。从而实现了对NVRAM的有效控制管理,弥补了NVRAM本身存在的磨损错误及良率较低等问题,有利于提高NVRAM的实用性。
参照图4,图4是本发明NVRAM控制系统一实施例的结构示意图;如图4所示,该NVRAM控制系统包括:
控制模块100:初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;
处理模块200:用于将修复后的数据存储至NVRAM的有效地址中;
存储模块300:将有效地址的信息进行重组,并存储。
NVRAM在使用中会出现磨损,会导致地址区域出现坏块,当地址损坏的时候就会无效,外部读取该地址中的数据时就会找不到目标区域,本实施例中,当该系统及存储器上电时,通过加载运行一些功能或者机制来读取NVRAM中的数据,并通过加载的检测机制检测出数据的好坏程度,将未完全损坏的数据通过加载的修复机制进行修复,然后将修护后的数据重新存入NVRAM中可利用的地址区域,再将整个NVRAM中存储的有效数据进行地址编号,将地址编号信息存储至一个随机存储器中,以备找寻数据的时候通过从随机存储器当中找到目标数据的有效地址信息,从而能够从NVRAM中获取到目标数据。这样,就实现了对NVRAM的有效控制管理,并对可修复的数据进行修护,可有效减少数据完全损坏丢失,保证数据的准确性。
并且,还包括:
接收模块400:在对NVRAM进行数据写入时,接收到外部传输的数据后获取该数据的访问标识并存储;本实施例中,通过外部应用接口与其他设备连接将数据输入NVRAM中时,会获取到该数据的访问标识,该访问标识唯一且与数据对应,并且该访问标识被记忆下来,以便读取数据时能识别到该访问标识。
数据处理模块500:将接收到的数据编码后存入NVRAM的有效地址中。本实施例中,将接收到的数据进行编码后存入NVRAM的有效地址中,以方便对数据的管理,保持数据的稳定性。
另外,
所述接收模块400还用于:在读取NVRAM内的数据时,接收访问标识,根据访问标识获得该信息的有效地址信息;该访问标识是在写入数据时被记忆下来的访问标识,在上电修护数据后也会把存储的访问标识上传到随机存储器中,通过与NVRAM中的数据进行映射,实现与地址编号信息一一对应,这样通过该访问标识就可以从随机存储器当中找到与之对应的数据的有效地址信息。
所述控制模块100还用于:根据有效地址信息读取存储在NVRAM的有效地址中的数据信息;
所述数据处理模块200还用于:对读取到的数据信息进行解码,并输出解码后的数据信息。所述在解码的过程中会对磨损的数据进行纠错,这样使得输出后的数据信息都是正确的,进一步保证了数据的准确性。
参照图5,图5是本发明NVRAM控制系统一实施例中接收模块的结构示意图。如图5所示,所述接收模块400包括:
地址管理单元401:用于接收到访问标识时,从存储的地址信息中获取与之对应的有效地址信息。本实施例中,通过加载一个随机存储器来存储NVRAM中有效数据的地址编号信息,并且在上电修护数据后也会把存储的访问标识上传到随机存储器中,通过与NVRAM中的数据进行映射,实现与地址编号信息一一对应。
本发明系统通过控制模块100初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;并且,处理模块200将修复后的数据存储至NVRAM的有效地址中;最后由存储模块300将有效地址的信息进行重组,并存储。从而实现了对NVRAM的有效控制管理,弥补了NVRAM本身存在的磨损错误及良率较低等问题,有利于提高NVRAM的实用性。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (4)
1.一种NVRAM控制方法,其特征在于,所述方法包括以下步骤:
初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;
将修复后的数据存储至NVRAM的有效地址中;
将有效地址的信息进行重组,并存储;
在执行所述将有效地址的信息进行重组,并存储的步骤之后还包括:
在对NVRAM进行数据写入时,接收到外部传输的数据后获取该外部传输的数据的访问标识并存储;
将接收到的数据编码后存入NVRAM的有效地址中;
在读取NVRAM内的数据时,接收访问标识,根据访问标识获得与之对应的数据的有效地址信息;
根据有效地址信息读取存储在NVRAM的有效地址中的数据信息;
对读取到的数据信息进行解码,并输出解码后的数据信息。
2.如权利要求1所述的NVRAM控制方法,其特征在于,所述在读取NVRAM内的数据时,接收访问标识,根据访问标识获得该信息的有效地址信息包括:
接收到访问标识时,从存储的地址信息中获取与之对应的有效地址信息。
3.一种NVRAM控制系统,其特征在于,包括:
控制模块:初始化NVRAM内部数据,读取NVRAM中可被修复的数据,并对读取的可被修复的数据进行修复;
处理模块:用于将修复后的数据存储至NVRAM的有效地址中;
存储模块:将有效地址的信息进行重组,并存储;
还包括:
接收模块:用于在对NVRAM进行数据写入时,接收到外部传输的数据后获取该外部传输的数据的访问标识并存储;
数据处理模块:用于将接收到的数据编码后存入NVRAM的有效地址中;
所述接收模块还用于:在读取NVRAM内的数据时,接收访问标识,根据访问标识获得与之对应的数据的有效地址信息;
所述控制模块还用于:根据有效地址信息读取存储在NVRAM的有效地址中的数据信息;
所述数据处理模块还用于:对读取到的数据信息进行解码,并输出解码后的数据信息。
4.如权利要求3所述的NVRAM控制系统,其特征在于,所述接收模块包括:
地址管理单元:用于接收到访问标识时,从存储的地址信息中获取与之对应的有效地址信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310123602.1A CN103257902B (zh) | 2013-04-10 | 2013-04-10 | Nvram控制方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310123602.1A CN103257902B (zh) | 2013-04-10 | 2013-04-10 | Nvram控制方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103257902A CN103257902A (zh) | 2013-08-21 |
CN103257902B true CN103257902B (zh) | 2017-02-08 |
Family
ID=48961837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310123602.1A Active CN103257902B (zh) | 2013-04-10 | 2013-04-10 | Nvram控制方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103257902B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1937080A (zh) * | 2006-10-19 | 2007-03-28 | 骆建军 | 一种nand flash存储器件 |
CN101625903A (zh) * | 2008-06-20 | 2010-01-13 | 马维尔国际有限公司 | 对存储器进行监控 |
CN102598019A (zh) * | 2009-09-09 | 2012-07-18 | 弗森-艾奥公司 | 用于分配存储的设备、系统和方法 |
CN102656567A (zh) * | 2009-12-17 | 2012-09-05 | 国际商业机器公司 | 固态存储器件内的数据管理 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4256600B2 (ja) * | 2001-06-19 | 2009-04-22 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 |
-
2013
- 2013-04-10 CN CN201310123602.1A patent/CN103257902B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1937080A (zh) * | 2006-10-19 | 2007-03-28 | 骆建军 | 一种nand flash存储器件 |
CN101625903A (zh) * | 2008-06-20 | 2010-01-13 | 马维尔国际有限公司 | 对存储器进行监控 |
CN102598019A (zh) * | 2009-09-09 | 2012-07-18 | 弗森-艾奥公司 | 用于分配存储的设备、系统和方法 |
CN102656567A (zh) * | 2009-12-17 | 2012-09-05 | 国际商业机器公司 | 固态存储器件内的数据管理 |
Also Published As
Publication number | Publication date |
---|---|
CN103257902A (zh) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104871249B (zh) | 数据存储系统的自适应错误纠正码 | |
US8837248B2 (en) | Non-volatile memory storage apparatus, memory controller and data storing method | |
CN103324443B (zh) | 存储控制装置、存储装置、信息处理系统及其处理方法 | |
CN102890621B (zh) | 确定固态存储介质配置参数的装置、系统和方法 | |
CN104050097B (zh) | 在具有不同的最小可寻址数据单元大小的非易失性存储器单元之间进行选择 | |
CN106445843B (zh) | 使物理页面地址相关用于软判决解码 | |
JP2006511904A5 (zh) | ||
CN107393596A (zh) | 半导体存储设备和操作其的方法 | |
CN107665723A (zh) | 用于非易失性存储器的非二进制编码 | |
CN111539043B (zh) | 提供对受保护存储器的存取的系统 | |
CN103577275B (zh) | 一种数据校验的方法、设备和系统 | |
CN104866429B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
CN109656472A (zh) | 存储器系统及其操作方法 | |
US11676664B2 (en) | Voltage bin selection for blocks of a memory device after power up of the memory device | |
CN105006253B (zh) | 一种闪存芯片数据保留性检查方法及系统 | |
CN107919160A (zh) | 测试单元阵列的方法及执行其的半导体器件 | |
US11869607B2 (en) | Memory location age tracking on memory die | |
CN106251895A (zh) | 阻变存储器的阻态读取电路及阻变存储器 | |
KR20190076296A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
CN103257902B (zh) | Nvram控制方法及系统 | |
CN110364213A (zh) | 包括存储器件和存储器控制器的存储系统及其操作方法 | |
CN110444243A (zh) | 存储设备读错误纠错能力的测试方法、系统及存储介质 | |
CN106158015A (zh) | 阻变式存储器装置、读/写电路单元及其操作方法 | |
US11698746B1 (en) | Journal scheme for a memory sub-system | |
CN105938720A (zh) | 包括具有多个电压状态的存储单元的存储系统及操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190619 Address after: 230000 Room 401, Block C, J1 Building, Phase II, Innovation Industrial Park, 2800 Innovation Avenue, Hefei High-tech Zone, Anhui Province Patentee after: Hefei Zhicun Microelectronics Co., Ltd. Address before: 518057 Nanshan District science and technology building 606-608, science and technology south twelve Road, Nanshan District hi tech Zone, Shenzhen, Guangdong Patentee before: Shenzhen SiliconGo Semiconductor Co., Ltd. |