CN103248353A - 用于电压驱动器的电平位移系统和方法 - Google Patents

用于电压驱动器的电平位移系统和方法 Download PDF

Info

Publication number
CN103248353A
CN103248353A CN2012100319770A CN201210031977A CN103248353A CN 103248353 A CN103248353 A CN 103248353A CN 2012100319770 A CN2012100319770 A CN 2012100319770A CN 201210031977 A CN201210031977 A CN 201210031977A CN 103248353 A CN103248353 A CN 103248353A
Authority
CN
China
Prior art keywords
signal
voltage
logic level
time
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100319770A
Other languages
English (en)
Other versions
CN103248353B (zh
Inventor
姚超
袁廷志
罗强
陈志樑
方烈义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Bright Electronics Shanghai Co Ltd
Original Assignee
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Bright Electronics Shanghai Co Ltd filed Critical On Bright Electronics Shanghai Co Ltd
Priority to CN201210031977.0A priority Critical patent/CN103248353B/zh
Priority to US13/415,329 priority patent/US8736345B2/en
Priority to TW101110595A priority patent/TWI472162B/zh
Publication of CN103248353A publication Critical patent/CN103248353A/zh
Priority to US14/243,827 priority patent/US9768777B2/en
Application granted granted Critical
Publication of CN103248353B publication Critical patent/CN103248353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了用于电压驱动器的电平位移系统和方法。本发明涉及用于控制一个或多个开关的系统和方法。该系统包括第一转换电路、第二转换电路和信号处理组件。第一转换电路被配置为转换第一电流，并且至少基于与第一电流相关联的信息生成第一经转换电压信号。第二转换电路被配置为转换第二电流，并且至少基于与第二电流相关联的信息生成第二经转换电压信号。信号处理组件被配置为接收第一经转换电压信号和第二经转换电压信号，并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成输出信号。

Description

用于电压驱动器的电平位移系统和方法
技术领域
本发明涉及集成电路。更具体地，本发明提供了用于电压驱动器的电平位移(level shifting)。仅仅作为示例，本发明已应用于半桥或全桥拓扑(例如，LLC谐振拓扑)。但是将认识到，本发明具有更广泛的应用范围。
背景技术
开关模式电源已被开发并被用于低功率应用以及高功率应用。常常高度集成的电源芯片通常需要高低压兼容技术，这可能涉及许多问题，例如耐压问题、噪声问题、速度问题和寄生效应。这些问题给高低压信号的接口电路设计提出了挑战。例如首先，对于正常电路操作，通常需要使施加给设备的电压保持在某个范围内。作为另一示例，常常需要快速地发送信号，同时需要维持信号准确性。再次在又一示例中，通常需要减少开关模式电源的功耗和发热，以提高电源的效率。另外在又一示例中，常需要满意的静电防护(ESD)性能。
为了提高电源芯片的集成度并降低成本和功耗，通常使电源芯片的控制电路的电源采用低电压(例如，5-6V)。电源芯片的输出电路(例如，栅极驱动器)，如某些半桥高压侧电平位移和栅极驱动器组件，常常产生高输出电压(例如，数百伏)。
图1是示出用于控制开关的具有电平位移的系统的简化传统示图。系统100包括信号生成器102、高压侧电平位移和栅极驱动器组件104、低压侧栅极驱动器106、两个开关108和110、电容器112、二极管114以及电感器116。
例如，开关108是金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极型晶体管(IGBT)。在另一示例中
Figure BSA00000669369600011
开关110是金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极型晶体管(IGBT)。在又一示例中，信号生成器102生成脉宽调制(PWM)信号。
低压侧栅极驱动器106接收低压侧电压126(例如，vdd1)和参考电压128(例如，GND)。电压信号137(例如，VREG)在二极管114处被接收，二极管114生成电压(例如，vddh)。高压侧电平位移和栅极驱动器组件104接收高压侧电压130(例如，vddh)和高压侧浮动电压132。开关108和110接收输入电压136(例如，Vin)和参考电压128。例如，高压侧浮动电压132与半桥节点134(例如，HB)相连。在又一示例中，参考电压128(例如，GND)是地电压(例如，0V)。在又一示例中，电压信号137(例如，VREG)的大小在10V到20V的范围内。在又一示例中，输入电压136(例如，Vin)高达400V。在又一示例中，高压侧浮动电压132基于开关108和110以及系统100的状态而改变(例如，在0V与输入电压136之间)。在又一示例中，高压侧电压130(例如，vddh)高于高压侧浮动电压132，并且高压侧电压130(例如，vddh)与高压侧浮动电压132之差在大小上近似等于电压信号137(例如，VREG)减去二极管114的正向电压。
在操作时，信号生成器102生成高压侧调制信号118(例如，PWM_H)和低压侧调制信号120(例如，PWM_L)。高压侧电平位移和栅极驱动器组件104接收高压侧调制信号118并且生成用于驱动开关108的高压侧栅极驱动信号122(例如，GATE_HV)。低压侧栅极驱动器106接收低压侧调制信号120并且生成用于驱动开关110的低压侧栅极驱动信号124(例如，GATEL)。
图2是示出作为系统100一部分的高压侧电平位移和栅极驱动器组件104的某些组件的简化传统示图。高压侧电平位移和栅极驱动器组件104包括脉冲生成器202、电平位移电路204和高压侧栅极驱动器298。电平位移电路204包括两个晶体管206和208、四个电阻器210，212，214和216、两个齐纳二极管218和220、两个反相器222和224以及触发器226。例如，晶体管206包括寄生电容器228，并且晶体管208包括寄生电容器230。在另一示例中，晶体管206和208都是N沟道MOSFET。
晶体管206和208可以承受高漏极-源极电压。电阻器214和216分别被用来限制流经晶体管206和208的最大电流。电阻器210和212被用来设置电平位移电路204的初始状态。齐纳二极管218和220被用来分别将信号240(例如，setb)和246(例如，resetb)的最小值设为浮动电压242(例如，HB)。
在操作时，脉冲生成器202接收调制信号232(例如，如波形256所示的PWM_H)。例如，脉冲生成器202作为响应在调制信号232的上升沿处生成脉冲信号234(例如，set)(例如，如波形258所示的)。脉冲生成器202还在调制信号232的下降沿处生成脉冲信号236(例如，reset)(例如，如波形260所示)。
如果脉冲信号234(例如，set)使晶体管206导通，则电流238流经晶体管206(例如，HVNM1)和电阻器214(例如，Rdn)。例如，电流238的最大值是基于脉冲信号234的电平和电阻器214的电阻来确定的。如果在电阻器210(例如，Rup)处生成的电压大于齐纳二极管218的击穿电压，则电流238的大部分流经齐纳二极管218。如果电阻器210的电压足够大，则电流238的小部分流经电阻器210。一旦齐纳二极管218击穿，则信号240(例如，setb)接近浮动电压242。当信号240下降到反相器222的阈值电平之下时，反相器222生成信号248(例如，为逻辑高电平)。当晶体管206被脉冲信号234(例如，set)导通时，由于脉冲信号236(例如，reset)为逻辑低电平，因此晶体管208(例如，HVNM2)截止。信号246(例如，resetb)接近电压244(例如，vddh)。反相器224生成信号250(例如，为逻辑低电平)。触发器226接收信号248和250，并且生成栅极控制信号252(例如，为逻辑高电平)。高压侧栅极驱动器298接收该栅极控制信号252并输出栅极驱动信号299(例如，GATE_HV)。例如，信号240(例如，setb)和信号246(例如，resetb)的电压值可在输入电压(例如，Vin)到图1中的电压信号137(例如，VREG)与输入电压136之和之间变化。例如，信号240(例如，setb)和信号246(例如，resetb)从400V变化到411V。
如果晶体管208被脉冲信号236(例如，reset)导通，则电流254流经晶体管208和电阻器216(例如，Rdn)。例如，电流254的最大值是基于脉冲信号236的电平和电阻器216的电阻来确定的。如果在电阻器212(例如，Rup)处生成的电压大于齐纳二极管220的击穿电压，则电流254的大部分流经齐纳二极管220。如果电阻器212的电阻足够大，则电流254的小部分流经电阻器212。一旦齐纳二极管220击穿，信号246(例如，resetb)就接近浮动电压242。作为响应，当信号246下降到反相器224的阈值电平之下时，反相器224生成信号250(例如，为逻辑高电平)。当晶体管208被脉冲信号236(例如，reset)导通时，由于脉冲信号234(例如，set)为逻辑低电平，因此晶体管206截止。信号240(例如，setb)接近电压244(例如，vddh)。反相器222生成信号248(例如，为逻辑低电平)。触发器226接收信号248和250，并且生成由高压侧栅极驱动器298接收的栅极控制信号252(例如，为逻辑低电平)。
例如，常常通过增加电阻器214的电阻来减小流经晶体管206的电流238的最大值，以降低功耗并且避免损坏晶体管206。在另一示例中，常常通过增加电阻器216的电阻来减小流经晶体管208的电流254的最大值。
但是，电平位移电路204具有某些缺陷。通常难以优化Rup(例如，电阻器210或电阻器212)和Rdn(例如，电阻器214或电阻器216)的电阻值。一方面，常常希望使Rup远大于Rdn以增加电平位移电路204的响应速度。例如，电阻器210(例如，Rup)通常具有比电阻器214(例如，Rdn)大得多的电阻，以使得当晶体管206导通时，流经电阻器210的电流在大小上比流经电阻器214的电流大得多。另一方面，为了避免逻辑错误，常常需要信号240(例如，setb)和信号246(例如，resetb)在脉冲信号234(例如，set)或脉冲信号236(例如，reset)通过之后分别很快地恢复为电压244(例如，vddh)。例如，电阻器210(例如，Rup)的电阻通常需要被减小，以增加晶体管206的源电流。另外在另一示例中，电阻器214(例如，Rdn)常常具有大电阻以便在晶体管206导通时限制晶体管206的最大电流，并且因此难以为电阻器210(例如，Rup)选择小电阻值。因此，在某些高频应用中，电平位移电路204的响应速度通常受到影响。
另外，电平位移电路204是否可被成功接通常常取决于Rup(例如，电阻器210或电阻器212)和Rdn(例如，电阻器214或电阻器216)的电阻。电平位移电路204的第一次接通通常是硬开关操作。例如，在电平位移电路204被第一次接通之前，浮动电压242约为0V，电压244(例如，vddh)约为10V。在另一示例中，如果晶体管206和208的导通电阻约为数千欧，如果电阻器210(例如，Rup)的电阻较小并且电阻器214(例如，Rdn)的电阻较大，则常常难以使信号240(例如，setb)下降到可由后面的逻辑电路(例如，反相器222)识别的逻辑低电平，并且进而输出在逻辑高电平信号252。
此外，晶体管206(例如，HVNM1)和208(HVNM2)分别具有大的寄生电容(例如，寄生电容器228和230)。例如，在某些软开关应用中，脉冲信号234(例如，set)在浮动电压242(例如，HB)和电压244(例如，vddh)上升到预定电压(例如，在200ns中从0V到400V)之后到达。那么，在浮动电压242(例如，HB)和电压244(例如，vddh)上升的过程期间，充电电流262通过寄生电容器228被生成并且可以基于下式被确定。
Iramp＝Cp×dV/dt    (式1)
其中，Iramp表示充电电流262，Cp表示电容器228的电容，并且dV/dt表示浮动电压242(例如，HB)的上升速度。例如，如果Cp等于5pF，并且dV/dt等于400V/200ns，则充电电流262约为10mA。在另一示例中，充电电流262在电阻器210(例如，Rup)上生成的压降大到足以使齐纳二极管218击穿，并且从而导致逻辑错误。
作为另一示例，在一些软开关应用(例如，串联-并联谐振转换器(SPRC)或LLC谐振转换器的半桥栅极驱动器应用)中，脉冲信号234(例如，set)在浮动电压242和电压244(例如，vddh)上升过程期间到达。如果充电电流262和在电容器230处生成的充电电流262和264分别击穿齐纳二极管218和220，则信号240(例如，setb)和信号246(例如，resetb)都接近浮动电压242。电平位移电路204不能响应脉冲信号234(例如，set)，也就不能使输出栅极控制信号252翻转。
此外，浮动电压242常常从低电压(例如，接近地电压266)变为高电压(例如，400V或更高)。通常将电平位移电路204做在高压隔离阱上，需要用到价格非常昂贵的高压隔离工艺(例如，大于500V的高压工艺)。
图3(a)是示出用于控制开关的具有电平位移的另一系统的简化传统示图。该系统300包括信号生成器302、高压侧电平位移和栅极驱动器组件304、低压侧栅极驱动器306、两个开关308和310、电容器312、二极管314以及电感器316。信号生成器302、高压侧电平位移和栅极驱动器组件304和低压侧栅极驱动器306被集成到单个管芯340中。例如，系统300与系统100相同。常需要高电压(例如，大于500V)隔离工艺来制造系统300。例如，需要将高压侧电平位移和栅极驱动器组件304的电路与硅衬底进行至少500V的隔离，从而导致非常高的制造成本。
图3(b)是示出用于控制开关的具有电平位移的又一系统的简化传统示图。该系统350包括信号生成器352、高压侧电平位移和栅极驱动器组件354、低压侧栅极驱动器356、两个开关358和360、电容器362、二极管364以及电感器366。信号生成器352和低压侧栅极驱动器356被集成到管芯370中。高压侧电平位移和栅极驱动器组件354被集成到另一管芯372中。管芯370和372被封装到芯片中。例如，系统350与系统100相同。键合线374连接管芯370和372以进行信号传输。例如，由信号生成器352生成的高压侧调制信号368(例如，PWM_H)从管芯370经由线374在端子376(例如，PWM_IN)处被输出到管芯372。通常，仍需要昂贵的高电压(例如，大于500V)隔离工艺来制造系统350，尽管系统350的制造成本常小于系统300的。
因此，改善用于高电压驱动器的电平位移技术变得非常重要。
发明内容
本发明涉及集成电路。更具体地，本发明提供了用于电压驱动器的电平位移。仅仅作为示例，本发明已应用于半桥或全桥拓扑(例如，LLC谐振拓扑)。但是将认识到，本发明具有更广泛的应用范围。
根据一个实施例，一种用于控制一个或多个开关的系统包括第一转换电路、第二转换电路和信号处理组件。第一转换电路被配置为转换第一电流，并且至少基于与第一电流相关联的信息生成第一经转换电压信号。第二转换电路被配置为转换第二电流，并且至少基于与第二电流相关联的信息生成第二经转换电压信号。信号处理组件被配置为接收第一经转换电压信号和第二经转换电压信号，并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成输出信号。信号处理组件还被配置为：如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的输出信号。另外，信号处理组件被配置为：如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则生成第二逻辑电平的输出信号，第二逻辑电平不同于第一逻辑电平。
根据另一实施例，一种用于控制一个或多个开关的系统包括第一开关、第一电流阱组件、第二开关、第二电流阱组件、第一转换电路、第二转换电路、第一比较器和第二比较器。第一开关被配置为接收第一输入信号，并且至少基于与第一输入信号相关联的信息至少允许第一电流流经第一开关。第一电流阱组件被耦合到第一开关。第二开关被配置为接收第二输入信号，并且至少基于与第二输入信号相关联的信息至少允许第二电流流经第二开关。第二电流阱组件被耦合到第二开关。第一转换电路被配置为转换第一电流，并且至少基于与第一电流相关联的信息生成第一经转换电压信号。第二转换电路被配置为转换第二电流，并且至少基于与第二电流相关联的信息生成第二经转换电压信号。第一比较器被配置为接收第一经转换电压信号和第二经转换电压信号，并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第一比较信号。第二比较器被配置为接收第一经转换电压信号和第二经转换电压信号，并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第二比较信号。另外，第一比较器还被配置为如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的第一比较信号。第二比较器还被配置为如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则生成第一逻辑电平的第二比较信号。
根据又一实施例，一种用于控制一个或多个开关的方法包括：至少基于与第一电流相关联的信息将第一电流转换为第一经转换电压信号；至少基于与第二电流相关联的信息将第二电流转换为第二经转换电压信号；以及接收第一经转换电压信号和第二经转换电压信号。该方法还包括：处理第一经转换电压信号和第二经转换电压信号；并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成输出信号。用于至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成输出信号的处理包括：如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的输出信号；以及如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则生成第二逻辑电平的输出信号，第二逻辑电平不同于第一逻辑电平。
根据又一实施例，一种用于控制一个或多个开关的方法包括：在第一开关处接收第一输入信号；处理与第一输入信号相关联的信息；并且至少基于与第一输入信号相关联的信息至少允许第一电流流经第一开关。该方法还包括：在第二开关处接收第二输入信号；处理与第二输入信号相关联的信息；并且至少基于与第二输入信号相关联的信息至少允许第二电流流经第二开关。另外，该方法包括：至少基于与第一电流相关联的信息将第一电流转换为第一经转换电压信号；至少基于与第二电流相关联的信息将第二电流转换为第二经转换电压信号；接收第一经转换电压信号和第二经转换电压信号；处理与第一经转换电压信号和第二经转换电压信号相关联的信息。此外，该方法包括：至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第一比较信号，如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则第一比较信号为第一逻辑电平。该方法还包括：至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第二比较信号，如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则第二比较信号为第一逻辑电平。
相比于传统技术，通过本发明获得了许多益处。例如，本发明的一些实施例提供了用于提供高电压隔离并降低制造成本的成本效益好的电路分割方法。在另一示例中，本发明的某些实施例提供了可用于半桥或全桥拓扑(例如串联-并联谐振转换器(SPRC)或电感器-电感器-电容器(LLC)谐振转换器)中的栅极驱动器的高压侧高电压电平位移电路。在又一示例中，本发明的一些实施例提供了在诸如软开关和硬开关应用场合的各种应用中将低电压输入信号转换为高电压栅极驱动信号。在又一示例中，本发明的某些实施例提供了电平位移电路，该电平位移电路基于两个脉冲信号之差来改变栅极驱动信号以提高高频应用的响应速度，其中，电流限制电阻器具有大电阻或者较小的阱电流，以减小功耗。在又一示例中，本发明的一些实施例提供了电流阱组件，用以限制流经高电压晶体管的最大电流从而保护该晶体管并且提供用于控制开关的合适的输入电压。在又一示例中，本发明的某些实施例提供了用于避免在输入脉冲信号到达之前，浮动地电压上升过程期间，栅极驱动信号发生错误翻转的电平位移电路。在又一示例中，本发明的一些实施例提供了用于识别在浮动地电压上升过程期间到达的输入脉冲信号的电平位移电路。在另一示例中，本发明的某些实施例提供了在硬开关操作中具有高响应速度的电平位移电路。
取决于实施例，可以获得一个或多个益处。参考下面的详细描述和附图可以全面地理解本发明的这些益处及其目的、特征和优点。
附图说明
图1是示出用于控制开关的具有电平位移的系统的简化传统示图。
图2是示出作为图1所示系统一部分的高压侧电平位移和栅极驱动器组件的某些组件的简化传统示图。
图3(a)是示出用于控制开关的具有电平位移的另一系统的简化传统示图。
图3(b)是示出用于控制开关的具有电平位移的又一系统的简化传统示图。
图4是示出根据本发明实施例的用于控制开关的具有电平位移的系统的简化示图。
图5是示出根据本发明另一实施例的用于控制开关的具有电平位移的系统的简化示图。
图6是示出根据本发明另一实施例的用于控制开关的具有电平位移的系统的简化示图。
图7是根据本发明一个实施例的图6所示系统的简化时序图。
图8是根据本发明另一实施例的图6所示系统的简化时序图。
图9是根据本发明又一实施例的图6所示系统的简化时序图。
具体实施方式
本发明涉及集成电路。更具体地，本发明提供了用于电压驱动器的电平位移。仅仅作为示例，本发明已应用于半桥或全桥拓扑(例如，LLC谐振拓扑)。但是将认识到，本发明具有更广泛的应用范围。
图4是示出根据本发明实施例的用于控制开关的具有电平位移的系统的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
系统400包括信号生成器402、高压侧电平位移和栅极驱动器组件404、低压侧栅极驱动器406、两个开关489和491以及电容器492。高压侧电平位移和栅极驱动器组件404包括脉冲生成器422、电平位移电路424和高压侧栅极驱动器498。电平位移电路424包括两个晶体管426和428、六个电阻器430，432，434，436，488和490、四个钳位器组件438，439，440和442、差分信号调节组件444以及触发器组件446。例如，晶体管426包括寄生电容器448，晶体管428包括寄生电容器450。在另一示例中，晶体管426和428都是N沟道MOSFET。在又一示例中，晶体管426和428承受高漏极-源极电压。在又一示例中，晶体管426和428各自承受至少400伏的最大漏极-源极电压。在又一示例中，信号生成器402生成脉宽调制(PWM)信号。
根据一个实施例，信号生成器402、低压侧栅极驱动器406、脉冲生成器422、以及电平位移电路424的某些组件被集成到管芯401中。例如，被集成到管芯401的电平位移电路424的组件包括晶体管426和428以及电阻器434和436。在另一示例中，电平位移电路424的一些组件(包括电阻器430，432，488和490、钳位器组件438，439，440和442、差分信号调节组件444以及触发器组件446)和高压侧栅极驱动器498被集成到另一管芯403中，在又一示例中，管芯403中的电路是低电压电路。在又一示例中，由于管芯401和403的物理分离，因此不需要昂贵的高电压隔离工艺。在又一示例中，管芯401和403被封装到芯片中。
根据另一实施例，信号生成器402生成高压侧调制信号418(例如，PWM_H)和低压侧调制信号420(例如，PWM_L)。例如，低压侧栅极驱动器406接收低压侧调制信号420并且作为响应输出用于驱动开关491的低压侧栅极驱动信号419(例如，GATEL)。在另一示例中，高压侧电平位移和栅极驱动器组件404接收高压侧调制信号418并且生成用于驱动开关489的高压侧栅极驱动信号423(例如，GATE_HV)。
根据又一实施例，脉冲生成器422接收高压侧调制信号418(例如，如波形456所示的PWM_H)。例如，脉冲生成器422作为响应在高压侧调制信号418的上升沿处生成脉冲信号452(例如，set)(例如，如波形458所示的)。在另一示例中，脉冲生成器422还在高压侧调制信号418的下降沿处生成脉冲信号454(例如，reset)(例如，如波形460所示)。在又一示例中，脉冲信号452和454被输出来分别驱动晶体管426和428。在又一示例中，管芯401和403经由键合线407和409相连以进行信号传输。在又一示例中，晶体管426通过键合线407向管芯403中的电路发送信号。在又一示例中，晶体管428通过键合线409向管芯403中的电路发送信号。
图5是示出根据本发明另一实施例的用于控制开关的具有电平位移的系统的简化示图，该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
系统500包括信号生成器501、低压侧栅极驱动器503、高压侧电平位移和栅极驱动器组件505、两个开关588和590、以及电容器592。高压侧电平位移和栅极驱动器组件505包括脉冲生成器502、电平位移电路504和高压侧栅极驱动器598。电平位移电路504包括两个晶体管506和508、六个电阻器510，512，514，516，518和520、四个钳位器组件580，582，584和586、差分信号调节组件522以及触发器组件526。
例如，信号生成器501、低压侧栅极驱动器503和高压侧电平位移和栅极驱动器组件505分别与信号生成器402、低压侧栅极驱动器406和高压侧电平位移和栅极驱动器组件404相同。在另一示例中，晶体管506包括寄生电容器528，晶体管508包括寄生电容器530。在又一示例中，晶体管506和508都是N沟道MOSFET。在又一示例中，晶体管506和508被用作开关。在又一示例中，晶体管506和508承受高漏极-源极电压(例如，输入电压594)。在又一示例中，晶体管506和508各自承受至少400伏的最大漏极-源极电压。在又一示例中，电阻器514和516(例如，Rdn)可以用电流阱组件来取代。在又一示例中，开关588和590是晶体管。在又一示例中，晶体管506和508彼此相匹配。在又一示例中，电阻器514和516彼此相匹配。在又一示例中，电阻器518和520彼此相匹配。在又一示例中，电阻器510和512彼此相匹配。在又一示例中，钳位器580和586彼此相匹配。在又一示例中，钳位器582和584彼此相匹配。
根据一个实施例，电阻器514和516被用来分别限制流经晶体管506和508的最大电流。例如，电阻器514、516、518和520被用来为差分信号调节组件522设置阈值电压电平。在另一示例中，电阻器510和512(例如，Rup)被用来设置系统500的初始状态。在又一示例中，电阻器518和520(例如，RZ)被用于基于流经晶体管506和508的电流来生成差分电压信号。
根据另一实施例，信号生成器501生成高压侧调制信号532(例如，PWM_H)和低压侧调制信号531(例如，PWM_L)。例如，低压侧栅极驱动器503接收低压侧调制信号531并且输出用于驱动开关590的低压侧栅极驱动信号553(例如，GATEL)。在另一示例中，高压侧电平位移和栅极驱动器组件505接收高压侧调制信号532并且生成用于驱动开关588的高压侧栅极驱动信号552(例如，GATE_HV)。
根据又一实施例，脉冲生成器502接收调制信号532(例如，如波形556所示的PWM_H)。在又一示例中，脉冲生成器502在调制信号532的上升沿处生成脉冲信号534(例如，set)(例如，如波形558所示的)。在又一示例中，脉冲生成器502还在调制信号532的下降沿处生成脉冲信号536(例如，reset)(例如，如波形560所示)。
根据又一实施例，如果晶体管506被脉冲信号534(例如，set)导通，则电流538(例如，)流经晶体管506(例如，HVNM1)和电阻器514(例如，Rdn)。例如，作为响应，信号540(例如，setb)被生成，并且接近浮动电压542(例如，HB)。在另一示例中，当晶体管506被脉冲信号534(例如，set)导通时，由于脉冲信号536(例如，reset)为逻辑低电平，则晶体管508(例如，HVNM2)截止。在又一示例中，电压信号546(例如，resetb)接近电压544(例如，vddh)。在又一示例中，在正常操作条件下(例如，浮动电压542接近输入电压594)，钳位器组件580被用来使信号540(例如，setb)的最低值不小于浮动电压542(例如，HB)，并且一般情况下，钳位器组件582不工作。在又一示例中，在某些操作条件下(例如，浮动电压542不接近输入电压594)，钳位器组件582会起作用，用于电路保护，并被用来确保信号540(例如，setb)的最低值不会比浮动电压542(例如，HB)低太多。在又一示例中，在正常操作条件下，信号540(例如，setb)的最低值等于电容器592(例如，Cboot)两端的电压与浮动电压542(例如，HB)之和减去钳位器组件580的钳位电压(例如，Vclamp)。在又一示例中，当钳位器组件582在某些操作条件下处于活动状态时，信号540(例如，setb)的最低值等于电容器592(例如，Cboot)两端的电压与浮动电压542(例如，HB)之和减去钳位器组件582的钳位电压(例如，Vclamp2)。在又一示例中，钳位器组件582的钳位电压(例如，Vclamp2)在大小上大于钳位器组件580的钳位电压(例如，Vclamp)。在又一示例中，使电压544(例如，vddh)保持比浮动电压542(例如，HB)高预定值(例如，约10V)。
根据某些实施例，如果晶体管508被脉冲信号536(例如，reset)导通，则电流554(例如，Ireset)流经晶体管508(例如，HVNM2)和电阻器516(例如，Rdn)。例如，信号546(例如，resetb)作为响应被生成为接近浮动电压542(例如，HB)。在另一示例中，当晶体管508被脉冲信号536(例如，reset)导通时，由于脉冲信号534(例如，set)处于逻辑低电平，因此晶体管506截止。在又一示例中，信号540(例如，setb)接近电压544(例如，vddh)。在又一示例中，在正常操作条件下(例如，浮动电压542接近输入电压594)，钳位组件586被用来使信号546(例如，resetb)的最低值不小于浮动电压542(例如，HB)，并且钳位组件584不工作。在又一示例中，在某些操作条件下(例如，浮动电压542不接近输入电压594)，钳位组件584工作以用于电路保护并且被用来确保信号546(例如，resetb)的最低值在大小上不会低于浮动电压542(例如，HB)太多。在又一示例中，在正常操作条件下，信号546(例如，resetb)的最低值等于电容器592(例如，Cboot)两端的电压与浮动电压542(例如，HB)之和减去钳位组件586的钳位电压。在又一示例中，当在某些操作条件下钳位组件584工作时，信号546(例如，resetb)的最低值等于电容器592(例如，Cboot)两端的电压与浮动电压542(例如，HB)之和减去钳位组件584的钳位电压。在又一示例中，钳位组件584的钳位电压在大小上大于钳位组件586的钳位电压。
在另一实施例中，差分信号调节组件522接收信号540(例如，setb)和信号546(例如，resetb)，并且基于信号540与546之差生成两个输出信号548和550。例如，触发器组件526接收输出信号548和550，并且生成栅极控制信号599。在另一示例中，高压侧栅极驱动器598接收信号599并且输出高压侧栅极驱动信号552(例如，GATE_HV)以驱动开关588。
图6是示出根据本发明另一实施例的用于控制开关的具有电平位移的系统的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
系统600包括信号生成器601、低压侧栅极驱动器603、高压侧电平位移和栅极驱动器组件605、两个开关688和690、以及电容器692。高压侧电平位移和栅极驱动器组件605包括脉冲生成器602、电平位移电路604和高压侧栅极驱动器699。电平位移电路604包括两个晶体管606和608、六个电阻器610，612，618，620，683和687、两个电流阱组件614和616、六个齐纳二极管680，681，682，684，685和686、两个比较器622和624、两个偏移组件662和664、以及一个触发器组件626。例如，晶体管606包括寄生电容器628，并且晶体管608包括寄生电容器630。在另一示例中，晶体管606和608都是N沟道MOSFET。在又一示例中，晶体管606和608被用作开关。在又一示例中，晶体管606和608可以承受高漏极-源极电压(例如，输入电压694)。晶体管606和608各自承受至少400伏的最大漏极-源极电压。在又一示例中，开关688和690是晶体管。在又一示例中，晶体管606和608彼此相匹配。在又一示例中，电流阱组件614和616彼此相匹配。在又一示例中，电阻器618和620彼此相匹配。在又一示例中，电阻器610和612彼此相匹配。在又一示例中，齐纳二极管680和686彼此相匹配。在又一示例中，电阻器683和687彼此相匹配。在又一示例中，齐纳二极管681和685彼此相匹配。在又一示例中，齐纳二极管682和684彼此相匹配。在又一示例中，偏移组件662是比较器622的一部分。在又一示例中，偏移组件664是比较器624的一部分。
例如，信号生成器601、低压侧栅极驱动器603和高压侧电平位移和栅极驱动器组件605分别与信号生成器402、低压侧栅极驱动器406、高压侧和平位移和栅极驱动器组件404相同。在另一示例中，信号生成器601、低压侧栅极驱动器603和高压侧电平位移和栅极驱动器组件605分别与信号生成器501、低压侧栅极驱动器503和高压侧电平位移和栅极驱动器组件505相同。在又一示例中，脉冲生成器602、晶体管606和608、电阻器610，612，618和620、以及触发器组件626分别与脉冲生成器502、晶体管506和508、电阻器510，512，518和520、以及触发器组件526相同。在又一示例中，电流阱组件614和616各自包括一个或多个电阻器。在又一示例中，齐纳二极管681和682被包括在钳位器组件(例如，钳位器组件582)中。在又一示例中，齐纳二极管684和685被包括在钳位器组件(例如，钳位器组件584)中。在又一示例中，齐纳二极管680被包括在钳位器组件(例如，钳位器组件580)中。在又一示例中，齐纳二极管686被包括在钳位器组件(例如，钳位器组件586)中。在又一示例中，比较器622和624以及偏移组件662和664被包括在差分信号调节组件(例如，组件522)中。在又一示例中，开关688和690以及电容器692分别与开关588和590以及电容器592相同。
根据一个实施例，电流阱组件614和616被用来分别限制流经晶体管606和608的最大电流。例如，电流阱组件614和电阻器618被用来设置比较器622的阈值电压电平。在另一示例中，电流阱组件616和电阻器620被用来设置比较器624的阈值电压电平。在另一示例中，电阻器610和612(例如，Rup)被用来设置系统600的初始状态。在又一示例中，电阻器618和620(例如，RZ)被用于基于流经晶体管606和608的电流来生成差分电压信号。
根据另一实施例，信号生成器601生成高压侧调制信号632(例如，PWM_H)和低压侧调制信号631(例如，PWM_L)。例如，低压侧栅极驱动器603接收低压侧调制信号631并且输出用于驱动开关690的低压侧栅极驱动信号653(例如，GATEL)。在另一示例中，高压侧电平位移和栅极驱动器组件605接收高压侧调制信号632并且输出用于驱动开关688的高压侧栅极驱动信号652(例如，GATE_HV)。
根据又一实施例，脉冲生成器602接收调制信号632(例如，如波形656所示的PWM_H)。例如，脉冲生成器602在调制信号632的上升沿处生成脉冲信号634(例如，set_pulse)(例如，如波形658所示的)。脉冲生成器602还在调制信号632的下降沿处生成脉冲信号636(例如，reset_pulse)(例如，如波形660所示)。
根据某些实施例，如果脉冲信号634(例如，set_pulse)使晶体管606导通，则电流638(例如，Iset)流经晶体管606(例如，HVNM1)。例如，信号640(例如，setb)作为响应被生成并且接近浮动电压642(例如，HB)。在另一示例中，当晶体管606被脉冲信号634(例如，set_pulse)导通时，由于脉冲信号636(例如，reset_pulse)为逻辑低电平，因此晶体管608(例如，HVNM2)截止。在又一示例中，电压信号646(例如，resetb)接近电压644(例如，vddh)，电压644(例如，vddh)保持高于浮动电压642(例如，HB)预定值(例如，10V)。在又一示例中，在正常操作条件下(例如，浮动电压642接近输入电压694)，齐纳二极管680被用来保持信号640(例如，setb)的最低值不小于浮动电压642(例如，HB)。在又一示例中，齐纳二极管681和682、以及电阻器683在正常操作条件下是非活动的，并且在某些操作条件下(例如，浮动电压642不接近输入电压694)是活动的以用于电路保护。在又一示例中，齐纳二极管681和682、以及电阻器683在处于活动状态时被用来确保信号640(例如，setb)的最低值不会比浮动电压642(例如，HB)低太多。
在另一实施例中，如果晶体管608被脉冲信号636(例如，reset_pulse)导通，则电流654(例如，Ireset)流经晶体管608(例如，HVNM2)。例如，信号646(例如，resetb)作为响应被生成为接近浮动电压642(例如，HB)。在另一示例中，当晶体管608被脉冲信号636(例如，reset_pulse)导通时，由于脉冲信号634(例如，set_pulse)为逻辑低电平，因此晶体管606截止。在又一示例中，电压信号640(例如，setb)接近电压644(例如，vddh)。在又一示例中，在正常操作条件下(例如，浮动电压642接近输入电压694)，齐纳二极管686被用来保持信号646(例如，resetb)的最低值不小于浮动电压642(例如，HB)。在又一示例中，齐纳二极管684和685以及电阻器687在正常操作条件下是非活动的，并且在某些操作条件下(例如，浮动电压642不接近输入电压694)是活动的以用于电路保护。在又一示例中，齐纳二极管684和685、以及电阻器687在处于活动状态时被用来确保信号646(例如，resetb)的最低值不会比浮动电压642(例如，HB)低太多。
在又一实施例中，偏移组件662接收信号646(例如，resetb)并且生成偏移信号668。例如，比较器622在反相端子处接收信号640(例如，setb)并且在非反相端子处接收偏移信号668，并且生成比较信号648(例如，setb_out)。在另一示例中，偏移组件664接收信号640(例如，setb)并且生成偏移信号670。在又一示例中，比较器624在反相端子处接收信号646(例如，resetb)并且在非反相端子处接收偏移信号670，并且生成比较信号650(例如，resetb_out)。在又一示例中，触发器组件626接收信号648和650，并且生成栅极控制信号697。在又一示例中，高压侧栅极驱动器699接收栅极控制信号697并且输出用于驱动开关688的高压侧栅极驱动信号652(例如，GATE_HV)。在又一示例中，偏移信号668在大小上等于信号646(例如，resetb)减去偏移Vos，并且偏移信号670在大小上等于信号640(例如，setb)减去偏移Vos。
图7是根据本发明一个实施例的系统600的简化时序图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
如图7所示，波形702表示作为时间的函数的浮动电压642(例如，HB)，波形704表示作为时间的函数的脉冲信号634(例如，set_pulse)，并且波形706表示作为时间的函数的脉冲信号636(例如，reset_pulse)。另外，波形708表示作为时间的函数的电压640(例如，setb)减去浮动电压642(例如，HB)，波形710表示作为时间的函数的电压信号646(例如，resetb)浮动电压642(例如，HB)，并且波形712表示作为时间的函数的低压侧栅极驱动信号653(例如，GATEL)。此外，波形714表示作为时间的函数的高压侧栅极驱动信号652(例如，GATE_HV)，并且波形716表示作为时间的函数的高压侧调制信号632(例如，PWM_H)。
图7中示出了五个时间段T1、T2、T3、Tp1和Tp2。时间段T1开始于时间t0并结束于时间t1，时间段T2开始于时间t1并结束于时间t2，并且时间段T3开始于时间t2并结束于时间t7。另外，时间段Tp1开始于时间t3并结束于时间t5，并且时间段Tp2开始于时间t6并结束于时间t8。例如，时间t3、t4、t5和t6在时间段T3内。在另一示例中，t0≤t1≤t2≤t3≤t4≤t5≤t6≤t7。在又一示例中，时间段Tp1和Tp2的长度相同。
根据一个实施例，在时间段T1期间，高压侧调制信号632(例如，PWM_H)保持逻辑低电平(例如，如波形716所示)。例如，浮动电压642(例如，HB)保持低值718(例如，如波形702所示的0V)。在另一示例中，信号634(例如，set_pulse)保持逻辑低电平(例如，波形704所示)，并且晶体管606不被导通。在又一示例中，电压信号640(例如，setb)近似等于电压644(例如，vddh)，并且电压信号640(例如，setb)减去浮动电压642在大小上等于值734(例如，如波形708所示)。在又一示例中，信号636(例如，reset_pulse)保持逻辑低电平(例如，如波形706所示)，并且晶体管608不被导通。在又一示例中，电压信号646(例如，resetb)近似等于电压644(例如，vddh)，并且电压信号646(例如，resetb)减去浮动电压642在大小上等于值736(例如，如波形710所示)。在又一示例中，低压侧栅极驱动信号653(例如，GATEL)保持逻辑高电平(例如，如波形712所示)，并且高压侧栅极驱动信号652(例如，GATE_HV)保持逻辑低电平(例如，如波形714所示)。
根据另一实施例，在时间段T2期间，浮动电压642(例如，HB)的大小从低值718(例如，在t1处)增大到输入电压694(例如，t2处的Vin)，如波形702所示。例如，电压644(例如，vddh)随着浮动电压的增大而增大，并且保持大于浮动电压642预定值(例如，10V)。在另一示例中，在浮动电压642(例如，HB)的大小增大的过程期间，大的充电电流696和698分别通过寄生电容器628和630被生成。在又一示例中，如果充电电流696和698大得足以分别使齐纳二极管680和686击穿。在又一示例中，电流696的大部分流经电阻器618(例如，RZ)和齐纳二极管680，并且电流696的小部分流经电阻器610(例如，Rup)。在又一示例中，电流698的大部分流经电阻器620(例如，RZ)和齐纳二极管686，并且电流698的小部分流经电阻器612(例如，Rup)。在又一示例中，信号640(例如，setb)减去浮动电压642(例如，HB)在大小上等于电压644(例如，vddh)减去电阻器618(例如，RZ)和齐纳二极管680两端的电压降(例如，如波形708所示)。在又一示例中，信号640(例如，setb)减去浮动电压642(例如，HB)在时间段T2期间保持为值724。在又一示例中，信号646(例如，resetb)减去浮动电压642(例如，HB)在大小上等于电压644(例如，vddh)减去电阻器620(例如，RZ)和齐纳二极管686两端的电压降(例如，如波形710所示)。在又一示例中，在时间段T2期间，信号646(例如，resetb)减去浮动电压642(例如，HB)保持为值726。在又一示例中，由于偏移组件662和664所生成的偏移(例如，Vos)，比较信号648(例如，setb_out)和比较信号650(例如，resetb_out)不改变逻辑电平。因此，根据某些实施例，浮动电压642的增大(例如，倾斜上升)不会使电平位移电路604的输出产生逻辑错误。例如，高压侧栅极驱动信号652(例如，GATE_HV)在时间段T2期间保持逻辑低电平(例如，如波形714所示)。在另一示例中，低压侧栅极驱动信号653(例如，GATEL)在时间段T2的开始处(例如，在t1处)从逻辑高电平变为逻辑低电平，并且在时间段T2期间保持逻辑低电平(例如，如波形712所示)。
在一个实施例中，在时间段T3的开始处(例如，在t2处)，浮动电压642(例如，HB)的上升过程结束，并且浮动电压642的大小等于输入电压694(例如，Vin)(例如，如波形702所示)。例如，信号640(例如，setb)减去浮动电压642(例如，HB)在大小上从值724增大到值738(例如，在t2处，如波形708所示)。在另一示例中，信号646(例如，resetb)减去浮动电压642(例如，HB)在大小上从值726增大到值740(例如，如波形710所示)。在又一示例中，在时间段T3期间，浮动电压642(例如，HB)在大小上保持等于输入电压694(例如，Vin)(例如，如波形702所示)。在又一示例中，值738在大小上近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。在又一示例中，值740在大小上近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。
在另一实施例中，在时间段Tp1的开始处(例如，在t3处)，调制信号632(例如，PWM_H)从逻辑低电平变为逻辑高电平(例如，如波形716所示的上升沿)。例如，脉冲信号634(例如，set_pulse)从逻辑低电平变为逻辑高电平(例如，在t3处)，在时间段Tp1中保持逻辑高电平，并且在时间段Tp1之后变回逻辑低电平(例如，在t5处，如波形704所示)。在另一示例中，在时间段Tp1期间，晶体管606被脉冲信号634(例如，set_pulse)导通。在又一示例中，信号640(例如，setb)减去浮动电压642(例如，HB)在大小上从值738减小为值722(例如，在t3处)，在时间段Tp1中保持为值722，并且在时间段Tp1之后大小从值722增大到值730(例如，在t5处，如波形708所示)。在又一示例中，在时间段Tp1期间，脉冲信号636(例如，reset_pulse)保持逻辑低电平(例如，如波形706所示)，并且晶体管608保持截止。在又一示例中，信号646(例如，resetb)减去浮动电压642在大小上保持为值740(例如，如波形710所示)。在又一示例中，在时间段Tp1期间，信号640(例如，setb)在大小上小于偏移信号668，偏移信号668等于信号646(例如，resetb)减去偏移Vos。在又一示例中，比较信号648(例如，setb_out)从逻辑低电平变为逻辑高电平。在又一示例中，使高压侧栅极驱动信号652(例如，GATE_HV)从逻辑低电平变为逻辑高电平(例如，在t4处，如波形714所示)。
在又一实施例中，在时间段Tp2的开始处(例如，在t6处)，调制信号632(例如，PWM_H)从逻辑高电平变为逻辑低电平(例如，如波形716所示的下降沿)。例如，脉冲信号636(例如，reset_pulse)从逻辑低电平变为逻辑高电平(例如，在t6处)，在时间段Tp2中保持逻辑高电平，并且在时间段Tp2之后变回逻辑低电平(例如，在t8处，如波形706所示)。在另一示例中，在时间段Tp2期间，晶体管608被脉冲信号636(例如，reset_pulse)导通。在又一示例中，信号646(例如，resetb)减去浮动电压642(例如，HB)在大小上从值740减小为值728(例如，在t6处)，在时间段Tp2中保持为值728，并且在时间段Tp2之后大小从值728增大到值732(例如，在t8处，如波形710所示)。在又一示例中，在时间段Tp2期间，脉冲信号634(例如，set_pulse)为逻辑低电平(例如，如波形704所示)。在又一示例中，晶体管606截止，并且信号640(例如，setb)减去浮动电压642(例如，HB)保持为值730(例如，如波形708所示)。在又一示例中，在时间段Tp2期间，信号646(例如，resetb)在大小上小于偏移信号670，偏移信号670等于信号640(例如，setb)减去偏移Vos。在又一示例中，比较信号650(例如，resetb_out)从逻辑低电平变为逻辑高电平。在又一示例中，使高压侧栅极驱动信号652(例如，GATE_HV)从逻辑高电平变为逻辑低电平(例如，在t7处，如波形714所示)。在又一示例中，浮动电压642(例如，HB)的大小从输入电压694(例如，如波形702所示的t7处的Vin)开始下降。在又一示例中，值730在大小上近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。在又一示例中，值732在大小上近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。
图8是根据本发明另一实施例的系统600的简化时序图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
如图8所示，波形802表示作为时间的函数的浮动电压642(例如，HB)，波形804表示作为时间的函数的脉冲信号634(例如，set_pulse)，并且波形806表示作为时间的函数的脉冲信号636(例如，reset_pulse)。另外，波形808表示作为时间的函数的电压640(例如，setb)减去浮动电压642(例如，HB)，波形810表示作为时间的函数的电压信号646(例如，resetb)浮动电压642(例如，HB)，并且波形812表示作为时间的函数的低压侧栅极驱动信号653(例如，GATEL)。此外，波形814表示作为时间的函数的高压侧栅极驱动信号652(例如，GATE_HV)，并且波形816表示作为时间的函数的高压侧调制信号632(例如，PWM_H)。
图8中示出了六个时间段T5、T6、T7、T8、Tp3和Tp4。时间段T5开始于时间t10并结束于时间t11，时间段T6开始于时间t11并结束于时间t13，时间段T7开始于时间t13并结束于时间t16，并且时间段T8开始于时间t16并结束于时间t18。另外，时间段Tp3开始于时间t12并结束于时间t14，并且时间段Tp4开始于时间t15并结束于时间t17。例如，时间t12在时间段T6内，时间t14和t15在时间段T7内，并且时间t17在时间段T8内。在另一示例中，t10≤t11≤t12≤t13≤t14≤t15≤t16≤t17≤t18。在又一示例中，时间段Tp3和Tp4的长度相同。
根据一个实施例，在时间段T5期间，高压侧调制信号632(例如，PWM_H)保持逻辑低电平(例如，如波形816所示)。例如，低压侧栅极驱动信号653(例如，GATEL)保持逻辑高电平(例如，如波形812所示)，并且高压侧栅极驱动信号652(例如，GATE_HV)保持逻辑低电平(例如，如波形814所示)。在另一示例中，浮动电压642(例如，HB)保持低值818(例如，如波形802所示的0V)。在另一示例中，信号634(例如，set_pulse)保持逻辑低电平(例如，波形804所示)，并且晶体管606不被导通。在又一示例中，电压信号640(例如，setb)近似等于电压644(例如，vddh)，并且电压信号640(例如，setb)减去浮动电压642在大小上等于值840(例如，如波形808所示)。在又一示例中，信号636(例如，reset_pulse)保持逻辑低电平(例如，如波形806所示)，并且晶体管608不被导通。在又一示例中，电压信号646(例如，resetb)近似等于电压644(例如，vddh)，并且电压信号646(例如，resetb)减去浮动电压642在大小上等于值842(例如，如波形810所示)。
根据另一实施例，在时间段T6期间，浮动电压642(例如，HB)的大小从低值818(例如，在t11处)增大到高值820(例如，在t13处)，如波形802所示。例如，电压644(例如，vddh)随着浮动电压642(例如，HB)的增大而增大，并且保持大于浮动电压642预定值(例如，10V)。在另一示例中，在浮动电压642(例如，HB)的上升过程期间，大的充电电流696和698分别通过寄生电容器628和630被生成。在又一示例中，充电电流696和698大得足以分别使齐纳二极管680和686击穿。在又一示例中，信号640(例如，setb)减去浮动电压642(例如，HB)在大小上等于电压644(例如，vddh)减去电阻器618(例如，RZ)和齐纳二极管680两端的电压降(例如，如波形808所示)。在又一示例中，在时间段T6期间，信号640(例如，setb)减去浮动电压642(例如，HB)保持为值824。在又一示例中，信号646(例如，resetb)减去浮动电压642(例如，HB)在大小上等于电压644(例如，vddh)减去电阻器620(例如，RZ)和齐纳二极管686两端的电压降(例如，如波形810所示)。在又一示例中，在时间段T6期间，信号646(例如，setb)减去浮动电压642(例如，HB)保持为值828。在又一示例中，由于偏移组件662和664所生成的偏移(例如，Vos)，比较信号648(例如，setb_out)和比较信号650(例如，resetb_out)不改变逻辑电平。因此，根据某些实施例，浮动电压642的增大(例如，倾斜上升)不会使电平位移电路604的输出产生逻辑错误。例如，高压侧栅极驱动信号652(例如，GATE_HV)在时间段T6期间保持逻辑低电平(例如，如波形814所示)。在另一示例中，低压侧栅极驱动信号653(例如，GATEL)在时间段T6的开始处(例如，在t11处)从逻辑高电平变为逻辑低电平，并且在时间段T6期间保持逻辑低电平(例如，如波形812所示)。
在一个实施例中，在时间段Tp3的开始处(例如，在t12处)，调制信号632(例如，PWM_H)从逻辑低电平变为逻辑高电平(例如，如波形816所示的上升沿)。例如，脉冲信号634(例如，set_pulse)从逻辑低电平变为逻辑高电平(例如，在t12处)，在时间段Tp3中保持逻辑高电平，并且在时间段Tp3之后变回逻辑低电平(例如，在t14处，如波形804所示)。在另一示例中，在时间段Tp3期间，晶体管606被脉冲信号634(例如，set_pulse)导通，生成流经电流阱614的阱电流。在又一示例中，信号640(例如，setb)减去浮动电压642(例如，HB)在大小上从值824减小为值826(例如，在t12处)，在时间段Tp3中保持为值826，并且在时间段Tp3之后大小从值826增大到值832(例如，在t14处，如波形808所示)。在又一示例中，在时间段Tp3期间，脉冲信号636(例如，reset_pulse)保持逻辑低电平(例如，如波形806所示)。在又一示例中，晶体管608保持截止，并且信号646(例如，resetb)保持值828(例如，如波形810所示)。在又一示例中，值832的大小近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。
例如，在时间段Tp3期间，信号640(例如，setb)在大小上低于信号646(例如，resetb)。在另一示例中，信号646与信号640之差等于阱电流与电阻器618(例如，RZ)的电阻之积，并且大于偏移(Vos)。在又一示例中，比较信号648(例如，setb_out)从逻辑低电平变为逻辑高电平。在又一示例中，高压侧栅极驱动信号652(例如，GATE_HV)在时间段T6的结尾处从逻辑低电平变为逻辑高电平(例如，在t13处，如波形814所示)。在又一示例中，开关688闭合(例如，导通)，并且浮动电压642(例如，HB)的大小从值820增大到输入电压694(例如，t13处的Vin)，如波形802所示。因此，根据某些实施例，如果脉冲信号634(例如，set_pulse)在浮动电压642(例如，HB)上升的过程期间到达，则高压侧栅极驱动信号652(例如，GATE_HV)响应于脉冲信号634变为逻辑高电平。
在另一实施例中，在时间段T7的开始处(例如，在t13处)，浮动电压642(例如，HB)的大小等于输入电压694(例如，Vin)(例如，如波形802所示)。例如，信号646(例如，resetb)减去浮动电压642(例如，HB)在大小上从值828增大到值844(例如，如波形810所示)。在另一示例中，在时间段T7期间，浮动电压642(例如，HB)在大小上保持等于输入电压694(例如，Vin)(例如，如波形802所示)。在又一示例中，值844在大小上近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。
在又一实施例中，在时间段Tp4的开始处(例如，在t15处)，调制信号632(例如，PWM_H)从逻辑高电平变为逻辑低电平(例如，如波形816所示的下降沿)。例如，脉冲信号636(例如，reset_pulse)从逻辑低电平变为逻辑高电平(例如，在t15处)，在时间段Tp4中保持逻辑高电平，并且在时间段Tp4之后变回逻辑低电平(例如，在t17处，如波形806所示)。在另一示例中，在时间段Tp4期间，晶体管608被脉冲信号636(例如，reset_pulse)导通。在又一示例中，信号646(例如，resetb)减去浮动电压642(例如，HB)在大小上从值844减小为值830(例如，在t15处)，在时间段Tp4中保持低值830，并且在时间段Tp4之后大小从值830增大到值834(例如，在t17处，如波形810所示)。在又一示例中，值834的大小近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。在又一示例中，在时间段Tp4期间，脉冲信号634(例如，set_pulse)为逻辑低电平(例如，如波形804所示)，并且晶体管606截止。在又一示例中，信号640(例如，setb)减去浮动电压保持为值832(例如，如波形808所示)。在又一示例中，在时间段Tp4期间，信号646(例如，resetb)在大小上小于偏移信号670，偏移信号670等于信号640(例如，setb)减去偏移Vos。在又一示例中，比较信号650(例如，resetb_out)从逻辑低电平变为逻辑高电平。在又一示例中，高压侧栅极驱动信号652(例如，GATE_HV)在时间段T7的结尾处从逻辑高电平变为逻辑低电平(例如，在t16处，如波形814所示)。
根据另一实施例，在时间段T8期间，浮动电压642(例如，HB)的大小从输入电压694(例如，t16处的Vin)下降为值838(例如，如波形802所示)。例如，在时间段T8的结尾处，低压侧栅极驱动信号653(例如，GATEL)从逻辑低电平变为逻辑高电平(例如，在t18处，如波形812所示)。在另一示例中，开关690闭合(例如，导通)，并且浮动电压642(例如，HB)从值838下降到值836(例如，在t18处接近0V)，如波形802所示。
图9是根据本发明又一实施例的系统600的简化时序图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
波形902表示作为时间的函数的浮动电压642(例如，HB)，波形904表示作为时间的函数的脉冲信号634(例如，set_pulse)，并且波形906表示作为时间的函数的脉冲信号636(例如，reset_pulse)。另外，波形908表示作为时间的函数的电压640(例如，setb)减去浮动电压642(例如，HB)，波形910表示作为时间的函数的电压信号646(例如，resetb)浮动电压642(例如，HB)，并且波形912表示作为时间的函数的低压侧栅极驱动信号653(例如，GATEL)。此外，波形914表示作为时间的函数的高压侧栅极驱动信号652(例如，GATE_HV)，并且波形916示作为时间的函数的高压侧调制信号632(例如，PWM_H)。
图9中示出了六个时间段T9、T10、T11、T12、Tp5和Tp6。时间段T9开始于时间t20并结束于时间t21，时间段T10开始于时间t21并结束于时间t23，时间段T11开始于时间t23并结束于时间t26，并且时间段T12开始于时间t26并结束于时间t28。另外，时间段Tp5开始于时间t22并结束于时间t24，并且时间段Tp6开始于时间t25并结束于时间t27。例如，时间t22在时间段T10内，时间t24和t25在时间段T11内，并且时间t27在时间段T12内。在另一示例中，t20≤t21≤t22≤t23≤t24≤t25≤t26≤t27≤t28。在又一示例中，时间段Tp5和Tp6的长度相同。
根据一个实施例，在时间段T9期间，高压侧调制信号632(例如，PWM_H)保持逻辑低电平(例如，如波形916所示)。例如，低压侧栅极驱动信号653(例如，GATEL)保持逻辑高电平(例如，如波形912所示)，并且高压侧栅极驱动信号652(例如，GATE_HV)保持逻辑低电平(例如，如波形914所示)。在另一示例中，浮动电压642(例如，HB)保持低值918(例如，如波形902所示的0V)。在另一示例中，信号634(例如，set_pulse)保持逻辑低电平(例如，波形904所示)，并且晶体管606不被导通。在又一示例中，电压信号640(例如，setb)近似等于电压644(例如，vddh)，并且电压信号640(例如，setb)减去浮动电压642在大小上等于值924(例如，如波形908所示)。在又一示例中，信号636(例如，reset_pulse)保持逻辑低电平(例如，如波形906所示)，并且晶体管608不被导通。在又一示例中，电压信号646(例如，resetb)近似等于电压644(例如，vddh)，并且电压信号646(例如，resetb)减去浮动电压642在大小上等于值928(例如，如波形910所示)。在又一示例中，值928的大小近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。
根据另一实施例，在时间段T10期间，浮动电压642(例如，HB)保持为低值918(例如，如波形902所示)。例如，高压侧栅极驱动信号652(例如，GATE_HV)保持逻辑低电平(例如，如波形914所示)。在另一示例中，低压侧栅极驱动信号653(例如，GATEL)在时间段T10的开始处(例如，在t21处)从逻辑高电平变为逻辑低电平，并且在时间段T10期间保持逻辑低电平(例如，如波形912所示)。
根据又一实施例，在时间段Tp5的开始处(例如，在t22处)，调制信号632(例如，PWM_H)从逻辑低电平变为逻辑高电平(例如，如波形916所示的上升沿)。例如，脉冲信号634(例如，set_pulse)从逻辑低电平变为逻辑高电平(例如，在t22处)，在时间段Tp5中保持逻辑高电平，并且在时间段Tp5之后变回逻辑低电平(例如，在t24处，如波形904所示)。在另一示例中，在时间段Tp5期间，晶体管606被脉冲信号634(例如，set_pulse)导通。在又一示例中，信号640(例如，setb)减去浮动电压642(例如，HB)在大小上从值924减小为值926(例如，在t22处)，在时间段Tp5中保持为值926，并且在时间段Tp5之后大小从值926增大到值932(例如，在t24处，如波形908所示)。在又一示例中，在时间段Tp5期间，脉冲信号636(例如，reset_pulse)保持逻辑低电平(例如，如波形906所示)，并且晶体管608保持截止。在又一示例中，信号646(例如，resetb)减去浮动电压642(例如，HB)保持值928(例如，如波形910所示)。在又一示例中，在时间段Tp5期间，信号640(例如，setb)在大小上小于偏移信号668，偏移信号668等于信号646(例如，resetb)减去偏移Vos。在又一示例中，比较信号648(例如，setb_out)从逻辑低电平变为逻辑高电平。在又一示例中，高压侧栅极驱动信号652(例如，GATE_HV)在时间段T10的结尾处从逻辑低电平变为逻辑高电平(例如，在t23处，如波形914所示)。在又一示例中，开关688闭合(例如，导通)，并且浮动电压642(例如，HB)从值918增大到输入电压694(例如，t23处的Vin)，如波形902所示。在又一示例中，值932的大小近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。
根据又一实施例，在时间段T11期间，浮动电压642(例如，HB)保持为输入电压694(例如，Vin)。例如，调制信号632(例如，PWM_H)在时间段Tp6的开始处从逻辑高电平变为逻辑低电平(例如，如波形916所示的t25处的下降沿)。在另一示例中，脉冲信号636(例如，reset_pulse)从逻辑低电平变为逻辑高电平(例如，在t25处)，在时间段Tp6中保持逻辑高电平，并且在时间段Tp6之后变回逻辑低电平(例如，在t27处，如波形906所示)。在另一示例中，晶体管608被脉冲信号636(例如，reset_pulse)导通。在又一示例中，信号646(例如，resetb)减去浮动电压642(例如，HB)在大小上从值928减小为值930(例如，在t25处)，在时间段Tp6中保持低值930，并且在时间段Tp6之后大小增大到值934(例如，在t27处，如波形910所示)。在另一示例中，在时间段Tp6期间，脉冲信号634(例如，set_pulse)为逻辑低电平(例如，如波形904所示)。在又一示例中，晶体管606截止，并且信号640(例如，setb)减去浮动电压642(例如，HB)保持为值932(例如，如波形908所示)。在又一示例中，在时间段Tp6期间，信号646(例如，resetb)在大小上小于偏移信号670，偏移信号670等于信号640(例如，setb)减去偏移Vos。在又一示例中，比较信号650(例如，resetb_out)从逻辑低电平变为逻辑高电平。在又一示例中，高压侧栅极驱动信号652(例如，GATE_HV)在时间段T11的结尾处从逻辑高电平变为逻辑低电平(例如，在t26处，如波形914所示)。在又一示例中，值934的大小近似等于电压644(例如，vddh)减去浮动电压642(例如，HB)。
根据又一实施例，在时间段T12期间，浮动电压642(例如，HB)保持为输入电压694(例如，Vin)，如波形902所示。例如，在时间段T12的结尾处(例如，在t28处)，低压侧栅极驱动信号653(例如，GATEL)从逻辑低电平变为逻辑高电平(例如，如波形912所示的上升沿)。在另一示例中，开关690闭合(例如，导通)，并且浮动电压642(例如，HB)从输入电压694变为值936(例如，在t28处接近0V)，如波形902所示。
图7、图8和图9可应用于根据本发明一些实施例的系统400。图7、图8和图9可应用于根据本发明某些实施例的系统500。
返回参考图6、图7和图8，例如，集成电路制造过程中，非理想因素可导致电路失配，例如电阻器(例如，Rup，RZ)/或晶体管(例如，晶体管606和608)之间的失配。在另一示例中，如果电路失配使得寄生电容器628的电容比寄生电容器630的电容大m％，则在浮动电压642(例如，HB)的上升过程期间，充电电流696与充电电流698的比率等于m％(例如，0≤m≤100)与1之和。在又一示例中，电流696与电流698之差随着寄生电容器628和630的电容以及m％的值的增大而增大。在又一示例中，如果浮动电压642(例如，HB)的变化率(例如，dV/dt)足够大，则信号640(例如，setb)的大小小于偏移信号668，偏移信号668等于信号646(例如，resetb)减去偏移(例如，Vos)。在又一示例中，比较信号648(例如，setb_out)从逻辑低电平变为逻辑高电平，并且高压侧栅极驱动信号652(例如，GATE_HV)从逻辑低电平变为逻辑高电平。根据某些实施例，因电路失配引起的信号640(例如，setb)与信号646(例如，resetb)之间的最大差值可以被估计出，并且可以适当地选择电阻器618和620(例如，RZ)和/或偏移(例如，Vos)，以在浮动电压642(例如，HB)上升的过程期间避免高压侧栅极驱动信号652(例如，GATE_HV)的错误翻转。
根据另一实施例，一种用于控制一个或多个开关的系统包括第一转换电路、第二转换电路和信号处理组件。第一转换电路被配置为转换第一电流，并且至少基于与第一电流相关联的信息生成第一经转换电压信号。第二转换电路被配置为转换第二电流，并且至少基于与第二电流相关联的信息生成第二经转换电压信号。信号处理组件被配置为接收第一经转换电压信号和第二经转换电压信号，并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成输出信号。信号处理组件还被配置为：如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的输出信号。另外，信号处理组件被配置为：如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则生成第二逻辑电平的输出信号，第二逻辑电平不同于第一逻辑电平。例如，该系统根据图4、图5、图6、图7、图8和/或图9来实现。
根据另一实施例，一种用于控制一个或多个开关的系统包括第一开关、第一电流阱组件、第二开关、第二电流阱组件、第一转换电路、第二转换电路、第一比较器和第二比较器。第一开关被配置为接收第一输入信号，并且至少基于与第一输入信号相关联的信息至少允许第一电流流经第一开关。第一电流阱组件被耦合到第一开关。第二开关被配置为接收第二输入信号，并且至少基于与第二输入信号相关联的信息至少允许第二电流流经第二开关。第二电流阱组件被耦合到第二开关。第一转换电路被配置为转换第一电流，并且至少基于与第一电流相关联的信息生成第一经转换电压信号。第二转换电路被配置为转换第二电流，并且至少基于与第二电流相关联的信息生成第二经转换电压信号。第一比较器被配置为接收第一经转换电压信号和第二经转换电压信号，并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第一比较信号。第二比较器被配置为接收第一经转换电压信号和第二经转换电压信号，并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第二比较信号。另外，第一比较器还被配置为如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的第一比较信号。第二比较器还被配置为如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则生成第一逻辑电平的第二比较信号。例如，该系统根据图4、图5、图6、图7、图8和/或图9来实现。
根据又一实施例，一种用于控制一个或多个开关的方法包括：至少基于与第一电流相关联的信息将第一电流转换为第一经转换电压信号；至少基于与第二电流相关联的信息将第二电流转换为第二经转换电压信号；以及接收第一经转换电压信号和第二经转换电压信号。该方法还包括：处理第一经转换电压信号和第二经转换电压信号；并且至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成输出信号。用于至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成输出信号的处理包括：如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的输出信号；以及如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则生成第二逻辑电平的输出信号，第二逻辑电平不同于第一逻辑电平。例如，该方法根据图4、图5、图6、图7、图8和/或图9来实现。
根据又一实施例，一种用于控制一个或多个开关的方法包括：在第一开关处接收第一输入信号；处理与第一输入信号相关联的信息；并且至少基于与第一输入信号相关联的信息至少允许第一电流流经第一开关。该方法还包括：在第二开关处接收第二输入信号；处理与第二输入信号相关联的信息；并且至少基于与第二输入信号相关联的信息至少允许第二电流流经第二开关。另外，该方法包括：至少基于与第一电流相关联的信息将第一电流转换为第一经转换电压信号；至少基于与第二电流相关联的信息将第二电流转换为第二经转换电压信号；接收第一经转换电压信号和第二经转换电压信号；处理与第一经转换电压信号和第二经转换电压信号相关联的信息。此外，该方法包括：至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第一比较信号，如果第二经转换电压信号比第一经转换电压信号大至少第一预定大小，则第一比较信号为第一逻辑电平。该方法还包括：至少基于与第一经转换电压信号和第二经转换电压信号相关联的信息生成第二比较信号，如果第一经转换电压信号比第二经转换电压信号大至少第二预定大小，则第二比较信号为第一逻辑电平。例如，该方法根据图4、图5、图6、图7、图8和/或图9来实现。
例如，本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地是利用一个或多个软件组件、一个或多个硬件组件和/或软件与硬件组件的一种或多种组合来实现的。在另一示例中，本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地在一个或多个电路中实现，例如在一个或多个模拟电路和/或一个或多个数字电路中实现。在又一示例中，本发明的各个实施例和/或示例可以相组合。
虽然已描述了本发明的具体实施例，然而本领域技术人员将明白，还存在于所述实施例等同的其它实施例。因此，将明白，本发明不受所示具体实施例的限制，而是仅由权利要求的范围来限定。

Claims (33)

1.一种用于控制一个或多个开关的系统，该系统包括：
第一转换电路，被配置为转换第一电流，并且至少基于与所述第一电流相关联的信息生成第一经转换电压信号；
第二转换电路，被配置为转换第二电流，并且至少基于与所述第二电流相关联的信息生成第二经转换电压信号；
信号处理组件，被配置为接收所述第一经转换电压信号和所述第二经转换电压信号，并且至少基于与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息生成输出信号；
其中，所述信号处理组件还被配置为：
如果所述第二经转换电压信号比所述第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的所述输出信号；以及
如果所述第一经转换电压信号比所述第二经转换电压信号大至少第二预定大小，则生成第二逻辑电平的所述输出信号，所述第二逻辑电平不同于所述第一逻辑电平。
2.如权利要求1所述的系统，其中：
所述信号处理组件包括差分处理组件和触发器组件；
所述差分处理组件被配置为生成第一比较信号和第二比较信号；以及
所述触发器组件被配置为至少接收所述第一比较信号和所述第二比较信号。
3.如权利要求2所述的系统，其中，所述差分处理组件还被配置为：
如果所述第二经转换电压信号比所述第一经转换电压信号大至少第一预定大小，则生成所述第一逻辑电平的所述第一比较信号和所述第二逻辑电平的所述第二比较信号；以及
如果所述第一经转换电压信号比所述第二经转换电压信号大至少第二预定大小，则生成所述第二逻辑电平的所述第一比较信号和所述第一逻辑电平的所述第二比较信号。
4.如权利要求3所述的系统，其中，所述触发器组件还被配置为：
如果所述第一比较信号为所述第一逻辑电平并且所述第二比较信号为所述第二逻辑电平，则生成所述第一逻辑电平的所述输出信号；以及
如果所述第一比较信号为所述第二逻辑电平并且所述第二比较信号为所述第一逻辑电平，则生成所述第二逻辑电平的所述输出信号。
5.如权利要求1所述的系统，还包括：
第一开关，被配置为接收第一输入信号，并且至少基于与所述第一输入信号相关联的信息允许所述第一电流流经所述第一开关；以及
第二开关，被配置为接收第二输入信号，并且至少基于与所述第二输入信号相关联的信息允许所述第二电流流经所述第二开关。
6.如权利要求5所述的系统，其中，所述第一开关是被配置为承受至少400伏的第一最大漏极-源极电压的第一N沟道晶体管。
7.如权利要求6所述的系统，其中，所述第二开关是被配置为承受至少400伏的第二最大漏极-源极电压的第二N沟道晶体管。
8.如权利要求5所述的系统，其中：
所述第一转换电路、所述第二转换电路和所述信号处理组件位于第一管芯内；
所述第一开关和所述第二开关位于第二管芯内；以及
所述第一管芯不同于所述第二管芯。
9.如权利要求8所述的系统，其中，所述第一管芯和所述第二管芯通过键合线相连。
10.如权利要求9所述的系统，其中，所述第一管芯和所述第二管芯被封装到同一芯片内。
11.如权利要求5所述的系统，还包括：
第一电阻器，该第一电阻器被耦合在所述第一开关与地电压之间；以及
第二电阻器，该第二电阻器被耦合在所述第二开关与所述地电压之间。
12.如权利要求5所述的系统，其中，所述信号处理组件还被配置为接收第一电压和第二电压，所述第一电压减去所述第二电压在大小上等于预定值。
13.如权利要求12所述的系统，其中：
所述第一开关还被配置为在第一时间处接收所述第一逻辑电平的所述第一输入信号，所述第一时间在所述第二电压的大小增大到第二预定值之后；
所述第二开关还被配置为在所述第一时间处接收所述第二逻辑电平的所述第二输入信号；以及
所述信号处理组件还被配置为在第二时间处将所述输出信号从所述第二逻辑电平改变为所述第一逻辑电平，所述第二时间不早于所述第一时间。
14.如权利要求13所述的系统，其中：
所述第一开关还被配置为在第三时间处接收所述第二逻辑电平的所述第一输入信号，所述第三时间在所述第二电压的大小减小到第三预定值之前；
所述第二开关还被配置为在所述第三时间处接收所述第一逻辑电平的所述第二输入信号；以及
所述信号处理组件还被配置为在第四时间处将所述输出信号从所述第一逻辑电平改变为所述第二逻辑电平，所述第四时间不早于所述第三时间。
15.如权利要求12所述的系统，其中：
所述第一开关还被配置为在第一时间处接收所述第一逻辑电平的所述第一输入信号，在所述第一时间处所述第二电压的大小增大到小于第二预定值的中间值；
所述第二开关还被配置为在所述第一时间处接收所述第二逻辑电平的所述第二输入信号；以及
所述信号处理组件还被配置为在第二时间处将所述输出信号从所述第二逻辑电平改变为所述第一逻辑电平，所述第二时间不早于所述第一时间，在所述第二时间处所述第二电压的大小从所述中间值增大到所述第二预定值。
16.如权利要求15所述的系统，其中：
所述第一开关还被配置为在第三时间处接收所述第二逻辑电平的所述第一输入信号，所述第三时间在所述第二电压的大小减小到第三预定值之前；
所述第二开关还被配置为在所述第三时间处接收所述第一逻辑电平的所述第二输入信号；以及
所述信号处理组件还被配置为在第四时间处将所述输出信号从所述第一逻辑电平改变为所述第二逻辑电平，所述第四时间不早于所述第三时间。
17.如权利要求12所述的系统，其中：
所述第一开关还被配置为在第一时间处接收所述第一逻辑电平的所述第一输入信号，所述第一时间在所述第二电压的大小增大到第二预定值之前；
所述第二开关还被配置为在所述第一时间处接收所述第二逻辑电平的所述第二输入信号；以及
所述信号处理组件还被配置为在第二时间处将所述输出信号从所述第二逻辑电平改变为所述第一逻辑电平，所述第二时间不早于所述第一时间。
18.如权利要求17所述的系统，其中：
所述第一开关还被配置为在第三时间处接收所述第二逻辑电平的所述第一输入信号，所述第三时间在所述第二电压的大小减小到第三预定值之前；
所述第二开关还被配置为在所述第三时间处接收所述第一逻辑电平的所述第二输入信号；以及
所述信号处理组件还被配置为在第四时间处将所述输出信号从所述第一逻辑电平改变为所述第二逻辑电平，所述第四时间不早于所述第三时间。
19.一种用于控制一个或多个开关的系统，该系统包括：
第一开关，被配置为接收第一输入信号，并且至少基于与所述第一输入信号相关联的信息至少允许所述第一电流流经所述第一开关；
第一电流阱组件，被耦合到所述第一开关；
第二开关，被配置为接收第二输入信号，并且至少基于与所述第二输入信号相关联的信息至少允许所述第二电流流经所述第二开关；
第二电流阱组件，被耦合到所述第二开关；
第一转换电路，被配置为转换所述第一电流，并且至少基于与所述第一电流相关联的信息生成第一经转换电压信号；
第二转换电路，被配置为转换所述第二电流，并且至少基于与所述第二电流相关联的信息生成第二经转换电压信号；
第一比较器，被配置为接收所述第一经转换电压信号和所述第二经转换电压信号，并且至少基于与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息生成第一比较信号；以及
第二比较器，被配置为接收所述第一经转换电压信号和所述第二经转换电压信号，并且至少基于与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息生成第二比较信号；
其中：
所述第一比较器还被配置为如果所述第二经转换电压信号比所述第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的所述第一比较信号；以及
所述第二比较器还被配置为如果所述第一经转换电压信号比所述第二经转换电压信号大至少第二预定大小，则生成所述第一逻辑电平的所述第二比较信号。
20.如权利要求19所述的系统，其中：
所述第一比较器还被配置为如果所述第一经转换电压信号比所述第二经转换电压信号大至少所述第二预定大小，则生成第二逻辑电平的所述第一比较信号；以及
所述第二比较器还被配置为如果所述第二经转换电压信号比所述第一经转换电压信号大至少第一预定大小，则生成所述第二逻辑电平的所述第二比较信号。
21.如权利要求20所述的系统，还包括：
触发器组件，被配置为至少接收所述第一比较信号和所述第二比较信号；
其中，所述触发器组件还被配置为：
如果所述第一比较信号为所述第一逻辑电平并且所述第二比较信号为所述第二逻辑电平，则生成所述第一逻辑电平的输出信号；以及
如果所述第一比较信号为所述第二逻辑电平并且所述第二比较信号为所述第一逻辑电平，则生成所述第二逻辑电平的输出信号。
22.如权利要求21所述的系统，其中：
所述第一转换电路、所述第二转换电路、所述第一比较器、所述第二比较器和所述触发器组件位于第一管芯内；
所述第一开关、所述第二开关、所述第一电流阱组件和所述第二电流阱组件位于第二管芯内；以及
所述第一管芯不同于所述第二管芯。
23.如权利要求22所述的系统，其中，所述第一管芯和所述第二管芯通过键合线相连。
24.如权利要求23所述的系统，其中，所述第一管芯和所述第二管芯被封装到同一芯片内。
25.如权利要求21所述的系统，其中：
所述第一比较器还被配置为接收第一电压和第二电压，所述第一电压减去所述第二电压在大小上等于第一预定值；以及
所述第二比较器还被配置为接收所述第一电压和所述第二电压。
26.如权利要求25所述的系统，其中：
所述第一开关还被配置为在第一时间处接收所述第一逻辑电平的所述第一输入信号，所述第一时间在所述第二电压的大小增大到第二预定值之后；
所述第二开关还被配置为在所述第一时间处接收所述第二逻辑电平的所述第二输入信号；以及
所述触发器组件还被配置为在第二时间处将所述输出信号从所述第二逻辑电平改变为所述第一逻辑电平，所述第二时间不早于所述第一时间。
27.如权利要求26所述的系统，其中：
所述第一开关还被配置为在第三时间处接收所述第二逻辑电平的所述第一输入信号，所述第三时间在所述第二电压的大小减小到第三预定值之前；
所述第二开关还被配置为在所述第三时间处接收所述第一逻辑电平的所述第二输入信号；以及
所述触发器组件还被配置为在第四时间处将所述输出信号从所述第一逻辑电平改变为所述第二逻辑电平，所述第四时间不早于所述第三时间。
28.如权利要求25所述的系统，其中：
所述第一开关还被配置为在第一时间处接收所述第一逻辑电平的所述第一输入信号，在所述第一时间处所述第二电压的大小增大到小于第二预定值的中间值；
所述第二开关还被配置为在所述第一时间处接收所述第二逻辑电平的所述第二输入信号；以及
所述触发器组件还被配置为在第二时间处将所述输出信号从所述第二逻辑电平改变为所述第一逻辑电平，所述第二时间不早于所述第一时间，在所述第二时间处所述第二电压的大小从所述中间值增大到所述第二预定值。
29.如权利要求28所述的系统，其中：
所述第一开关还被配置为在第三时间处接收所述第二逻辑电平的所述第一输入信号，所述第三时间在所述第二电压的大小减小到第三预定值之前；
所述第二开关还被配置为在所述第三时间处接收所述第一逻辑电平的所述第二输入信号；以及
所述触发器组件还被配置为在第四时间处将所述输出信号从所述第一逻辑电平改变为所述第二逻辑电平，所述第四时间不早于所述第三时间。
30.如权利要求25所述的系统，其中：
所述第一开关还被配置为在第一时间处接收所述第一逻辑电平的所述第一输入信号，所述第一时间在所述第二电压的大小增大到第二预定值之前；
所述第二开关还被配置为在所述第一时间处接收所述第二逻辑电平的所述第二输入信号；以及
所述触发器组件还被配置为在第二时间处将所述输出信号从所述第二逻辑电平改变为所述第一逻辑电平，所述第二时间不早于所述第一时间。
31.如权利要求30所述的系统，其中：
所述第一开关还被配置为在第三时间处接收所述第二逻辑电平的所述第一输入信号，所述第三时间在所述第二电压的大小减小到第三预定值之前；
所述第二开关还被配置为在所述第三时间处接收所述第一逻辑电平的所述第二输入信号；以及
所述触发器组件还被配置为在第四时间处将所述输出信号从所述第一逻辑电平改变为所述第二逻辑电平，所述第四时间不早于所述第三时间。
32.一种用于控制一个或多个开关的方法，该方法包括：
至少基于与第一电流相关联的信息将所述第一电流转换为第一经转换电压信号；
至少基于与第二电流相关联的信息将所述第二电流转换为第二经转换电压信号；
接收所述第一经转换电压信号和所述第二经转换电压信号；
处理所述第一经转换电压信号和所述第二经转换电压信号；
至少基于与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息生成输出信号；
其中，用于至少基于与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息生成输出信号的处理包括：
如果所述第二经转换电压信号比所述第一经转换电压信号大至少第一预定大小，则生成第一逻辑电平的所述输出信号；以及
如果所述第一经转换电压信号比所述第二经转换电压信号大至少第二预定大小，则生成第二逻辑电平的所述输出信号，所述第二逻辑电平不同于所述第一逻辑电平。
33.一种用于控制一个或多个开关的方法，该方法包括：
在第一开关处接收第一输入信号；
处理与所述第一输入信号相关联的信息；
至少基于与所述第一输入信号相关联的信息至少允许所述第一电流流经所述第一开关；
在第二开关处接收第二输入信号；
处理与所述第二输入信号相关联的信息；
至少基于与所述第二输入信号相关联的信息至少允许所述第二电流流经所述第二开关；
至少基于与所述第一电流相关联的信息将所述第一电流转换为第一经转换电压信号；
至少基于与所述第二电流相关联的信息将所述第二电流转换为第二经转换电压信号；
接收所述第一经转换电压信号和所述第二经转换电压信号；
处理与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息；
至少基于与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息生成第一比较信号，如果所述第二经转换电压信号比所述第一经转换电压信号大至少第一预定大小，则所述第一比较信号为第一逻辑电平；以及
至少基于与所述第一经转换电压信号和所述第二经转换电压信号相关联的信息生成第二比较信号，如果所述第一经转换电压信号比所述第二经转换电压信号大至少第二预定大小，则所述第二比较信号为所述第一逻辑电平。
CN201210031977.0A 2012-02-07 2012-02-07 用于电压驱动器的电平位移系统和方法 Active CN103248353B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210031977.0A CN103248353B (zh) 2012-02-07 2012-02-07 用于电压驱动器的电平位移系统和方法
US13/415,329 US8736345B2 (en) 2012-02-07 2012-03-08 Systems and methods of level shifting for voltage drivers
TW101110595A TWI472162B (zh) 2012-02-07 2012-03-27 Standard displacement system and method for voltage driver
US14/243,827 US9768777B2 (en) 2012-02-07 2014-04-02 Systems and methods of level shifting for voltage drivers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210031977.0A CN103248353B (zh) 2012-02-07 2012-02-07 用于电压驱动器的电平位移系统和方法

Publications (2)

Publication Number Publication Date
CN103248353A true CN103248353A (zh) 2013-08-14
CN103248353B CN103248353B (zh) 2016-05-25

Family

ID=48902365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210031977.0A Active CN103248353B (zh) 2012-02-07 2012-02-07 用于电压驱动器的电平位移系统和方法

Country Status (3)

Country Link
US (2) US8736345B2 (zh)
CN (1) CN103248353B (zh)
TW (1) TWI472162B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030480A (zh) * 2019-12-30 2020-04-17 上海晶丰明源半导体股份有限公司 开关电源系统及恒压控制电路
CN112073054A (zh) * 2019-06-10 2020-12-11 上海韦尔半导体股份有限公司 电平转换器
CN112073054B (zh) * 2019-06-10 2024-06-28 上海韦尔半导体股份有限公司 电平转换器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248353B (zh) * 2012-02-07 2016-05-25 昂宝电子（上海）有限公司 用于电压驱动器的电平位移系统和方法
US9696350B2 (en) * 2013-03-15 2017-07-04 Intel Corporation Non-linear control for voltage regulator
JP6088331B2 (ja) * 2013-04-10 2017-03-01 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
JP6171861B2 (ja) * 2013-11-07 2017-08-02 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
US9379695B2 (en) * 2013-12-30 2016-06-28 Infineon Technologies Ag Circuit and method for operating a half-bridge
US9960620B2 (en) 2014-09-16 2018-05-01 Navitas Semiconductor, Inc. Bootstrap capacitor charging circuit for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US9654087B1 (en) * 2016-06-09 2017-05-16 Infineon Technologies Austria Ag Level shifter circuit
US10116301B2 (en) * 2016-07-12 2018-10-30 Infineon Technologies Americas Corp. Cross-coupled, narrow pulse, high voltage level shifting circuit with voltage domain common mode rejection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110570A (zh) * 2007-07-02 2008-01-23 埃派克森微电子(上海)有限公司 抑制数字音频功率放大器噪声的方法
US7859906B1 (en) * 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635975B2 (ja) 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路
US7304539B2 (en) * 2003-10-16 2007-12-04 Renesas Technology Corporation High frequency power amplifier circuit and electronic component for high frequency power amplifier
US20070001742A1 (en) * 2005-06-30 2007-01-04 Katsumi Ishikawa Driving circuit for switching elements
US7782115B2 (en) * 2008-04-11 2010-08-24 Asic Advantage Inc. Voltage level shifter
US8405422B2 (en) * 2010-09-30 2013-03-26 Fuji Electric Co., Ltd. Level shift circuit
CN103248353B (zh) * 2012-02-07 2016-05-25 昂宝电子（上海）有限公司 用于电压驱动器的电平位移系统和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859906B1 (en) * 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit
CN101110570A (zh) * 2007-07-02 2008-01-23 埃派克森微电子(上海)有限公司 抑制数字音频功率放大器噪声的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112073054A (zh) * 2019-06-10 2020-12-11 上海韦尔半导体股份有限公司 电平转换器
CN112073054B (zh) * 2019-06-10 2024-06-28 上海韦尔半导体股份有限公司 电平转换器
CN111030480A (zh) * 2019-12-30 2020-04-17 上海晶丰明源半导体股份有限公司 开关电源系统及恒压控制电路
CN112039353A (zh) * 2019-12-30 2020-12-04 上海晶丰明源半导体股份有限公司 开关电源系统及恒压控制电路

Also Published As

Publication number Publication date
US20130200938A1 (en) 2013-08-08
TWI472162B (zh) 2015-02-01
US8736345B2 (en) 2014-05-27
CN103248353B (zh) 2016-05-25
US9768777B2 (en) 2017-09-19
US20140210541A1 (en) 2014-07-31
TW201334418A (zh) 2013-08-16

Similar Documents

Publication Publication Date Title
CN103248353A (zh) 用于电压驱动器的电平位移系统和方法
TWI615699B (zh) 用於氮化鎵電路負載之氮化鎵電路驅動器
CN106688183B (zh) 自灭弧式半导体元件的短路保护电路
EP3621202B1 (en) Adaptive multi-level gate driver
TWI681630B (zh) 半橋式GaN電路及電子組件
US8928363B2 (en) Semiconductor drive circuit and power conversion apparatus using same
US8836300B2 (en) Step-down switching regulator
CN110176871A (zh) 用于使体二极管功率损耗最小化的开关转换器的栅极驱动器
CN111799992A (zh) GaN半桥电路和GaN自举电源电压发生器电路
CN107210977B (zh) 信号传输装置
WO2012177873A2 (en) High temperature half bridge gate driver
CN113422509B (zh) 利用一或多个基于GaN的半导体装置的功率转换电路
US9343949B2 (en) Control circuit to detect a noise signal during a state change of a switch
US10700590B2 (en) Drive device and power conversion device
JP4991446B2 (ja) 電力変換装置
CN109302855B (zh) 脉冲驱动功率fet
JP4462776B2 (ja) 電力変換装置および信号レベル変換装置
US9606567B2 (en) Method and apparatus for providing electrical isolation
CN111555595A (zh) 一种开启速率可控的GaN功率管栅驱动电路
JP2019110431A (ja) 半導体装置およびパワーモジュール
CN102158219B (zh) 一种信号处理系统
US10958065B2 (en) Switching circuit
CN112019199A (zh) 开关晶体管的驱动电路
US7170321B2 (en) Gate drive circuit with negative offset
US20240195404A1 (en) Switched inductive storage element to enhance gate drive at turn-off

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant