CN103235632B - 一种低压跟随的开环电压调整电路 - Google Patents
一种低压跟随的开环电压调整电路 Download PDFInfo
- Publication number
- CN103235632B CN103235632B CN201310129076.XA CN201310129076A CN103235632B CN 103235632 B CN103235632 B CN 103235632B CN 201310129076 A CN201310129076 A CN 201310129076A CN 103235632 B CN103235632 B CN 103235632B
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos tube
- grid end
- drain terminal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- 238000004088 simulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
本发明属于模拟电源技术领域，涉及一种电压调整电路结构，具体为一种低压跟随的开环电压调整电路，其提供了一个低电压降、高稳定性的电压调整电路，其包括参考电路和输出电路，参考电路包括栅端相连的第一PMOS管和第二PMOS管，第二PMOS管的依次串联连接第三PMOS管、第四NMOS管后接地，第三PMOS管的栅端连接参考电压，输出电路包括依次串联的第五PMOS管、第六PMOS管、第七NMOS管，第五PMOS管的漏端、第六PMOS管的源端分别连接第八NMOS管的栅端，第八NMOS管的源端与第九PMOS管的漏端相连后连接电压输出端，第九PMOS管栅端分别连接第十PMOS管的漏端、第十一NMOS管的漏端，第十一NMOS管的源端接地、栅端分别连接第十二PMOS管的漏端、第十三NMOS管的漏端。
Description
技术领域
本发明属于模拟电源技术领域，涉及一种电压调整电路结构，具体为一种低压跟随的开环电压调整电路。
背景技术
传统的电压调整电路，如图1所示，由电压比较器、N型或P型输出驱动管、分压电路、反馈电路等组成，这种电路一方面对环路的稳定性要求较高，另外一方面，当电源电压较低时，输出电压无法充分跟随电源电压，从而造成电压损失。
发明内容
为了解决上述问题，本发明提供了一种低压跟随的开环电压调整电路，其提供了一个低电压降、高稳定性的电压调整电路。
其技术方案是这样的：一种低压跟随的开环电压调整电路，其特征在于，其包括参考电路和输出电路，所述参考电路包括栅端相连的第一PMOS管和第二PMOS管，所述第一PMOS管的源端连接电源VDD，所述第一PMOS管的栅端和漏端相连产生pbias信号，所述第一PMOS管的漏端连接参考电流源后接地，所述第二PMOS管的源端连接所述电源VDD，所述第二PMOS管的依次串联连接第三PMOS管、第四NMOS管后接地，所述第三PMOS管的栅端连接参考电压，所述第四NMOS管的栅端、漏端相连产生nbias1信号，所述输出电路包括依次串联的第五PMOS管、第六PMOS管、第七NMOS管，所述第五PMOS管的源端连接所述电源VDD、栅端连接所述pbias信号，所述第六PMOS管的栅端连接所述参考电压，所述第七NMOS管的栅端和漏端相连、源端接地，所述第五PMOS管的漏端、第六PMOS管的源端分别连接第八NMOS管的栅端，所述第八NMOS管的漏端连接所述电源VDD、源端与第九PMOS管的漏端相连后连接电压输出端，所述第九PMOS管的源端连接所述电源VDD、栅端分别连接第十PMOS管的漏端、第十一NMOS管的漏端，所述第十PMOS管的源端连接所述电源VDD、栅端连接所述pbias信号，所述第十一NMOS管的源端接地、栅端分别连接第十二PMOS管的漏端、第十三NMOS管的漏端，所述第十二PMOS管的源端连接所述电源VDD、栅端连接所述pbias信号，所述第十三NMOS管的栅端连接所述nbias1信号、源端接地。
其进一步特征在于，所述第一PMOS管与所述第二、第五、第十、第十二PMOS管为倍乘关系；所述第十PMOS管大于第二PMOS管，所述第二PMOS管、第五PMOS管与所述第十二PMOS管相同；所述第三PMOS管与所述第六PMOS管为倍乘关系；所述第三PMOS管与所述第六PMOS管相同；所述第四NMOS管与所述第七NMOS管、第十三NMOS管为倍乘关系；所述第十三NMOS管大于所述第四NMOS管，所述第四NMOS管与所述第七NMOS管相同。
采用本发明的结构后，在电源电压较低情况下，电压输出端的输出电压通过第九PMOS管能较好的跟随电源电压，而在电源电压较高的情况下，输出电压通过第八NMOS管被参考电压Vref限制，同时，参考电路和输出电路为两路独立的电路结构，较好地隔离了来自电压输出端产生的干扰，使得电路形成开环结构，稳定性高。
附图说明
图1为现有技术电路图；
图2为本发明电路图；
图3为NMOS管和PMOS管示意图。
具体实施方式
见图2所示，一种低压跟随的开环电压调整电路，其包括参考电路和输出电路，参考电路包括栅端相连的第一PMOS管M1和第二PMOS管M2，第一PMOS管M1的源端连接电源VDD，第一PMOS管M1的栅端和漏端相连产生pbias信号，第一PMOS管M1的漏端连接参考电流源Iref后接地GND，第二PMOS管M2的源端连接电源VDD，第二PMOS管M2的依次串联连接第三PMOS管M3、第四NMOS管M4后接地GND，第三PMOS管M3的栅端连接参考电压Vref，第四NMOS管M4的栅端、漏端相连产生nbias1信号，输出电路包括依次串联的第五PMOS管M5、第六PMOS管M6、第七NMOS管M7，第五PMOS管M5的源端连接电源VDD、栅端连接pbias信号，第六PMOS管M6的栅端连接参考电压Vref，第七NMOS管M7的栅端和漏端相连、源端接地GND，第五PMOS管M5的漏端、第六PMOS管M6的源端分别连接第八NMOS管M8的栅端，第八NMOS管M8的漏端连接电源VDD、源端与第九PMOS管M9的漏端相连后连接电压输出端，第九PMOS管M9的源端连接电源VDD、栅端分别连接第十PMOS管M10的漏端、第十一NMOS管M11的漏端，第十PMOS管M10的源端连接电源VDD、栅端连接pbias信号，第十一NMOS管M11的源端接地GND、栅端分别连接第十二PMOS管M12的漏端、第十三NMOS管M13的漏端，第十二PMOS管M12的源端连接电源VDD、栅端连接pbias信号，第十三NMOS管M13的栅端连接nbias1信号、源端接地GND，见图3所示，为图1、图2中NMOS管和PMOS管的源端、栅端、漏端示意图；第一PMOS管M1与第二、第五、第十、第十二PMOS管M2、M5、M10、M12为倍乘关系；第十PMOS管M10大于第二PMOS管M2，第二PMOS管M2、第五PMOS管M5与第十二PMOS管M12相同，第三PMOS管M3与第六PMOS管M6为倍乘关系，第三PMOS管M3与第六PMOS管M6相同，第四NMOS管M4与第七NMOS管M7、第十三NMOS管M13为倍乘关系，第十三NMOS管M13大于第四NMOS管M4，第四NMOS管M4与第七NMOS管M7相同，对应的MOS管之间设置为倍乘关系，保证电路的稳定运行；参考电压Vref和电源VDD的电源电压比较后的电流可与参考电流源Iref的参考电流进行比较。
其工作原理如下所述：参考电压Vref接入电路后，第五PMOS管M5的漏端与第六PMOS管M6的源端处电流比较得到Vgn输出给第八NMOS管M8的栅端，由Vgn控制第八NMOS管M8，十二PMOS管M12的漏端与第十三NMOS管M13的漏端处的电流比较后得到Vc输出给第十一NMOS管M11的栅端，由Vc控制第十一NMOS管M11，第十PMOS管M10的漏端与第十一NMOS管M11的漏端处的电流比较后得到电压Vgp输出给第九PMOS管M9的栅端，由Vgp控制第九PMOS管M9，假设第三PMOS管M3与第六PMOS管M6的阈值电压为Vtp，第十一NMOS管M11的阈值电压为Vtn1，第八NMOS管M8的阈值电压为Vtn2，电源VDD的电源电压为Vd. 当Vd＜（Vref+Vtp）时，第三PMOS管M3与第六PMOS管M6关闭，第四NMOS管M4与第七NMOS管M7处电路不通，第十三NMOS管M13处电路也不通，此时Vgn=Vd，Vc=Vd，第十PMOS管M10的漏端与第十一NMOS管M11的漏端相当于被拉低至地GND端，即Vgp=0，第八NMOS管M8与第九PMOS管M9都导通，输出电压Vout=Vd；当Vd≥（Vref+Vtp）时，第三PMOS管M3与第六PMOS管M6都导通，第四NMOS管M4处产生nbias信号传递到第十三NMOS管M13的栅端，第十三NMOS管M13导通，此时Vc＜Vtn1，Vgp=Vd，此时第九PMOS管M9关闭，第八NMOS管M8导通，输出电压Vout=（Vref+Vtp-Vtn2）。
Claims (7)
1.一种低压跟随的开环电压调整电路，其包括参考电路和输出电路，其特征在于，所述参考电路包括栅端相连的第一PMOS管和第二PMOS管，所述第一PMOS管的源端连接电源VDD，所述第一PMOS管的栅端和漏端相连产生pbias信号，所述第一PMOS管的漏端连接参考电流源后接地，所述第二PMOS管的源端连接所述电源VDD，所述第二PMOS管的漏端依次串联连接第三PMOS管、第四NMOS管后接地，所述第三PMOS管的栅端连接参考电压，所述第四NMOS管的栅端、漏端相连产生nbias1信号，所述输出电路包括依次串联的第五PMOS管、第六PMOS管、第七NMOS管，所述第五PMOS管的源端连接所述电源VDD、栅端连接所述pbias信号，所述第六PMOS管的栅端连接所述参考电压，所述第七NMOS管的栅端和漏端相连、源端接地，所述第五PMOS管的漏端、第六PMOS管的源端分别连接第八NMOS管的栅端，所述第八NMOS管的漏端连接所述电源VDD、源端与第九PMOS管的漏端相连后连接电压输出端，所述第九PMOS管的源端连接所述电源VDD、栅端分别连接第十PMOS管的漏端、第十一NMOS管的漏端，所述第十PMOS管的源端连接所述电源VDD、栅端连接所述pbias信号，所述第十一NMOS管的源端接地、栅端分别连接第十二PMOS管的漏端、第十三NMOS管的漏端，所述第十二PMOS管的源端连接所述电源VDD、栅端连接所述pbias信号，所述第十三NMOS管的栅端连接所述nbias1信号、源端接地。
2.根据权利要求1所述的一种低压跟随的开环电压调整电路，其特征在于，所述第一PMOS管与所述第二、第五、第十、第十二PMOS管为倍乘关系。
3.根据权利要求2所述的一种低压跟随的开环电压调整电路，其特征在于，所述第十PMOS管大于第二PMOS管，所述第二PMOS管、第五PMOS管与所述第十二PMOS管相同。
4.根据权利要求1所述的一种低压跟随的开环电压调整电路，其特征在于，所述第三PMOS管与所述第六PMOS管为倍乘关系。
5.根据权利要求4所述的一种低压跟随的开环电压调整电路，其特征在于，所述第三PMOS管与所述第六PMOS管相同。
6.根据权利要求1所述的一种低压跟随的开环电压调整电路，其特征在于，所述第四NMOS管与所述第七NMOS管、第十三NMOS管为倍乘关系。
7.根据权利要求6所述的一种低压跟随的开环电压调整电路，其特征在于，所述第十三NMOS管大于所述第四NMOS管，所述第四NMOS管与所述第七NMOS管相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310129076.XA CN103235632B (zh) | 2013-04-15 | 2013-04-15 | 一种低压跟随的开环电压调整电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310129076.XA CN103235632B (zh) | 2013-04-15 | 2013-04-15 | 一种低压跟随的开环电压调整电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103235632A CN103235632A (zh) | 2013-08-07 |
| CN103235632B true CN103235632B (zh) | 2015-01-21 |
Family
ID=48883678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310129076.XA Active CN103235632B (zh) | 2013-04-15 | 2013-04-15 | 一种低压跟随的开环电压调整电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103235632B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130170A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| JP3556328B2 (ja) * | 1995-07-11 | 2004-08-18 | 株式会社ルネサステクノロジ | 内部電源回路 |
| JP3963990B2 (ja) * | 1997-01-07 | 2007-08-22 | 株式会社ルネサステクノロジ | 内部電源電圧発生回路 |
| JP2002074967A (ja) * | 2000-08-29 | 2002-03-15 | Mitsubishi Electric Corp | 降圧電源回路 |
| JP2003168290A (ja) * | 2001-11-29 | 2003-06-13 | Fujitsu Ltd | 電源回路及び半導体装置 |
| KR100713083B1 (ko) * | 2005-03-31 | 2007-05-02 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
-
2013
- 2013-04-15 CN CN201310129076.XA patent/CN103235632B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103235632A (zh) | 2013-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102200792B (zh) | 恒压电路、比较器及使用它们的电压监视电路 | |
| CN101465644B (zh) | 输出驱动器电路 | |
| CN102130666B (zh) | 占空比调节电路及方法 | |
| CN103856205B (zh) | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 | |
| CN102290982A (zh) | 发送器、接口装置和车载通信系统 | |
| CN104699162A (zh) | 一种快速响应的低压差线性稳压器 | |
| CN102025352A (zh) | 一种迟滞电压比较器 | |
| CN103997326A (zh) | 一种导通电阻恒定的自举开关电路 | |
| CN103176496B (zh) | 电压调节器 | |
| WO2015187482A1 (en) | Bootstrapping circuit and unipolar logic circuits using the same | |
| CN103944554B (zh) | 一种电平转换电路及数模转换器 | |
| CN103631298B (zh) | 线性稳压源 | |
| CN103269217A (zh) | 输出缓冲器 | |
| CN103235625B (zh) | 一种低电压跟随的电压基准电路 | |
| CN105071639A (zh) | 一种开关电源驱动延迟控制电路 | |
| CN104679082B (zh) | 一种自适应电路和电压信号放大器 | |
| CN106712765B (zh) | 一种基于cmos工艺的pecl发送器接口电路 | |
| CN103235632B (zh) | 一种低压跟随的开环电压调整电路 | |
| CN106933285B (zh) | 一种线性稳压电路 | |
| CN101853037A (zh) | 一种节能稳压器 | |
| CN109379071A (zh) | 一种模拟开关电路 | |
| CN203193605U (zh) | 用于驱动高压器件的驱动电路 | |
| CN103163927A (zh) | 电压调整电路 | |
| CN103853229A (zh) | 基准电压发生器和相应的集成电路 | |
| CN104299647A (zh) | 负压转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Jin Jianming Inventor after: Wang Nan Inventor before: Li Zhaogui |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: LI ZHAOGUI TO: JIN JIANMING WANG NAN |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160713 Address after: 200000 Shanghai City, Pudong New Area Chinese Jing (Shanghai) Free Trade Zone No. 351 Building No. 2 room A676-22 Patentee after: Pu ran semiconductor (Shanghai) Co., Ltd. Address before: 214102 Jiangsu province Wuxi city Xishan District Furong Road No. 99 three six 716 zuiun Patentee before: Wuxi Puya Semiconductor Co., Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 504, 560 Shengxia Road, Pudong New Area, Shanghai 200000 Patentee after: Praran semiconductor (Shanghai) Co., Ltd Address before: 200000 Shanghai City, Pudong New Area Chinese Jing (Shanghai) Free Trade Zone No. 351 Building No. 2 room A676-22 Patentee before: PUYA SEMICONDUCTOR (SHANGHAI) Co.,Ltd. |