CN103227162A - 导线架及其封装构造 - Google Patents

导线架及其封装构造 Download PDF

Info

Publication number
CN103227162A
CN103227162A CN201310132912XA CN201310132912A CN103227162A CN 103227162 A CN103227162 A CN 103227162A CN 201310132912X A CN201310132912X A CN 201310132912XA CN 201310132912 A CN201310132912 A CN 201310132912A CN 103227162 A CN103227162 A CN 103227162A
Authority
CN
China
Prior art keywords
lead frame
star
chip bearing
polygonal star
pit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310132912XA
Other languages
English (en)
Inventor
周素芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ase Assembly & Test (shanghai) Ltd
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN201310132912XA priority Critical patent/CN103227162A/zh
Publication of CN103227162A publication Critical patent/CN103227162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种导线架及其封装构造，所述导线架包含一芯片承座及数个引脚，所述引脚环绕排列在所述芯片承座的至少一侧。所述导线架在进行封装的至少一接触表面上设有数个多角星形凹坑。本发明进行封装作业时，由于封装胶体可被填入所述多角星形凹坑内，因此可进一步增加所述导线架与封装体接触的总表面积，从而提高所述导线架及封装体的结合强度，防止分层现象，提高封装产品的可靠度及使用寿命。

Description

导线架及其封装构造
技术领域
本发明是有关于一种导线架及其封装构造，特别是一种表面具有多角星形凹坑以提高封装结合强度的导线架及其封装构造。
背景技术
本发明是关于一种导线架及其封装构造，特别是用于半导体封装四方平面封装(QFP)、四方平面无外引脚封装(QFN)、小型化封装(SOP)和直插式封装（DIP)等的一种导线架及其封装构造。随着芯片设计的速度越来越快，功率也越来越大，低介电系数(low-k)材料的芯片越来越多，低介电系数材料的芯片机械延展性以及材料稳定性等问题，在高电压、高电流、高频率、高灵敏度、高精密、高湿度及高低温温差大等情况，对微电子产品的可靠性质量要求也越来越高，然而，以导线架为芯片承载体的半导体封装常见的问题在于导线架的芯片承座与封装胶体间的热膨胀系数不同产生分层(delamination)，或者在芯片承座外四周镀银的打线区域分层导致电性能接触不良甚至断裂，降低半导体构造的性能可靠性和使用寿命。
故，有必要提供一种表面具有多角星形凹坑的导线架及其封装构造，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种表面具有多角星形凹坑的导线架及其封装构造，以解决在导线架的芯片承座与封装胶体间的热膨胀系数不同产生分层的技术问题。
本发明的主要目的在于提供一种导线架及其封装构造，一导线架包含一芯片承座及数个引脚，所述引脚环绕排列在所述芯片承座的至少一侧。所述导线架进行封装的接触表面上设有数个多角星形凹坑，当进行封装作业时封装胶体可填入所述多角星形凹坑内，以提高导线架及封装体的结合强度。
为达成本发明的前述目的，本发明一实施例提供一种导线架，其包含︰一芯片承座、及数个引脚。所述引脚环绕排列在所述芯片承座的至少一侧；所述导线架在进行封装的至少一接触表面上设有数个多角星形凹坑。
为达成本发明的前述目的，本发明另一实施例提供一种导线架的封装构造，其包含︰一导线架、至少一半导体芯片、数条导线及一封装胶体。所述导线架包含一芯片承座及数个引脚，所述数个引脚是环绕排列在所述芯片承座的至少一侧，所述导线架在进行封装的至少一接触表面上设有数个多角星形凹坑；所述至少一半导体芯片设于所述芯片承座上；所述数条导线，分别电性连接所述半导体芯片至各所述引脚；及所述封装胶体封装包覆所述芯片承座、所述半导体芯片、所述数条导线以及所述数个引脚的一部分，且所述封装胶体填入所述接触表面的多角星形凹坑内，可进一步增加进行封装的接触表面的总表面积，以提高导线架及封装体的结合强度，防止分层，提高封装产品的可靠度及使用寿命。
附图说明
图1是本发明一实施例导线架框条的上视图。
图2A是本发明一实施例导线架的上视图。
图2B是本发明一实施例导线架的下视图。
图3A-3F是本发明一实施例导线架的封胶方法的示意图
图4是本发明导线架的多角星形凹坑的多个上视图范例。
图5是多个正多角星形的示意图。
图6是本发明导线架的多角星形凹坑的多个侧剖视图范例。
图7是本发明另一实施例导线架的下视图。
图8是图7导线架的局部放大图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1、2A及2B所示，图1是本发明一实施例导线架框条的上视图；图2A是本发明一实施例导线架的上视图；及图2B是本发明一实施例导线架的下视图。本发明一实施例提供一种导线架框条100，所述导线架框条100是利用一金属板制作而成，所述金属板可选自各种具良好导电性的金属，例如铜、铁、铝、镍、锌或其合金等。本发明将于下文逐一详细说明各元件的细部构造、组装关系及其运作原理。
所述导线架框条100包含数个导线架10，每一导线架10包含一芯片承座11、数个引脚12及数个支撑条13。所述数个引脚12是环绕排列在所述芯片承座11的至少一侧(与所述芯片承座11没有直接连接)，所述芯片承座11是通过所述数个支撑条13支撑于所述导线架框条100上。
在本实施例中，所述导线架10在进行封装的至少一接触表面上设有数个多角星形凹坑。例如，如图2A及图2B所示，所述接触表面是指所述芯片承座11的上表面和/或下表面，所述接触表面上设有数个所述多角星形凹坑14；及每一所述引脚12靠近所述芯片承座11端的下表面上设有数个所述多角星形凹坑14。因此，当进行注胶封装作业时，由于封装胶体(未绘示)可被填入所述接触表面的多角星形凹坑14内，因此可进一步增加所述导线架10与封装体接触的总表面积，从而提高所述导线架10及封装体的结合强度。
请配合参照图3A至3E，本实施例的导线架10的封胶方法可包括如下步骤：
如图3A所示，备置一导线架框条100(如图1)，所述导线架框条100包含数个导线架10(图3A至3E只显示所述导线架框条100中的一个导线架10)，每一所述导线架10包含一芯片承座11、数个引脚12及数个支撑条13。所述芯片承座11的上表面111和/或下表面112上设有数个多角星形凹坑14；另外，所述接触表面亦可同时包含所述引脚12靠近所述芯片承座11端的一内引脚端的一下表面，其上也可设有数个多角星形凹坑14。
随后，如图3B所示，将一半导体芯片15固定在所述芯片承座11上，利用打线结合(wire bonding)的方式将数个导电元件(如焊线，未标示)电性连接所述引脚12及所述芯片11。
接着，如图3C所示，将所述导线架框条100放置于一模具(未绘示)中，并填充一封装胶体16封装包覆所述芯片承座11、所述引脚12、所述数个支撑条13、所述数个多角星形凹坑14及所述半导体芯片15而形成具有数个封装体单元的导线架100。
接着，请参照图3D、3E及3F，其中图3E是图3D的侧剖视图；及图3F是图3E的局部放大图。如图3D、3E及3F所示，断切及弯折所述引脚，使所述胶体16与所述导线架框条100分离，形成一封装成品。
由于所述芯片承座11的上表面和/或下表面上设有数个多角星形凹坑14，以及每一所述引脚12靠近所述芯片承座11端的内引脚端的下表面上设有数个多角星形凹坑14，因此，当进行封装作业时封装胶体16可填入所述多角星形凹坑14内。本发明将可以进一步增加所述芯片承座11及所述引脚12进行封装的接触表面的总表面积，以提供更多的表面积结合封装胶体16，以提高导线架11及封装胶体16的结合强度，防止分层，提高封装产品的可靠度及使用寿命。
在本实施例中，所述多角星形凹坑14是被设置于所述芯片承座11的上下表面上及所述所述引脚12靠近所述芯片承座11端的下表面。上述设计的想法是基于所述芯片承座11的下表面占有最多的与封装胶体接触的表面积，因此所述多角星形凹坑14设置于此可得到最大的效果；所述芯片承座11的上表面虽主要用于放置芯片，但仍有较大的接触面积，为了加工上的方便以及考虑到所述多角星形凹坑14也能有助于芯片与所述芯片承座11的黏合，因此于此设置所述多角星形凹坑14另及考量到所述引脚12上表面需要进行打线，因此只针对所述引脚12的内引脚端的下表面上设置所述多角星形凹坑14。
然而，所述导线架10在哪些接触表面设置所述多角星形凹坑14，可依照产品的需求而定，本发明并不加以限制。例如，所述芯片承座11的上表面可以不设置所述多角星形凹坑14，或是只有在没有与半导体芯片15黏合的表面上设置；或对于所述引脚12的内引脚端面积较大的情况，所述引脚12的内引脚端的上表面也可能设置所述多角星形凹坑14，只要设置在打线区域以外即可，或是只有在没有打线的下表面上设置。再者，所述芯片承座11的上表面在与所述半导体芯片15黏合的区域若设置所述多角星形凹坑14，则可以增加所述芯片承座11的上表面与一黏胶层(未绘示)的结合强度。此外，还可依据需求设计所述多角星形凹坑14的大小、数量及排列方式，例如各所述多角星形凹坑14是呈矩形或圆形阵列状排列，或者无规则排列。
另外，本发明的所述多角星形凹坑14的设置，可以适用于任何需要增加所述导线架10与所述封装胶体16的结合强度的产品上，如所述芯片承座11的两侧具有引脚的封装产品，或者所述芯片承座11的一侧，三侧或四侧具有引脚的封装产品；从封装形态来说，本发明的所述多角星形凹坑14的设置，可以用于所述引脚12具有一外引脚的产品，如四方平面封装(QFP)、小型化封装(SOP)和直插式封装（DIP)等，或者不具有一外引脚的产品，如四方平面无外引脚封装(QFN)。
再者，请参照图4所示，本发明的所述多角星形凹坑14的设计，是至少为三个角的多角星形，相较于一般的多角形(例如3角形、4角形、5角形乃至于12角形)，在相同面积下(外接圆相同)，多角星形凹坑14能增加更多的表面积以结合封装胶体16。尤其是在本发明中的多角星形的设计能在相同面积下更大化的增加与胶体16的接触面积，所述多角星形凹坑14的多角星形的定义如下：所述多角星形的形状由多个星形尖角141及内部优角142所间隔设置而形成，所述星形尖角141为一小于90度的锐角，而所述内部优角142为一大于180度而小于360度的内部角。如图4(a)显示一种形状为三角星形的凹坑14；如图4(b)显示一种形状为四角星形的凹坑14；如图4(c)显示一种形状为五角星形的凹坑14；如图4(d)显示一种形状为六角星形的凹坑14；及如图4(e)显示一种形状为七角星形的凹坑14。
此外，由于所述多角星形的星形尖角141的数量与角度范围与本发明希望达到的提高所述导线架及封装体的结合强度有关，一般来说，过尖或过钝的星形尖角141会提高制造上的难度，同时也会降低结合封装胶体16的效果。因此，在本发明中，适合的所述多角星形的星形尖角141的平均角度范围是介于30度至90度之间，这样可以使所述多角星形凹坑14获得较好的结合封装胶体16的效果，从而防止分层现象，提高封装产品的可靠度及使用寿命。
更进一步的，在上述所述多角星形的范围中，优选是一种正多角星形，所谓正多角星形是在一虚拟的外接圆的圆周上取得数个等分点(例如正五角形就有5个等分点，以此类推)，并且每相隔n个等分点(例如每隔2个、3个或4个等分点)作出的连线所形成的外围形状称为正多角星形。请参照图5所示，如图5(a)显示一正五角星形，其为外接圆上每隔2点作连线所形成的星形，其每一星形尖角为36度；如图5(b)显示一正六角星形，其为外接圆上每隔2点作连线所形成的星形，其每一星形尖角为60度；如图5(c)显示一正八角星形，其为外接圆上每隔3点作连线所形成的星形，其每一星形尖角为45度；如图5(d)显示一正十角星形，其为外接圆上每隔3点作连线所形成的星形，其每一星形尖角为72度；及图5(e)显示一正十二角星形，其为外接圆上每隔3点作连线所形成的星形，其每一星形尖角为90度。因此，作为适合的所述多角星形凹坑14形状的正多角星形，是排除数量过大或过尖过钝的星形尖角，所述正多角星形的星角数量是介于5至12的正多角星形，且其每一内角的角度是介于36度至90度之间，这样可使所述多角星形凹坑14获得较好的结合封装胶体16的效果。
再者，所述多角星形凹坑14制造方式可选自冲压(stamping)法，或选自光刻胶(photo-resist)曝光显影搭配蚀刻液蚀刻(etching)的方式。如图6(a)所示，所述多角星形凹坑14例如是以冲压法制成，其截面呈现一种上下尺寸皆相同或外宽内窄的形状；或者如图6(b)所示，所述多角星形凹坑14例如是以光刻胶曝光显影搭配蚀刻液蚀刻的方式制成，其截面呈现一种外窄内宽的形状，因此还可以进一步提高所述导线架10及封装体16的结合强度。再者，在冲压法中，若使用的冲头具有稍宽的前端(即类似火柴棒状)时，则所述多角星形凹坑14的开口缘在截面上将向上塑性延伸一小段距离，此延伸结构亦可进一步提高所述导线架10及封装体16的结合强度。
请再参照图7及图8所示，其显示本发明另一实施例导线架的下视图，图8是图7导线架的局部放大图。本发明图7实施例的导线架10a相似于本发明图2的实施例的导线架10，并大致沿用相同组件名称及图号，但本实施例的差异特征在于：在本实施例中，所述芯片承座11a的边缘与所述数个引脚12a呈现一种穿插式的凹凸排列的形状，即每一所述引脚12a的一内引脚端会凸伸到所述芯片承座11a边缘的一个对应的凹部中，这样可以进一步增加所述芯片承座11a及所述引脚12a的侧表面进行封装时与封装胶体16的接触表面的总表面积，以提供更多的表面积结合封装胶体以提高导线架及封装体的结合强度。
再者，如图8所示，由图7的所述导线架10a的局部放大图中，可以看出在本实施例中，所述芯片承座11a及/或所述数个引脚12a的边缘均呈现一锯齿状，这样也可再更进一步增加所述芯片承座11a及所述引脚12a的侧表面与封装胶体16结合的接触表面的总表面积，也能有效的提高封装结合强度。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (14)

1.一种导线架，其特征在于：所述导线架包含︰ 
一芯片承座；及 
数个引脚，环绕排列在所述芯片承座的至少一侧； 
其中所述导线架在进行封装的至少一接触表面上设有数个多角星形凹坑。 
2.如权利要求1所述的导线架，其特征在于：所述多角星形凹坑的形状是至少为三个角的多角星形。 
3.如权利要求2所述的导线架，其特征在于：所述多角星形凹坑的星形尖角的平均角度介于30度至90度之间。 
4.如权利要求2所述的导线架，其特征在于：所述多角星形的星角数量是介于5至12的正多角星形，且其每一内角的角度介于36度至90度之间。 
5.如权利要求1所述的导线架，其特征在于：所述接触表面是所述芯片承座的一上表面和/或一下表面。 
6.如权利要求1所述的导线架，其特征在于：所述接触表面是所述引脚靠近所述芯片承座端的一内引脚端的一上表面和/或一下表面。 
7.如权利要求1所述的导线架，其特征在于：所述多角星形凹坑的纵向截面呈现外窄内宽的形状。 
8.如权利要求1所述的导线架，其特征在于：所述芯片承座的边缘与所述数个引脚呈穿插凹凸排列。 
9.如权利要求1所述的导线架，其特征在于：所述芯片承座、所述数个引脚和/或所述芯片承座的边缘呈锯齿状。 
10.一种导线架的封装构造，其特征在于：所述封装构造包含︰ 
一导线架，包含一芯片承座及数个引脚，所述数个引脚是环绕排列在所述芯片承座的至少一侧，所述导线架在进行封装的至少一接触表面上设有数个多角星形凹坑； 
至少一半导体芯片，设于所述芯片承座上； 
数条导线，分别电性连接所述半导体芯片至各所述引脚；及 
一封装胶体，封装包覆所述芯片承座、所述半导体芯片、所述数条导线以及所述数个引脚的一部分，且所述封装胶体填入所述接触表面的多角星形凹坑内。 
11.如权利要求10所述的导线架的封装构造，其特征在于：所述多角星形凹坑的形状是至少为三个角的多角星形。 
12.如权利要求11所述的导线架的封装构造，其特征在于：所述多角星形凹坑的星形尖角的平均角度介于30度至90度之间。 
13.如权利要求10所述的导线架的封装构造，其特征在于：所述多角星形的星角数量是介于5至12的正多角星形，且其每一内角的角度介于36度至90度之间。 
14.如权利要求10所述的导线架的封装构造，其特征在于：所述芯片承座的边缘与所述数个引脚呈穿插凹凸排列；所述芯片承座、所述数个引脚或两者的边缘呈锯齿状。 
CN201310132912XA 2013-04-17 2013-04-17 导线架及其封装构造 Pending CN103227162A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310132912XA CN103227162A (zh) 2013-04-17 2013-04-17 导线架及其封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310132912XA CN103227162A (zh) 2013-04-17 2013-04-17 导线架及其封装构造

Publications (1)

Publication Number Publication Date
CN103227162A true CN103227162A (zh) 2013-07-31

Family

ID=48837545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310132912XA Pending CN103227162A (zh) 2013-04-17 2013-04-17 导线架及其封装构造

Country Status (1)

Country Link
CN (1) CN103227162A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140333A (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
CN2369357Y (zh) * 1999-05-19 2000-03-15 群翼科技股份有限公司 导线架的结合端子结构
CN1763934A (zh) * 2004-10-19 2006-04-26 络达科技股份有限公司 有源组件基座、使用该基座的导线架及其制造方法
CN201364899Y (zh) * 2009-03-19 2009-12-16 宁波华龙电子股份有限公司 一种环镀焊区的集成电路引线框架
CN101908519A (zh) * 2009-06-02 2010-12-08 日月光半导体制造股份有限公司 导线架及具有导线架的封装构造
CN203277361U (zh) * 2013-04-17 2013-11-06 日月光封装测试(上海)有限公司 导线架及其封装构造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
CN2369357Y (zh) * 1999-05-19 2000-03-15 群翼科技股份有限公司 导线架的结合端子结构
CN1763934A (zh) * 2004-10-19 2006-04-26 络达科技股份有限公司 有源组件基座、使用该基座的导线架及其制造方法
CN201364899Y (zh) * 2009-03-19 2009-12-16 宁波华龙电子股份有限公司 一种环镀焊区的集成电路引线框架
CN101908519A (zh) * 2009-06-02 2010-12-08 日月光半导体制造股份有限公司 导线架及具有导线架的封装构造
CN203277361U (zh) * 2013-04-17 2013-11-06 日月光封装测试(上海)有限公司 导线架及其封装构造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140333A (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
JP7147173B2 (ja) 2018-02-14 2022-10-05 富士電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US8022512B2 (en) No lead package with heat spreader
CN102714201B (zh) 半导体封装和方法
CN101553920B (zh) 方型扁平无引线封装及其方法
US20090243054A1 (en) I/o connection scheme for qfn leadframe and package structures
US9240369B2 (en) Encapsulated semiconductor device and method for manufacturing the same
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US9679833B2 (en) Semiconductor package with small gate clip and assembly method
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
CN107039368B (zh) 树脂密封型半导体装置
US10090228B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
US9799613B1 (en) Lead frame device
US6475827B1 (en) Method for making a semiconductor package having improved defect testing and increased production yield
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
CN104916614A (zh) 半导体装置及其制造方法
CN104282634A (zh) 半导体装置
CN203277361U (zh) 导线架及其封装构造
CN103227162A (zh) 导线架及其封装构造
CN101800208B (zh) 半导体封装构造及其散热片
CN101685809B (zh) 半导体封装件及其导线架
US20110062569A1 (en) Semiconductor device package with down-set leads
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP5264797B2 (ja) 半導体装置
CN203134785U (zh) 导线架框条及封装体
US20060278964A1 (en) Plastic integrated circuit package, leadframe and method for use in making the package
CN203260571U (zh) 无外引脚半导体封装构造及导线架条

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130731

RJ01 Rejection of invention patent application after publication