CN103227123B

CN103227123B - 半导体装置及其自动外观检查方法

Info

Publication number: CN103227123B
Application number: CN201310027247.8A
Authority: CN
Inventors: 吉见英章; 石部真三; 黑瀬英司
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2012-01-27
Filing date: 2013-01-24
Publication date: 2016-01-20
Anticipated expiration: 2033-01-24
Also published as: US20130192078A1; CN103227123A; US8809076B2; JP2013157385A

Abstract

本发明提供一种半导体装置及其自动外观检查方法，通过自动外观检查装置适当地获得从半导体装置的端部向元件形成区域方向产生的崩边的大小，能够避免将外观良品判断为外观不良品的问题。该半导体装置具有：树脂层，除了围绕元件形成区域的护圈的多个局部部分以外，其从该元件形成区域延伸并覆盖至所述护圈上；崩边，从半导体装置的芯片端部向所述树脂层的前端部方向延伸。在该半导体装置中，以从所述树脂层局部露出的所述护圈的端部为基准，测量从端部至崩边的前端部的距离y以及至所述树脂层的前端部的距离x，如果y大于x，则判断为外观良品，如果y与x相等或y小于x，则判断为外观不良品。

Description

半导体装置及其自动外观检查方法

技术领域

本发明涉及半导体装置及其自动外观检查方法，特别涉及除去以WLP（WaferLevelchipsizePackage：晶片级封装）或倒装芯片（FlipChip）型的端部为起点向元件形成区域产生的层间绝缘膜或半导体基板的崩边的自动外观检查方法。

背景技术

作为被设置于电子设备的半导体装置，为了应用在便携式电话等便携式信息设备，采用满足小型化、薄型化、轻量化条件的被称为CSP且具有与内置的半导体元件相同尺寸的半导体装置。在这些CSP中，特别作为小型的半导体装置，具有晶片级封装或倒装芯片（WLP或FlipChip）型。图5放大表示在使WLP或FlipChip型单个化之前的晶片状态下的划片区域18b及与之相邻的元件形成区域18a的部分。

关于该图中的附图标记的详细情况将在后面叙述。在元件形成区域18a，除了未图示的器件元件等外，还以多层形成多个层间绝缘膜4等、金属配线层7等，而在划片区域18b形成构成TEG（TestElementGroup：试验元件组）区域15的TEG配线层31等、多个层间绝缘膜4等、未图示的器件元件等。元件形成区域18a的多个层间绝缘膜4等与划片区域18b的多个层间绝缘膜4等连续。

但是，因为由氮化硅膜等形成的钝化膜5硬且脆，所以，因切割工序中的应力而导致在划片区域18b的钝化膜5中易于产生裂纹。因此，如该图所示，为了阻止在该划片区域18b的钝化膜5中所产生的裂纹延伸至元件形成区域18a的钝化膜5，在划片区域18b形成钝化膜除去沟21，以分离两个区域的钝化膜5。第一树脂层6从钝化膜除去沟21的一部分延伸并覆盖至元件形成区域18a。

在该状态下，当以划线19为中心切割晶片而使各WLP或FlipChip型单个化时，有时在单个化后的WLP或FlipChip型的被切割的端部的层间绝缘膜4等或半导体基板1上多多少少可能产生崩边（チツピング）。在该崩边延伸至WLP或FlipChip型的端部的第一树脂层6下的层间绝缘膜4等或半导体基板1的情况下，该崩边可能成为核心，在层间绝缘膜4等或半导体基板1上产生裂纹，延伸至元件形成区域18a内。如果在元件形成区域18a部分的层间绝缘膜4等或半导体基板1中产生裂纹，则会对元件特性产生影响，在成品率、可靠性上存在问题。

于是，谋求通过外观检查工序，在通过切割而被单个化的WLP或FlipChip型中除去大小在一定级别以上的崩边等，以减少在成品率和可靠性上出现的问题。图6A表示通过切割图5所示的半导体晶片而得到的单个化后的WLP或FlipChip型30的示意俯视图。

在WLP或FlipChip型30的芯片端部31内侧，表示图5所示的第一树脂层6的前端部32。该第一树脂层6从其前端部32开始延伸并覆盖除焊料突起11的形成区域以外的WLP或FlipChip型30的表面。在第一树脂层6的前端部32内侧，以如虚线所示的被第一树脂层6覆盖的状态配置图5所示的护圈17。第一树脂层6的前端部32延伸至护圈端部17a外侧的钝化膜除去沟21。

图6B是放大了WLP或FlipChip型30的芯片端部31附近的俯视图，表示通过外观检查从芯片端部31确定了层间绝缘膜4等的较大崩边34的外观不良品。为了减少工时，通过自动外观检查装置进行外观检查。将崩边前端部34a延伸至良否判断线33的内侧的产品设为外观不良品。在该图中也表示了切割时成为中心线的划线19的大致位置。以划线中心19为中心，在上下方向上以规定的宽度进行切割。

原则上，对于崩边34的大小而言，不延伸至第一树脂层6的前端部32的内侧为好，所以根据判断崩边前端部34a是否与第一树脂层6的前端部32接触来进行良否判断。但是，由于将聚酰亚胺等具有流动性的材料涂布而形成第一树脂层6，所以该第一树脂层6易于产生树脂流动，容易向划线侧扩展，其边界也容易变得不清晰。

基于上述原因等，当通过自动外观检查装置识别第一树脂层6的前端部32时，其识别精度的误差不得不增大。因此，外观检查的良否判断不能以不稳定的第一树脂层6的前端部32的位置来进行判断。取而代之，为了在检查中不遗漏外观检查不良品，将良否判断线33设定在从外观检查装置所确定的第一树脂层6的前端部32向芯片端部31侧偏移预先设定的值a的位置，进行外观检查的良否判断。在从第一树脂层6的前端部32偏移数μm左右的位置设定良否判断线33。

图6C是将通过外观检查装置判断为良品的WLP或FlipChip型30的芯片端部31附近放大的俯视图。崩边34的前端部34a停留在从良否判断线33靠近芯片端部31的一侧。因此，避免崩边34引起使层间绝缘膜4等的裂纹侵入至图5所示的元件形成区域18a。

在以下的专利文献1中，如图7所示，为了不使元件形成区域18a的多个层间绝缘膜4等与划片区域18b的多个层间绝缘膜4等连续，在划片区域18b形成不存在绝缘膜的露出半导体基板1的绝缘膜除去沟21a。因为该绝缘膜除去沟21a的存在，即使在通过切割将半导体晶片分割为单片的WLP或FlipChip型30的情况下，也不会产生从芯片端部31向元件形成区域18a侧的层间绝缘膜4等的崩边34及裂纹。

因此，公开了一种能够防止元件形成区域18a内部的层间绝缘膜4等的裂纹的产生，该裂纹起因于在芯片端部31所产生的层间绝缘膜4等的崩边34。但是，因为产生半导体基板1的崩边34，所以如前所述，需要通过外观检查装置除去规定大小以上的崩边34。需要说明的是，图6与图5的相同的附图标记表示相同的结构。

专利文献1：（日本）特开2011-14605号公报

在上述的WLP或FlipChip型30的自动外观检查中，在第一树脂层6的前端部32与从芯片端部31延伸的崩边34的前端部34a不接触而实际上没有问题的情况下，也可能判断WLP或FlipChip型30为不良品。参照图6D说明该情况。

在半导体晶片上涂布由聚酯亚胺等形成的第一树脂层6后，在第一树脂层6上形成图案的情况下，不使用光刻机（ステッパ一）等精度较高的掩模对准装置，而大多使用掩模对准精度较低的曝光装置。图案也是粗糙的图案，也是为了降低成本。

因此，有时掩模也发生数μm以上的偏移，如图6D所示，第一树脂层6的前端部32向芯片端部31方向偏移得较大。与图6C的第一树脂层6的前端部32的位置进行比较，掩模偏移的大小很明显。其结果为，良否判断线33处于横切崩边34的状态，将该WLP或FlipChip型30视为外观不良品，导致外观检查工序的成品率降低。

但是，崩边34的前端部34a因为尚未与第一树脂层6的前端部32接触，所以在元件形成区域18a上不会产生崩边34引起的层间绝缘膜4等的裂纹等。尽管如此，还是对该WLP或FlipChip型进行了废弃处理。这种事情因为以所形成的位置不稳定的第一树脂层6的前端部32为基准来确定良否判断线33而发生。在图7所示的情况下存在同样的问题。

为了防止成品率降低，作为自动外观检查的判断基准线，取代形成位置不稳定的第一树脂层6前端部32而采用掩模偏移较少的稳定的基准线是必不可少的。

发明内容

本发明提供一种半导体装置的自动外观检查方法，该所述半导体装置具有：护圈，其围绕元件形成区域；钝化膜，其从所述元件形成区域的表面延伸并覆盖在所述护圈上且在该护圈的外侧具有端部；钝化膜除去区域，其从所述钝化膜的端部延伸至所述半导体装置的端部；树脂层，其经由所述钝化膜从所述元件形成区域延伸并覆盖在除了所述护圈的与所述半导体装置的各端部并列的一个或多个局部区域以外的所述护圈上且在所述钝化膜除去区域具有前端部；崩边，其使所述钝化膜除去区域从所述半导体装置的端部向所述树脂层的前端部方向延伸；该半导体装置的自动外观检查方法的特征在于，以局部未被所述树脂层覆盖的所述护圈的端部为基准，测量该护圈端部与所述崩边前端部的距离y以及该护圈端部与所述树脂层前端部的距离x，如果y大于x，则判断为外观良品，如果y与x相等或y小于x，则判断为外观不良品。

而且，本发明的半导体装置的自动外观检查方法的特征在于，未被所述树脂层覆盖的所述护圈的局部区域是成为所述半导体装置的对角的一对或两对的角部。

而且，本发明提供另一种半导体装置的自动外观检查方法，该半导体装置具有：护圈，其围绕元件形成区域；钝化膜，其从所述元件形成区域的表面延伸并覆盖在所述护圈上且在该护圈的外侧具有端部；钝化膜除去区域，其从所述钝化膜的端部延伸至所述半导体装置的端部；树脂层，其经由所述钝化膜从所述元件形成区域延伸并覆盖在所述护圈上且在所述钝化膜除去区域具有前端部；崩边，其使所述钝化膜除去区域从所述半导体装置的端部向所述树脂层的前端部方向延伸；该所述半导体装置的自动外观检查方法的特征在于，以所述半导体装置被单个化之前的半导体晶片的划线位置为基准，测量该划线至所述树脂层前端部的距离x以及该划线至所述崩边前端部的距离y，如果x大于y，则判断为外观良品，如果x与y相等或x小于y，则判断为外观不良品。

而且，本发明的半导体装置的自动外观检查方法的特征在于，具有覆盖在比所述树脂层的前端部靠近内侧的该树脂层上的第二树脂层。

另外，本发明的半导体装置的自动外观检查方法的特征在于，层间绝缘膜在所述钝化膜除去区域露出，所述崩边由所述层间绝缘膜或半导体基板的一部分构成。

而且，本发明的半导体装置的自动外观检查方法的特征在于，半导体基板在所述钝化膜除去区域露出，所述崩边由所述半导体基板的一部分构成。

而且，本发明的半导体装置的自动外观检查方法的特征在于，所述半导体装置为晶片级封装或倒装芯片型。

另外，本发明的半导体装置的特征在于，具有：护圈，其围绕元件形成区域；钝化膜，其从所述元件形成区域的表面延伸并覆盖在所述护圈上，且在该护圈的外侧具有端部；钝化膜除去区域，其从所述钝化膜的端部延伸至所述半导体装置的端部；树脂层，其经由所述钝化膜从所述元件形成区域延伸并覆盖在除了所述护圈的与所述半导体装置的各端部并列的一个或多个局部区域的所述护圈上，且在所述钝化膜除去区域具有前端部；崩边，其使所述钝化膜除去区域从所述半导体装置的端部向所述树脂层的前端部方向延伸。

根据本发明的半导体装置及其自动外观检查方法，能够适当地判断从半导体装置的端部向元件形成区域方向产生的崩边的外观的好坏，能够防止将外观良品判断为外观不良品。

附图说明

图1（A）～（C）是本发明第一实施方式的半导体装置整体的示意俯视图、半导体装置的端部附近的放大俯视图及表示自动外观检查方法的视图；

图2是表示以本发明第一实施方式的半导体装置的端部为中心的结构剖面图；

图3是表示以本发明其他方式的半导体装置的端部为中心的结构剖面图；

图4（A）、（B）是本发明第二实施方式的半导体装置整体的示意俯视图、半导体装置的端部附近的放大俯视图及表示自动外观检查方法的视图；

图5是表示以包括与本发明相同的半导体装置的半导体晶片元件形成区域与划片区域的边界附近为中心的结构剖面图；

图6（A）～（D）是现有半导体装置整体的示意俯视图、半导体装置的端部附近的放大俯视图及表示自动外观检查方法的视图；

图7是专利文献1所公开的半导体装置的剖面图

附图标记说明

1半导体基板；2绝缘膜；3层间绝缘膜；4层间绝缘膜；5钝化膜；6第一树脂层；7第一配线层；8第二配线层；9第三配线层；10再配线层；11焊料突起；12第一护圈；13第二护圈；14第三护圈；15TEG区域；17护圈；17a护圈端部；18a元件形成区域；18b划片区域；19划线；21钝化膜除去沟；21a绝缘膜除去沟；22第二树脂层；22a树脂层；23镀覆电极；31芯片端部；32第一树脂层的前端部；33良否判断线；34崩边；34a崩边前端部；30，40，50WLP或FlipChip型。

具体实施方式

第一实施方式

下面参照图1A~图1C，对本发明实施方式的半导体装置及其自动外观检查方法进行说明。图6A所示的利用现有的自动外观检查方法的半导体装置30与图1A所示的利用本实施方式的自动外观检查方法的半导体装置40基本上是相同的半导体装置，不同之处在于，在现有半导体装置30中所有的护圈17都被第一树脂层6覆盖，与之相对，在本实施方式的半导体装置40中，护圈17的一部分在半导体装置40的角部从第一树脂层6露出。除此以外的结构都相同。

在图1A中，之所以在半导体装置40的角部露出护圈17，是因为将护圈17作为进行自动外观检查时的基准线。如果如图6所示那样护圈17的整体被第一树脂层6覆盖，则第一树脂层6将成为障碍，自动外观检查装置难以识别护圈17的存在。

如前所述，在现有的半导体装置30的自动外观检查方法中，如图6B~图6C所示，将由聚酰亚胺等形成的第一树脂层6的不稳定位置即前端部32作为进行外观检查的良否判断基准线。因此，在自动外观检查方法中，在识别从前端部32至崩边34的前端部34a的距离x的基础上，在x上相加预先设定的余量a的位置上设定良否判断线33，如果崩边34的前端与良否判断线33一致，或者位于良否判断线33的内侧，则判断该半导体装置为不良品，如果崩边34的前端位于良否判断线33的外侧，则判断该半导体装置为良品。因此，如前所述，就会发生将良品的一部分判断为不良品。

与之相对，在本实施方式的自动外观检查方法中，如图1B、图1C所示，将在半导体装置40的角部露出的护圈17在芯片端部31侧的护圈端部17a设为自动外观检查时的良否判断基准线。护圈17由金属层形成，被加工为再现性良好的稳定的形状，而且通过掩模对准精度较高的光刻机形成，所以，从芯片端部31至护圈端部17a的距离也与第一树脂层6的不稳定的前端部32的位置不同，稳定且再现性良好。

因此，无需考虑将第一树脂层6的前端部32设为自动外观检查时的判断基准时的余量。只要识别半导体装置40的角部所露出的护圈17a的端部，并测量从该护圈端部17a至第一树脂层6的前端部32的距离x以及从该护圈端部17a至崩边前端部34a的距离y，如果y＞x，则判断为外观良品，如果y=x或y＜x，则判断为外观不良品。

实际上，在崩边前端部34a进入第一树脂层6的前端部32之下的情况下，难以从第一树脂层6的上方识别崩边前端部34a，所以将y＜x的情况也作为y=x进行识别。

如图1C所示，由于对第一树脂层6构图时的掩模偏移，第一树脂层6的前端部32向芯片端部31方向较大地偏移，即使在现有例的图6D所示被判断为外观不良品的情况下，只要y＞x，就判断为外观良品。因此，能够防止将外观良品作为外观不良品而废弃。这就是本实施方式的特征。

需要说明的是，在本实施方式中，虽然护圈17在半导体装置的四个角部位置从第一树脂层6露出，但是也可以只在对角线上的两个位置上露出护圈。这是因为只要露出两个位置的护圈，就能够以该护圈为基准判断半导体基板的所有各边的崩边的大小。如果露出四个位置，则能够进一步提高判断精度。

而且，护圈17的露出部不必限定于半导体装置的角部，也可以在半导体装置的各边的一个或多个位置上局部地形成。在该情况下，因为护圈17的露出部形成在接近崩边34的位置上，所以能够进一步提高判断崩边大小的精度。

另外，在本实施方式中，虽然针对图5所示的半导体晶片通过切割而单个化的WLP或FlipChip型进行了叙述，但是，即使在图7所示的半导体晶片通过切割而单个化的WLP或FlipChip型的情况下，也当然能够适用同样的外观检查方法。

下面，根据图5所示的半导体晶片的剖面图以及从该半导体晶片通过切割而单个化的WLP或FlipChip型40的剖面图即图2，对本实施方式的半导体装置的制造方法进行简单的说明。

首先，在形成有必要的杂质扩散层等的半导体基板1上，通过热氧化等形成绝缘膜2。然后，在该绝缘膜2上，经过规定的光蚀刻工序形成接触孔。

接着，按照规定的方法，在绝缘膜2上，形成经由该接触孔与半导体基板1连接的由铝（Al）等形成的第一配线层7。同时形成由铝（Al）等形成的第一护圈12。在该情况下，也可以在绝缘膜2上形成接触孔，经由该接触孔，将第一护圈12与半导体基板1连接。

接着，在包括第一配线层7的半导体基板1上，通过CVD法等规定的方法沉积第二绝缘膜3。然后，在第二绝缘膜3上经过规定的光蚀刻工序形成通孔。经由该通孔，按照规定的方法，形成与第一配线层7连接的第二配线层8及与第一护圈12连接的第二护圈13。

接着，在包括第二配线层8的半导体基板1上，通过CVD法等规定的方法沉积第三层间绝缘膜4。然后，在第三层间绝缘膜4上经过规定的光蚀刻工序形成通孔，经由该通孔，按照规定的方法形成与第二护圈13连接的第三护圈14。同时形成第三配线层9。第三配线层9经由未图示的通孔与第二配线层8或第一配线层7连接。

进而，在采用多层结构的情况下经过同样的工序形成多层结构，但是在三层结构的情况下，在包括第三配线层9等的半导体基板1上，通过规定的CVD法，沉积由氮化硅膜等形成的钝化膜5。之后，在划片区域18b的钝化膜5上，经过规定的光蚀刻工序形成钝化膜除去沟21，在该钝化膜除去沟21上露出层间绝缘膜4。

之后，在钝化膜5上涂布聚酰亚胺等树脂膜，经过规定的光蚀刻工序，形成延伸至钝化膜除去沟21的第一树脂层6。然后，在第一树脂层6上的规定的区域，通过规定的镀覆法等，形成由铜（Cu）等形成的再配线层10。再配线层10经由形成于第一树脂层6及钝化膜5等的通孔（未图示）与第三配线层9等连接。

然后，在包括第一树脂层6的半导体基板1上涂布聚酰亚胺等树脂膜，经过规定的光蚀刻工序，延伸并覆盖至护圈17的外侧，形成在再配线层10上的一部分具有开口的第二树脂层22。最后，在从第二树脂层22露出一部分的再配线层10上，通过镀覆法等形成焊料突起11等。

之后，通过以划线19为中心切割半导体晶片70，得到图2所示的WLP或FlipChip型40。图1A为其俯视图。被单个化的WLP或FlipChip型40按照所述步骤，通过自动外观检查装置进行外观检查，除去外观不良品。

对本实施方式的WLP或FlipChip型实施了PCT（PressureCookerTest：高压炉测试）等可靠性试验，得到了毫不逊色于现有产品的结果，已经确认在可靠性和实用性上不存在问题。虽然未被第一树脂层6等覆盖元件形成区域18a的侧壁，但是判断为由护圈17围绕元件形成区域18a的最外周部有助于确保可靠性。

图3是不存在图2中的第一树脂层6而在钝化膜5上直接形成树脂层22a的实施方式。首先，在钝化膜5上经过规定的光蚀刻工序形成开口部，露出第三配线层9的一部分。接着，通过规定的镀覆法，在露出的第三配线层9上镀覆镍（Ni）层等，进而在该镍（Ni）层等上镀覆金（Au）层，形成表面层为金（Au）层的镀覆电极23。镀覆电极23相当于图1的再配线层10。

接着，在包括镀覆电极23的钝化膜5上涂布由聚酰亚胺等形成的树脂膜，经过规定的光蚀刻工序，形成在镀覆电极23的一部分具有开口并延伸至钝化膜除去沟21的树脂层22a。之后，通过规定的镀覆法等，在镀覆电极23上形成焊料突起11等之后，以划线19为中心切割半导体晶片，得到图3所示的WLP或FlipChip型50。最后，通过自动外观检查装置，如前所述，对外观进行良否判断。

第二实施方式

下面根据图4A、图4B，对本实施方式进行说明。图4A、图4B与表示现有例的图6A~图6D的不同之处在于，在图4B中将自动外观检查方法中的外观良否判断的基准线设为切割区域的中心即设计时的划线19。图4A与图6B的WLP或FlipChip型30彼此为相同结构。

虽然也可以考虑将芯片端部31作为基准线，但是根据切割刀的宽度及切割条件，芯片端部31的位置会发生较大改变。因此，与将第一树脂层6的前端部32作为基准线的情况相同，不得不留有余量。

与之相对，因为设计时的划线19的位置被固定，所以如图4B所示，能够从划线19测量至崩边前端部34a的距离y以及至第一树脂层6的前端部32的距离x，如果x＞y，则判断为外观良品，如果x=y或x＜y，则判断为外观不良品。

本实施方式的半导体装置的外观检查方法当然也适用于通过切割图7所示的半导体晶片而单个化后的WLP或FlipChip型。

Claims

1.一种半导体装置的自动外观检查方法，该所述半导体装置具有：

护圈，其围绕元件形成区域；

钝化膜，其从所述元件形成区域的表面延伸并覆盖在所述护圈上且在该护圈的外侧具有端部；

钝化膜除去区域，其从所述钝化膜的端部延伸至所述半导体装置的端部；

树脂层，其经由所述钝化膜从所述元件形成区域延伸并覆盖在除了所述护圈的与所述半导体装置的各端部并列的一个或多个局部区域以外的所述护圈上且在所述钝化膜除去区域具有前端部；

崩边，其使所述钝化膜除去区域从所述半导体装置的端部向所述树脂层的前端部方向延伸；

该半导体装置的自动外观检查方法的特征在于，以局部未被所述树脂层覆盖的所述护圈的端部为基准，测量该护圈端部与所述崩边前端部的距离y以及该护圈端部与所述树脂层前端部的距离x，如果y大于x，则判断为外观良品，如果y与x相等或y小于x，则判断为外观不良品。

2.如权利要求1所述的半导体装置的自动外观检查方法，其特征在于，未被所述树脂层覆盖的所述护圈的局部区域是成为所述半导体装置的对角的一对或两对的角部。

3.如权利要求1所述的半导体装置的自动外观检查方法，其特征在于，层间绝缘膜在所述钝化膜除去区域露出，所述崩边由所述层间绝缘膜或半导体基板的一部分构成。

4.如权利要求1所述的半导体装置的自动外观检查方法，其特征在于，半导体基板在所述钝化膜除去区域露出，所述崩边由所述半导体基板的一部分构成。

5.如权利要求1所述的半导体装置的自动外观检查方法，其特征在于，所述半导体装置为晶片级封装或倒装芯片型。

6.一种半导体装置的自动外观检查方法，该所述半导体装置具有：

护圈，其围绕元件形成区域；

树脂层，其经由所述钝化膜从所述元件形成区域延伸并覆盖在所述护圈上且在所述钝化膜除去区域具有前端部；

该所述半导体装置的自动外观检查方法的特征在于，以所述半导体装置被单个化之前的半导体晶片的划线位置为基准，测量该划线至所述树脂层前端部的距离x以及该划线至所述崩边前端部的距离y，如果x大于y，则判断为外观良品，如果x与y相等或x小于y，则判断为外观不良品。

7.如权利要求1至6中任一项所述的半导体装置的自动外观检查方法，其特征在于，具有覆盖在比所述树脂层的前端部靠近内侧的该树脂层上的第二树脂层。

8.一种半导体装置，其特征在于，具有：

护圈，其围绕元件形成区域；

钝化膜，其从所述元件形成区域的表面延伸并覆盖在所述护圈上，且在该护圈的外侧具有端部；

树脂层，其经由所述钝化膜从所述元件形成区域延伸并覆盖在除了所述护圈的与所述半导体装置的各端部并列的一个或多个局部区域的所述护圈上，且在所述钝化膜除去区域具有前端部；

崩边，其使所述钝化膜除去区域从所述半导体装置的端部向所述树脂层的前端部方向延伸，

其特征在于，未被所述树脂层覆盖的所述护圈的局部区域是成为所述半导体装置的对角的一对或两对的角部。

9.如权利要求8所述的半导体装置，其特征在于，层间绝缘膜在所述钝化膜除去区域露出，所述崩边由所述层间绝缘膜或半导体基板的一部分构成。

10.如权利要求8所述的半导体装置，其特征在于，半导体基板在所述钝化膜除去区域露出，所述崩边由所述半导体基板的一部分构成。

11.如权利要求8所述的半导体装置，其特征在于，所述半导体装置为晶片级封装或倒装芯片型。