CN103207929A - 三维形状生成方法、程序和记录介质 - Google Patents
三维形状生成方法、程序和记录介质 Download PDFInfo
- Publication number
- CN103207929A CN103207929A CN201310009022XA CN201310009022A CN103207929A CN 103207929 A CN103207929 A CN 103207929A CN 201310009022X A CN201310009022X A CN 201310009022XA CN 201310009022 A CN201310009022 A CN 201310009022A CN 103207929 A CN103207929 A CN 103207929A
- Authority
- CN
- China
- Prior art keywords
- shape
- plane
- entity
- data
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/10—Constructive solid geometry [CSG] using solid primitives, e.g. cylinders, cubes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/21—Collision detection, intersection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Algebra (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Architecture (AREA)
Abstract
提供了一种通过规定材料之间的边界生成三维(3D)形状的方法,包括获取平面中二维(2D)形状的边界线的数值数据,通过基于规定边界的形状的数值数据在与该平面相交的方向上移动该2D形状,并且还通过复制或变形该2D形状而生成下一个2D形状,以及基于生成的2D形状的数据配置实体。
Description
技术领域
本技术涉及三维(3D)形状生成方法,用于使计算机执行该3D形状生成方法的程序,以及记录该程序的记录介质。
背景技术
在设计半导体设备时,为了节省设计时间或减少原型设计或制造成本而使用过程模拟或装置模拟。
在过程模拟中,根据规定的物理定律在计算机上再现(reproduce)与制造过程相关联的、表面或界面(interface)的形状以及半导体设备中包括的材料的移动和变质。
在装置模拟中,通过对由过程模拟确定的形状和材料分布增加电操作条件而在计算机上再现电子元件的特性。
在过程模拟中,在计算机上再现制造半导体设备的一系列工序。该工序包括沉积(向表面增加材料)、蚀刻(从表面去除材料)、光刻技术(规定表面处理区域)和其它过程。
过程模拟大致分为形状(形貌(topography))模拟和体过程模拟(bulkprocess simulation)。
形貌模拟用于诸如沉积、蚀刻和光刻的工序的模拟,且与包括半导体晶片的材料的形状的改变有关。
体过程模拟可以用于主要与半导体元件中的掺杂剂杂质的重新分布有关的工艺的模拟,诸如扩散、离子注入、氧化等。
过程模拟的目的之一在于创建形成在晶片表面上的微观结构的计算机表示,并在体过程模拟、装置模拟和其它分析程序中使用该计算机表示。
根据装置模拟或其它分析程序,可以计算半导体设备的诸如电特性、温度特性和机械特性的特性。
由形成在晶片表面上的微观结构的形状和组成分布规定构成半导体设备的元件的操作。
目前已经开发了用于精确地执行作为蚀刻、沉积和光刻结果获得的微观结构的形状的预测计算的技术。
此外,还示出多种类型的在计算机上表示表面或界面的形状的方法。
形状模拟所采用的代表性的形状描述方法是例如单元模型(cell model)(例如参见日本专利申请公开号2007-123485)、网状模型、扩散模型和线模型(string model)(例如,参见日本专利申请公开号2000-160336)。
在装置模拟或其它分析程序中,从形状描述格式生成对其进行了数值分析的坐标点的集合(分析网)。因为分析网规定元件操作的物理模拟的精度,因此有必要以高精度在计算机上再现元件的实际形状,即有必要精确地表现材料间的边界和表面的3D曲面。
然而,上述单元模型、网状模型、扩散模型和线模型在精确地表现材料间的边界和表面的3D曲面上都有限制。
就上述模型的问题而言,已经报道了如下的尝试:最初规定适合分析程序中高精确分析的形状描述格式,然后构造用于该规定的形状描述格式的模拟方法(例如,参见日本专利申请公开号H6-28429)。
在日本专利申请公开号H6-28429中,公开了一种扩展众所周知的实体(solid)建模功能和半导体设备制造中进行过程模拟的方法。
此外,已经提出了使用实体建模描述形状的多种方法(例如,参见日本专利申请公开号2004-327810、H10-41366和2008-244293)。
传统上,实体建模意味着计算机辅助设计(CAD)工具所采用的3D形状生成方法和程序,并且使固有地实质上静态的物理结构(诸如建筑物)能被容易地设计或组装。
发明内容
然而,在日本专利申请公开号2004-327810、H10-41366和2008-244293提出的方法中,截面表面是矩形且因此难以再现详细和复杂的曲面形状。
此外,在最近公开的非专利文献“3D TCAD Simulation of AdvancedCMOS Image Sensors,2011International Conference on Simulation ofSemiconductor Process and Devices(SISPAD),187-190”中,3D形状配置为基于矩形的形状,且不再现详细的3D形状。
期望提供一种3D形状生成方法,由此可以再现具有详细且复杂曲面形状的3D形状。此外,期望提供用于执行该生成方法的程序以及记录该程序的记录介质。
本技术的3D形状生成方法是通过规定材料之间的边界生成3D形状的方法。
首先,该3D形状生成方法包括获取平面中二维(2D)形状的边界线的数值数据。
其次,该3D形状生成方法包括通过基于规定该边界的形状的数值数据在与该平面相交的方向上移动该2D形状,并且还通过复制或变形该2D形状而生成下一个2D形状。
再次,该3D形状生成方法包括基于每个生成的2D形状的数据配置实体。
以这些步骤生成3D形状。
本技术的程序是使计算机实现和执行以下处理的程序。所述处理包括如下处理(1)获取平面中2D形状的边界线的数值数据,(2)通过基于规定该边界的形状的数值数据在与该平面相交的方向上移动该2D形状,并且还通过复制或变形该2D形状而生成下一个2D形状,以及(3)基于每个生成的2D形状的数据配置实体。
本技术的记录介质是存储本技术的上述程序的计算机可读记录介质。
根据上述的本技术,通过移动2D形状以及还复制和变形该2D形状生成下一个2D形状,且基于每个生成的2D形状的数据配置实体。
因此,有可能减小用于配置实体的数据量以及表示具有详细和复杂的曲面的实体。
根据上述的本技术,由于有可能减小用于配置实体的数据量以及表示具有详细和复杂的曲面的该实体,因此可以以较短的计算时间执行各种分析而不会在后续的分析程序中失去形状精确性。
附图说明
图1是示出设置在初始晶片的表面上的坐标轴的图;
图2是示出在与初始晶片的表面垂直的平面内规定的界面的位置的图;
图3是示出掩膜布局(mask layout)的曲线的平面图;
图4是示出形成为图3的曲线的移动轨线的实体的图;
图5是示出当凸出的曲线部分在内部提供时的问题的图;
图6A和6B是示出本技术的3D形状生成方法的实施例的图;
图7C和7D是示出图5的直线相交的条件的图;
图8是本技术的3D形状生成方法的实施例的流程图;
图9是根据本技术的实施例而生成的实体的透视图;
图10是示出在已经计算出工件形状和图9的实体之后的最终形状的图。
具体实施方式
以下,将参照附图具体描述本公开的优选实施例。需注意,在本说明书和附图中,本质上具有同样功能和结构的构造元件以同样的参考标记指示,并且省略了对这些构造元件的重复解释。
以下,将描述实现本技术的最佳模式(以下称为实施例)。
将以如下的顺序进行描述。
1.本技术的概览
2.实施例
<1.本技术的概览>
在描述特定的实施例之前将先描述本技术的概览。
以下,将详细描述本技术,包括带来本技术发展的假设,诸如上述的背景技术或发明内容。
如上所述,在形状模拟中,采用单元模型、网状模型、扩散模型和线模型作为代表性的形状描述方法。
如日本专利申请公开号2007-123485中所描述的,单元模型具有以下的配置:其中充当目标的3D部分被分为等距的单元,并且每个单元保持有指示其位置上的材料的数值指标(index)。
由于如果采用单元模型用于形状模拟,通过重写由每个单元保持有的数值指标,可以基于物理现象而表现表面的移动,因此与物理模拟的一致性高且容易创建分析程序。因此,单元模型被许多形状模拟程序所采用。
另一方面,由于从形状格式的观点而言,单元在单元模型中以等距的矩形形状形成,因此需要形状识别处理计算以充分表现复杂地变化的材料之间的边界或表面。然而,没有实现该计算技术。即使实现了该计算技术,计算时间也由识别处理的特性显著地增加。
网状模型是单元模型的改进,并且表面的每个点定义在表面四面体单元的每个边缘。
扩散模型也是单元模型的改进,并且使用集中轮廓线来定义表面。
因此,即使在作为形状描述格式的网状模型和扩散模型中,与在单元模型中一样,已知精确地处理工序期间产生的曲面是困难的。
如同在日本专利申请公开号2000-160336中所描述的,线模型以分割的线(线)表现材料之间的边界或主要的表面形状自身,且每个线根据物理分析结果移动。作为形状表现方法,线模型好于单元模型。
然而,线模型可能具有其中当形状改变时在各时间步骤中计算的线重叠的无效的交叉结构。虽然也已经开发了用于更正这样的无效交叉结构的技术,但是由于在实际的半导体制造过程中非常复杂的计算,计算时间显著地增加。
在日本专利申请公开号H6-28429中,根据工序通过扩展实体建模功能和将该扩展的实体建模功能应用到在半导体晶片中材料层中发生的动态变形而实现形状模拟。
在实体建模中,实体被定义为一组结构元件。
此外,在通常的实体建模中,通过组合一个或更多的实体而创建新的实体或重新定义的实体。
作为用于执行实体建模的工具,公开了可以从Helsinki University ofTechnology(赫尔辛基技术大学)获得的几何工作台(Geometric WorkBench-GWB)。
在扩展实体建模功能的方法中,如在日本专利申请公开号H6-28429中所公开的,基于实体建模功能产生轨线实体。根据工序的蚀刻率或沉积率,结构发生改变。通过对材料实体和轨线实体执行布尔集合运算而完成材料实体的变形。
然而,该方法旨在模拟实体形成中形成表面的薄膜从基本形状的形状演变,并且不适用于其它过程,特别地,不适用于由掩膜布局规定的形状而非基本形状的模拟。
如在日本专利申请公开号H6-28429中所公开的,基于实体建模的形状描述方法作为用于其随后阶段的体过程模拟和装置模拟以及其它分析程序的分析的形状过渡(transfer)是有效的。
然而,在过程模拟中处理的物理模型和化学反应模型彼此不同。因此,在实际中,即使在相同的实体模型中实现所有的形状模拟结果,仍旧存在技术困难。
为了防止形状模拟的精确性劣化,使用适合于计算技术的程序确保计算时间的减少和精确度,并且仅独立地执行其中容易生成分析程序的分析网的形状描述格式到实体模型的转换。因此,由于可能生成对用于各种分析的随后阶段分析程序有效的形状格式,因此该方法是最有效的。
作为对于计算技术适合的程序,包括上述单元模型和线模型。该分析程序包括Basque过程模拟、装置模拟和其它分析程序。
此外,已经开发了用于通过使用电子显微镜等测量实际的微观结构而获得3D结构的坐标集合的技术以及对于一些形状的形状模拟。
有必要生成集成的形状描述数据,包括通过形状模拟获得的数据或实际测量的数据。
考虑半导体工艺中的形状的特性,根据在平行于初始晶片的表面的平面内的形状改变位置的规定以及在与初始晶片表面垂直的每个坐标位置上的界面或表面的位置的规定,描述形状。
通常地,与初始晶片表面平行的平面内的形状改变位置的规定被数值地规定为在与初始晶片表面平行的平面内的2D封闭的图形集合(掩膜布局)。增加了光刻工艺的结果,以便规定最终的形状。该最终的形状可由光刻的形状模拟或通过电子显微镜等的测量数字化。
在与初始晶片表面垂直的每个坐标位置中,在基本结构和掩膜布局的最终形状的端部规定界面或表面的规定,并且增加由于蚀刻和沉积工艺的结果导致的变化,从而规定最终的形状。该最终的形状可由蚀刻或沉积的形状模拟或通过电子显微镜等的测量数字化。
从模拟和测量中提取作为光刻工艺的最终结果的2D形状数据和作为蚀刻或沉积工艺的最终结果的一维(1D)形状数据。使用该提取的数据,基于实体建模描述形状。
该方法可以在整个半导体设计系统中实现更好的集成(integrity)。
对于基于这样的概念设计半导体元件的方法,在日本专利申请公开号2004-327810中公开了一种通过将掩膜布局偏移与薄膜厚度对应的尺寸而实现3D形状的方法。然而,在该方法中,由于截面表面是矩形的,因此难以再现复杂的形状。
类似地,在日本专利申请公开号H10-41366中,已经提出了一种使用通过测量实际晶片表面的形状获得的结果来从掩膜布局和薄膜厚度信息产生层压的形状的方法。然而,只描述了概念,而没有公开特定的方法。
在日本专利申请公开号2008-244293中,公开了一种方法,其通过描述与2D表面中的初始晶片的表面垂直的每个坐标位置中的界面或平面的位置,并在与该2D平面垂直的方向延伸所描述的位置而获得期望的形状。
作为在通用计算机辅助工程(CAE)中使用的、基于实体建模的形状描述方法,该方法被认为是最实用的。
在日本专利申请公开号2004-327810、H10-41366和2008-244293和非专利文献“3D TCAD Simulation of Advanced CMOS Image Sensors,2011International Conference on Simulation of Semiconductor Processes and Devices(SISPAD),187-190”中公开的方法中,由于3D形状被配置为基于矩形的形状,因此难以在计算机上再现详细的3D形状。因此,通过由分析程序进行的分析获得的元件特性可能与实际的元件特性不同。
这里将要描述一种基于日本专利申请公开号2008-244293的、在计算机上再现用于预期目的的详细3D形状的方法,所述日本专利申请公开号2008-244293是基于在上述通用CAE中使用的实体建模系统的形状描述方法。
为了描述,如图1所示出的,假设与初始晶片10的平面平行的坐标轴是x-轴和y-轴,并且与初始晶片10的表面垂直的坐标轴是z-轴。
在详细的3D形状中,与初始晶片10的表面垂直的每个坐标位置中的界面或表面的位置的规定被定义为xz-平面的某区域的平面2中的1D曲线1,作为第一层(材料A)11和第二层(材料B)12之间的边界,例如如图2中所示。
另一方面,在与初始晶片表面平行的平面内的形状改变位置的规定被数值地规定为如上述在与初始晶片表面平行的平面内的2D封闭的图形集合(掩膜布局),且通常是封闭的多边形的集合。
然而,增加了由光刻工艺的结果导致的变化,并且因此通常获得针对掩膜布局的圆形的(rounded)最终形状。例如,如图3所示,最终形状被规定为xy-平面中的曲线4。
可以例如如以下描述的来描述实际的实体。
如例如图4所示,通过使指示图2的边界的曲线1的一个端点3与xy-平面内的曲线4一致而使平面2的法线平行于曲线4的切线移动。由此,在形成为移动轨线的实体中,可以将形状描述为第一层(材料A)11和第二层(材料B)12之间的边界面。
然而,一般而言,在诸如用于孔形状的嵌入工艺的许多工序中,有必要在例如图3的掩膜布局的曲线4中形成类似的界面,作为工艺的结果。
在这种情况下,将参照图5描述问题。
图5是示出在z-方向观看的晶片表面。在图5中,描述了与图3的掩膜布局的曲线4对应的掩膜布局的曲线6,且规定图2的截面形状的平面2被表示为从曲线6延伸的短直线9。
曲线6具有线性的部分,外部的凸出的第一曲线部分7,以及内部的凹进的第二曲线部分8。
当沿着如同图5中的第一曲线部分7的外部的凸出的曲线形成3D形状时,可以在与图2的平面2对应的直线9彼此不相交的状态下使用实体建模系统的功能生成3D形状。
另一方面,当沿着如同图5的第二曲线部分8的内部的凹进的曲线形成3D形状时,对应于图2的平面2的直线9可能在由虚线围成的区域C中彼此相交。此时,作为实体建模系统的功能,输出错误以停止或者新合成和输出曲面。
然而,这里该新合成和输出的曲面可能与实际的曲面完全不同,并且因此通过形状模拟获得的结果可能是无效的。
本技术旨在再现具有详细且复杂的曲面形状的3D形状。
有可能实现实体模型,其中通过使得能够再现具有详细和复杂的曲面形状的3D形状,在体过程模拟、装置模拟和其它分析程序中容易地生成分析网。
本技术提供了一种通过规定材料之间的边界生成3D形状的方法。
在本技术中,使用在低维中预测量或计算的1D截面表面的数值数据和诸如掩膜布局的2D形状的数值数据生成3D形状。
特别地,本技术首先包括获取平面中2D形状(例如,与衬底平行的平面中的掩膜布局)的边界线的数值数据的步骤。
本技术包括下述步骤:基于规定材料之间的边界的形状的数值数据在与上述平面相交的方向(即,不与该平面平行的方向)上移动该2D形状,并且通过复制或变形该2D形状而生成下一个2D形状。
此外,本技术包括基于每个生成的2D形状的数据配置实体的步骤。
本技术基本上使用实体建模。
通过根据2D形状的移动和复制或变形获得线框(wireframe)以及处理和合成该线框而在实体建模中生成3D形状。
因此,由于与做出实体的表面的点的集合的情况相比,可能显著降低表示该实体的数据量,因此当分析程序中已经使用3D形状的数据时计算时间可以缩短。
此外,有可能再现具有详细和复杂的曲面形状的3D形状,而在相关的技术中提出的基于矩形配置3D形状的方法中难以表现这种形状。
在本技术中的“平面”包括例如半导体设备等的衬底表面(衬底的主表面)、水平面,与该水平面垂直的平面,以及相对于水平面倾斜的面(斜面)。
“2D形状”是2D形状(在上述平面内的截面形状),其构成要生成的3D形状,诸如上述掩膜布局。
2D形状的“边界线”是2D形状的边界的封闭的边缘形状。例如,当2D形状是岛的形状时,外周线是边界线。例如,当2D形状是挖剪(cutout)图案的掩膜布局时,内周线是边界线。
期望通过从下一步移动2D形状,获取位于要在初始步骤生成的3D形状的上述平面中的截面形状的最远端处的2D形状的边界线的数值数据。
在下一步中,基于规定材料之间的边界的形状的数值数据,在与上述平面相交的方向上移动2D形状。
“规定材料之间的边界的形状的数值数据”对应于指示组成要生成的实体的材料之间的边界中的2D形状中的侧壁部分的位置的数值数据。
与该平面相交的方向是不与上述平面平行的方向。
特别地,当2D形状移动的方向被指定为与平面垂直的方向时,则可以减少要生成的3D形状的数据量。
另一方面,当要生成的实体是通过在相对于平面倾斜的方向上的处理或发展而形成的实体时,则优选在该倾斜的方向上移动2D形状。
在移动2D形状的步骤中,通过移动并复制或变形该2D形状生成下一个2D形状。
当下一个2D形状是不同的形状时,该2D形状移动且也经历必需的变形。例如,在具有不同的尺寸的类似的形状的情况下,进行缩小变形或放大变形。另一方面,在不类似的形状的情况下,按照实际的3D形状进行必要的变形。
在基于每个生成的2D形状的数据配置该实体的步骤中,特别地,通过从每个2D形状的数据获得线框并处理或合成该线框而生成3D形状。
本技术还包括:如果需要,在配置实体的步骤之后计算配置的实体和工件形状的步骤。
例如,当根据诸如蚀刻或钻孔的处理从工件形状移除3D形状时,期望增加进行计算的步骤。在通过增加该步骤的处理之后有可能生成3D形状的数据。
特别地,当本技术应用到制造半导体设备等中的蚀刻工艺时,2D形状被用作蚀刻掩膜图案的布局形状(掩膜布局)。
在蚀刻进行之前在表面上设置初始掩膜布局。
这里,如果x-轴和y-轴被设置在与衬底表面平行的平面上,且z-轴被设置为与衬底表面垂直,则在初始步骤中检测到由xy-平面的掩膜布局的数据规定的封闭的边缘形状。可以在同一布局上同时检测到多个封闭的边缘形状。
在下一步,通过将形成边缘的每个顶点的数据与对于每个边缘形状定义的xz-或yz-平面的截面坐标相比较,而生成在z-方向上生成的多个新边缘坐标以包括截面坐标。
此外,在生成3D形状的步骤中,生成包括多个生成的边缘的新的平面以配置3D形状。
下面,根据在配置的3D形状和工件形状上进行逻辑合成的步骤,生成处理之后的3D形状。
因此,可以生成蚀刻处理之后的3D形状。
当同时检测到在同一层上的多个封闭的边缘形状(掩模图案的边界线)时,可以对同一层中包括的多个掩模图案配置3D形状。
根据本技术,通过移动还有复制和变形2D形状获得下一个2D形状,且基于每个获得的2D形状的数据配置实体。因此,可能减少配置实体的数据量并且表现具有详细和复杂的曲面的实体。
特别地,当2D形状的边界线已被配置为包括曲线部分,可能表现具有详细和复杂的曲面的实体,而在相关技术中提出的基于矩形配置3D形状的方法中难以表现该实体。
例如,当将本技术应用到半导体设备的制造时,有可能详细地表现处理后的形状,有杂质的扩散层的形状等。即使当这些形状具有曲面时,也可以通过精确地表现曲面而获得分析程序中可用的数据。
此外,本技术提供用于使得计算机实现和执行对应于上述步骤的处理的程序,以及存储该程序的计算机可读记录介质。
有可能通过使用该程序或该记录介质在计算机中执行上述步骤的每个处理生成3D形状。
有可能配置和实现用于生成3D形状的系统,特别地,例如,使用具有记录介质或程序的计算机制造半导体设备的系统。
用于制造半导体设备的上述系统配置为具有适合于执行根据本技术的3D形状生成方法的步骤的硬件。
例如,该系统配置为具有用于快速地处理所述步骤的中央处理单元(CPU)、具有用于执行处理的足够的容量的存储器和用于存储各种数据的存储部件,以及额外地具有诸如显示器的显示单元,以及输入/输出接口。
根据本技术的上述程序配置为可在线和/或离线操作的。
例如,该程序可配置为嵌入用于事先生成3D形状的系统,并且根据本技术的步骤可以配置为通过经由记录介质或网络从外部安装该程序而执行。
<2.实施例>
作为本技术的实施例,将描述根据本技术的3D形状生成方法的形式。
在该实施例中,如图1所示,x-轴和y-轴设置为平行于初始晶片的表面,且z-轴设置为与该表面垂直。
在该实施例中,图6A示出了初始的掩膜布局21的2D分布。在平行于初始晶片的表面的xy-平面上描述该掩膜布局21,且考虑处理的影响制作该掩膜布局21。
此外,图6B中示出了2D数据的曲线30,其中,初始的掩膜布局21的曲线上的每个任意点将要移动到的界面的坐标位置被描述为与初始晶片的表面垂直的z-轴上的位置以及距离初始的掩膜布局21的相对移动距离y。
在图6A和6B中,初始的掩膜布局21对应于图3的掩膜布局的曲线4,且2D数据的曲线30对应于图2的曲线1。
这里,在其中沿类似于图5的第二曲线部分8的凹进曲线生成类似形状的范围中发生的区域C中的截面形状的平面2的交叉可以定义为在以下的情况中生成。
图7C中示出图6A中示出的初始掩膜布局21的最小曲率半径的位置和最小半径Rmin。此外,图6B中示出的2D数据的曲线30的y-轴方向上的最大移动距离Ymax在图7D中示出。此时,根据有关下面的表达式(1)的条件的相关技术发生截面形状的交叉
Ymax≥Rmin…(1)
在该实施例中,如以下所述形成3D形状。
首先,如图6B所示,对图6A中所示的初始掩膜布局21规定初始掩膜布局21的z-轴上的坐标的点31,且选择从点31开始的曲线30上的任意点32。
此时,计算点31和点32之间的相对距离△L,进行针对初始掩膜布局21的与相对距离△L对应的均一形状变形,并且在平行于xy-平面的平面内生成新的掩膜布局22。
随后,平行于曲线30上的点32的z坐标移动掩膜布局22。
之后,掩膜布局22被设置为初始的掩膜布局,从曲线30上的下一个提取点33提取△L,通过变形掩膜布局22生成新的掩膜布局23,且在掩膜23的z-轴方向上进行平行移动。
此外,重复该步骤直到曲线30上没有其它数据。
图8中示出本实施例的上述操作的流程图。
可使用模拟器(信息处理设备)执行图8中示出的流程图。
由诸如在其上实现用于执行模拟的模拟程序(软件)的计算机的信息处理设备配置模拟器。
在模拟器上实现的模拟程序(软件)配置为可在线和/或离线操作。
首先,在步骤S1,模拟器获取初始坐标。获取初始掩膜布局21的坐标(x,y)101和界面的坐标位置(y,z)102,作为初始坐标。
然后,在步骤S2,模拟器计算距界面的坐标数据中的下一个坐标点的相对距离△L。
然后,在步骤S3,模拟器对于掩膜布局计算对应于相对距离△L的均一形状变形。
然后,在步骤S4,模拟器通过移到下一个坐标点的z坐标进到步骤S5。
随后,在步骤S5,模拟器确定当前的点是否是界面的最后一个点。如果当前的点不是最后一个点,则该处理返回到步骤S2,且进一步计算相对距离△L。如果当前的点是最后一个点,则该处理进到步骤S6。
然后,在步骤S6,模拟器通过补充生成的曲线生成实体。即,通过使用在目前为止进行的步骤中生成的多个曲线补充曲线之间的部分生成实体。
然后,在步骤S7,模拟器计算具有工件形状的所生成的实体。即,通过计算处理前的工件形状和界面的实体获得处理后的3D形状。
因此,可以生成处理后的3D形状。
图9中示出作为通过在实体建模系统上进行上述操作获得的结果生成的多个掩膜布局曲线和通过补充曲线生成的实体40的透视图。
图9的点31至38被设置为类似于图6B的点31至34。
图9的曲线41至48是通过将点31至38连接到相同的z-坐标点获得的,且被设置为类似于图6A的掩膜布局21至24。
图9的实体40是由点31至38以及曲线41至48生成的实体的四分之一。
在通过上述形状模拟或测量手段获得的形状中以高精度再现实体40的侧壁的曲面。
这里,图10中示出当立方体51已经被生成作为针对图9的实体40的工件形状、并且已经在实体建模系统上执行了逻辑合成(在这种情况下,减去)时的最终形状。
因为通过采用本技术的3D形状生成方法,即使相对于类似第二曲线部分8的凹进的掩膜形状也不发生在图5的形状中成为问题的截面形状的交叉,因此以高精度生成处理之后的形状,如图10所示。
虽然在上述表达式(1)的条件下在相关的技术中发生截面形状的交差,但是在本实施例的3D形状生成方法中可以生成3D形状而没有问题。
根据上述的这个实施例,可以从诸如通过移动和变形掩膜布局获得的图9的曲线41至48的曲线组(线框)生成3D形状。因此,可以使用相对小的数据量表现3D形状,且还可以表现具有曲面的详细和复杂的实体。
因此,根据本实施例,由于即使在具有曲面的详细和复杂的实体中也可能生成在其中容易地生成分析程序中的分析网的数据,因此即使当边界形状复杂时也可以进行精确的分析。
上述的实施例是形状改变,其中根据z-方向上的移动在xy-平面内减小和变形掩膜布局。
在本技术中,2D形状的形状改变不限于减小变形。本技术可应用于在其中进行放大变形、一个方向上的移动变形或其它变形的形状改变。
此外,在上述实施例中,本技术的3D形状生成方法应用到制造半导体设备的过程。
本技术的3D形状生成方法不限于制造半导体设备的过程,并且可应用于在其它领域生成3D形状。
本技术可应用于逐渐变化的配置的3D形状,其中2D形状的移动方向(1D方向)上的形状改变不是随机变化或小的变化。
虽然在制造半导体设备的过程中1D方向被指定为与初始晶片垂直的方向,但是1D方向可以被指定为水平方向或倾斜方向。
此外,当本技术适用时,例如,可以通过针对其材料在某种程度上是确定的固体(岩石、板等)在特定方向上(向上/向下,横向或倾斜的)注入流体或固体而使孔变空。
此外,当本技术适用时,例如,表面可以基于初始形状根据粘附和反应等而生长(develop)。在这种情况下,可以通过获得形状模拟中的生长之后的状态或测量实际创建的生长之后的状态的形状,获得用于在本技术的生成方法中使用的数据。
此外,本技术还可以配置如下。
(1)一种通过规定材料之间的边界生成三维(3D)形状的方法,包括:
获取平面中二维(2D)形状的边界线的数值数据;
通过基于规定边界的形状的数值数据在与该平面相交的方向上移动2D形状,并且还通过复制或变形该2D形状,生成下一个2D形状;以及
基于生成的2D形状的数据配置实体。‘
(2)根据(1)所述的生成3D形状的方法,其中所述2D形状的边界线包括曲线部分。
(3)根据(1)或(2)所述的生成3D形状的方法,还包括:在配置实体后计算工件形状和实体。
(4)根据(1)至(3)中的任一个所述的生成3D形状的方法,其中所述2D形状是蚀刻掩膜图案的布局形状。
(5)根据(4)所述的生成3D形状的方法,其中针对在同一层中包括的多个掩膜图案配置实体。
(6)根据(1)至(5)中任一个所述的生成3D形状的方法,其中与所述平面相交的方向被指定为与该平面垂直的方向。
(7)一种用于使计算机实现和执行根据(1)至(6)的任一个的生成3D形状的方法的程序。
(8)一种存储用于使计算机实现和执行根据(1)至(6)的任一的生成3D形状的方法的程序的计算机可读记录介质。
本领域的技术人员应当理解,在所附权利要求及其等价物的范围之内,可以取决于设计需要和其它因素产生各种修改、组合、子组合和变更。
本公开包含与于2012年1月17日在日本专利局提交的日本优先权专利申请JP2012-006749中公开的主题相关的主题,其全部内容通过引用被并入于此。
Claims (8)
1.一种通过规定材料之间的边界生成三维(3D)形状的方法,包括:
获取平面中二维(2D)形状的边界线的数值数据;
通过基于规定边界的形状的数值数据在与该平面相交的方向上移动该2D形状,并且还通过复制或变形该2D形状,生成下一个2D形状;以及
基于生成的2D形状的数据配置实体。
2.根据权利要求1所述的生成3D形状的方法,其中所述2D形状的边界线包括曲线部分。
3.根据权利要求1所述的生成3D形状的方法,还包括:在配置实体后计算工件形状和实体。
4.根据权利要求1所述的生成3D形状的方法,其中所述2D形状是蚀刻掩膜图案的布局形状。
5.根据权利要求4所述的生成3D形状的方法,其中针对在同一层中包括的多个掩膜图案配置实体。
6.根据权利要求1所述的生成3D形状的方法,其中与所述平面相交的方向被指定为与该平面垂直的方向。
7.一种用于使计算机实现和执行以下处理的程序:
获取平面中2D形状的边界线的数值数据;
通过基于规定材料之间的边界的形状的数值数据在与该平面相交的方向上移动该2D形状,并且还通过复制或变形该2D形状而生成下一个2D形状;以及
基于生成的2D形状的数据配置实体。
8.一种存储用于使计算机实现和执行以下处理的程序的计算机可读记录介质:
获取平面中二维(2D)形状的边界线的数值数据;
通过基于规定材料之间饿边界的形状的数值数据在与该平面相交的方向上移动该2D形状,并且还通过复制或变形该2D形状而生成下一个2D形状;以及
基于生成的2D形状的数据配置实体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-006749 | 2012-01-17 | ||
JP2012006749A JP2013148940A (ja) | 2012-01-17 | 2012-01-17 | 立体形状の生成方法、プログラム、記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103207929A true CN103207929A (zh) | 2013-07-17 |
Family
ID=48755150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310009022XA Pending CN103207929A (zh) | 2012-01-17 | 2013-01-10 | 三维形状生成方法、程序和记录介质 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9152741B2 (zh) |
JP (1) | JP2013148940A (zh) |
CN (1) | CN103207929A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2705449A1 (en) * | 2011-05-03 | 2014-03-12 | Fujitsu Limited | Computer - implemented method of simplifying a complex part in a geometric model |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3416892B2 (ja) | 1992-06-24 | 2003-06-16 | 日本電信電話株式会社 | ブールトラジェクトソリッドサーフェス移動システム |
US5367465A (en) * | 1992-06-24 | 1994-11-22 | Intel Corporation | Solids surface grid generation for three-dimensional topography simulation |
US6120171A (en) * | 1996-06-14 | 2000-09-19 | Mohammad Salim Shaikh | Fully integrated machinable profile based parametric solid modeler |
JPH1041366A (ja) | 1996-07-26 | 1998-02-13 | Hitachi Ltd | 積層形状構造の不良解析方法およびその装置 |
JP3807796B2 (ja) * | 1996-10-04 | 2006-08-09 | 本田技研工業株式会社 | 3次元cadシステム及び画像データ変換方法 |
JP3077755B2 (ja) | 1998-11-30 | 2000-08-14 | 日本電気株式会社 | スパッタ形状のシミュレーション方法及びそのプログラムを記録したそのコンピュータ読み込み可能な記録媒体 |
JP3278623B2 (ja) * | 1999-01-06 | 2002-04-30 | 日本電気株式会社 | 地図3次元化システム,地図3次元化方法および地図3次元化用プログラムを記憶した記憶媒体 |
US6628279B1 (en) * | 2000-11-22 | 2003-09-30 | @Last Software, Inc. | System and method for three-dimensional modeling |
US7116341B2 (en) * | 2002-04-25 | 2006-10-03 | Sony Corporation | Information presentation apparatus and method in three-dimensional virtual space and computer program therefor |
JP2004327810A (ja) | 2003-04-25 | 2004-11-18 | Renesas Technology Corp | 情報処理装置及びlsiチップの製造方法 |
JP4750531B2 (ja) | 2005-10-27 | 2011-08-17 | 富士通株式会社 | 形状シミュレーション方法、プログラム及び装置 |
JP2008244293A (ja) | 2007-03-28 | 2008-10-09 | Toshiba Corp | 半導体装置の設計方法及び製造方法並びにソフトウエア |
-
2012
- 2012-01-17 JP JP2012006749A patent/JP2013148940A/ja active Pending
- 2012-12-13 US US13/713,365 patent/US9152741B2/en active Active
-
2013
- 2013-01-10 CN CN201310009022XA patent/CN103207929A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2013148940A (ja) | 2013-08-01 |
US9152741B2 (en) | 2015-10-06 |
US20130185025A1 (en) | 2013-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI628552B (zh) | 用於三維虛擬製造環境中的設計規則檢查之非暫態電腦可讀媒體、方法及系統 | |
TWI624764B (zh) | 用於半導體裝置結構之虛擬製造環境之非暫態電腦可讀媒體、計算裝置實施方法以及虛擬製造系統 | |
EP1710720B1 (en) | Method of computer-aided design of a modeled object having several faces | |
US9524583B2 (en) | Simulation of the machining of a workpiece | |
TWI616765B (zh) | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 | |
US7477262B2 (en) | Automatic calculation of minimum and maximum tolerance stack | |
US11243510B2 (en) | Computer aided generative design with tool size control to facilitate 2.5-axis subtractive manufacturing processes | |
JP3416892B2 (ja) | ブールトラジェクトソリッドサーフェス移動システム | |
US20240085881A1 (en) | Computer aided generative design with layer boundary determination to facilitate 2.5-axis subtractive manufacturing processes | |
CN112132973A (zh) | 三维集成电路电磁仿真全三维网格快速生成方法及装置 | |
Samant et al. | Octree data structure for support accessibility and removal analysis in additive manufacturing | |
CN107886573B (zh) | 一种复杂地质条件下边坡三维有限元网格生成方法 | |
CN100395867C (zh) | 形貌仿真系统和形貌仿真方法 | |
CN103207929A (zh) | 三维形状生成方法、程序和记录介质 | |
JP2023084699A (ja) | 製造及び構造性能を促進するフィーチャ厚制御を用いるコンピュータ支援ジェネレーティブ設計 | |
US7079909B2 (en) | Information processing method and apparatus for deposition | |
Yang et al. | Topologically enhanced slicing of MLS surfaces | |
Inui et al. | Milling Simulation-Based Method to Evaluate Manufacturability of Machine Parts | |
TWI837115B (zh) | 依據填充分率體素資料進行多材料網格生成之非暫態媒體、系統及方法 | |
TW202349131A (zh) | 執行3d光阻輪廓生成的系統及方法 | |
CN116348998A (zh) | 在虚拟制造环境中执行变形和应力分析建模的系统和方法 | |
CN112784522A (zh) | 用于在虚拟制造环境中执行回流焊建模的系统和方法 | |
TW202411942A (zh) | 依據填充分率體素資料進行多材料網格生成之非暫態媒體、系統及方法 | |
Hasan et al. | Tool Path Generation for CNC Milling based on STL file | |
Liu et al. | Towards a Unified In-Process Geometrical Model for Multiple Machining and Layered Manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C05 | Deemed withdrawal (patent law before 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130717 |