CN116348998A - 在虚拟制造环境中执行变形和应力分析建模的系统和方法 - Google Patents
在虚拟制造环境中执行变形和应力分析建模的系统和方法 Download PDFInfo
- Publication number
- CN116348998A CN116348998A CN202180070515.7A CN202180070515A CN116348998A CN 116348998 A CN116348998 A CN 116348998A CN 202180070515 A CN202180070515 A CN 202180070515A CN 116348998 A CN116348998 A CN 116348998A
- Authority
- CN
- China
- Prior art keywords
- stress analysis
- deformation
- process sequence
- analysis modeling
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 193
- 238000004458 analytical method Methods 0.000 title claims abstract description 107
- 230000008569 process Effects 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000000463 material Substances 0.000 claims description 91
- 238000013461 design Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 8
- 230000003044 adaptive effect Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims 5
- 238000005259 measurement Methods 0.000 description 30
- 239000007787 solid Substances 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000010206 sensitivity analysis Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/08—Volume rendering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/18—Details relating to CAD techniques using virtual or augmented reality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/14—Force analysis or force optimisation, e.g. static or dynamic forces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/22—Yield analysis or yield optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
本发明的实施方案提供了在虚拟制造环境中执行变形和应力分析建模的能力。更具体地说,实施方案使虚拟制造环境能够直接从基于体素的模型对变形和应力分析进行建模,而无需生成交界面保形网格。半导体器件结构的应力场可以在用于制造半导体器件的工艺序列中的指定点确定。
Description
相关申请
本申请要求于2020年10月14日申请的美国临时专利申请No.63/091,822的优先权,其全部内容通过引用整体合并于此。
背景技术
集成装置制造商(IDM)和独立代工厂的半导体开发组织花费大量资源来开发用于从晶片(“晶片”是半导体材料的薄片,晶片通常但不总是由硅晶体构成)制造他们所销售的芯片(集成电路(IC))的集成的工艺操作序列。大部分资源用在了制造实验晶片和相关的测量、计量(“计量”是指在半导体行业中进行的专用类型的测量)及表征结构上,所有这些的目的是为了确保集成工艺产生所需的半导体器件结构。这些实验晶片在试错方案中使用,以开发用于制造器件结构的单独工艺,以及开发整个集成工艺流程。由于先进技术节点工艺流程的复杂性不断提高,大部分的实验性制造运行会导致负面的或无效的表征结果。这些实验性制造运行持续时间长,在“(fab)”(制造环境(fabrication environment))中持续数周至数月,且价格昂贵。最近的包括FinFET、TriGate、High-K/Metal-Gate、嵌入式存储器和高级图案化在内的半导体技术进步极大地增加了集成半导体制造工艺的复杂性。使用这种试错实验方法的技术开发的成本和持续时间同时增加。
半导体器件结构的虚拟制造环境提供了一种平台,该平台以相比于传统的试错物理实验而言更低的成本和更高的速度来执行半导体工艺开发。与传统的CAD和TCAD环境不同,虚拟制造环境能够对集成工艺流程进行虚拟建模,并预测包括完整技术套件的所有器件和电路的完整3D结构。虚拟制造可以以其最简单的形式描述为:将集成工艺序列的描述与呈2D设计数据(掩码或布局)形式的主题设计相结合,并生成可预测从实际/物理制造运行中预期得到的结果的3D结构模型。3D结构模型包括多个材料层、注入层、扩散层等的几何精确3D形状,其包括芯片或芯片的一部分。虚拟制造以主要为几何的方式进行,但是所涉及的几何形状受到制造工艺的物理原理限制。通过在抽象的结构化层面(而不是基于物理的模拟)执行建模,可以显著地加速结构模型的构建,从而使得实现在电路级别的面积规模上进行完整的技术建模。因此,使用虚拟制造环境提供了对工艺假设的快速验证,以及对集成工艺序列和2D设计数据之间的复杂相互关系的可视化。
发明内容
本发明的实施方案提供在虚拟制造环境中执行变形和应力分析建模的能力。更具体而言,实施方案致使虚拟制造环境能直接从基于体素的模型对变形和应力分析进行建模,而无需产生交界面保形网格。半导体器件结构的应力场可在用于制造半导体器件的工艺序列中的指定点确定。在某些实施方案中,应力场可在一系列工艺步骤期间演变,每一步骤的应力场考虑了从先前步骤得到的应力场。
在一实施方案中,一种用于在虚拟制造环境中执行变形和应力分析建模的计算设备实现的方法包括以下步骤:接收对工艺编辑器中针对待虚拟制造的半导体器件结构的工艺序列的选择,所述工艺序列包括用户指定的变形和应力分析建模步骤。所述变形和应力分析建模步骤指示所述工艺序列期间执行变形和应力分析建模的点。所述方法还通过所述计算设备进行虚拟制造运行,所述虚拟制造运行通过使用所述工艺序列和2D设计数据对为了物理制造半导体器件结构而执行的图案化、材料添加和/或材料去除步骤进行模拟,来对用于物理制造所述半导体器件结构的集成工艺流程进行建模。所述虚拟制造运行实施所述工艺序列直到所述变形和应力分析建模步骤,并建立所述半导体器件结构的3D结构模型。所述3D结构模型为使用隐式几何表示(implicit geometry representation)的基于体素的模型,该隐式几何表示包含布置在体素网格中的多个体素并预测该半导体器件结构的物理制造的结果。该虚拟制造运行还执行该变形和应力分析建模并生成结果数据。此外,所述方法还包含输出从所述变形和应力分析建模步骤生成的所述结果数据。
在另一实施方案中,一种用于在虚拟制造环境中执行变形和应力分析建模的系统包括:配备有一个或多个处理器的至少一个计算设备,其被配置为生成虚拟制造环境。所述虚拟制造环境包括变形和应力分析建模模块。所述变形和应力分析建模模块在被执行时:接收对工艺编辑器中针对待虚拟制造的半导体器件结构的工艺序列的选择。所述工艺序列包括用户指定的变形和应力分析建模步骤,所述变形和应力分析建模步骤指示所述工艺序列期间用于执行变形和应力分析建模的点。所述变形和应力分析建模模块在被实施时还通过所述计算设备进行虚拟制造运行,所述虚拟制造运行通过使用所述工艺序列和2D设计数据对为了物理制造半导体器件结构而执行的图案化、材料添加和/或材料去除步骤进行模拟,来对用于物理制造半导体器件结构的集成工艺流程建模。所述虚拟制造运行实施所述工艺序列直到所述变形和应力分析建模步骤。所述工艺序列的实施建立所述半导体器件结构的3D结构模型。所述3D结构模型为使用隐式几何表示的基于体素的模型,该隐式几何表示包含布置在体素网格中的多个体素并预测该半导体器件结构的物理制造的结果。该虚拟制造运行还执行该变形和应力分析建模步骤并生成结果数据。所述系统还包含与所述至少一个计算设备通信的显示器,该显示器被配置成显示来自所述变形和应力分析建模步骤的所述结果数据。
附图说明
并入本说明书中并构成本说明书一部分的附图描绘了本发明的一个或多个实施方案,并且与说明书一起有助于解释本发明。在附图中:
图1描绘了适于实践本发明实施方案的示例性虚拟制造环境;
图2描绘了由虚拟制造环境提供的示例性虚拟制造控制台;
图3描绘了由虚拟制造环境提供的示例性布局编辑器;
图4描绘了由虚拟制造环境提供的示例性工艺编辑器;
图5描绘了由虚拟制造环境提供的示例性3D查看器;
图6描绘了在虚拟制造环境中执行以建立并进行虚拟实验的示例性步骤序列,所述虚拟实验生成用于多个半导体器件结构模型的虚拟计量测量数据;
图7描绘了用于为由虚拟制造环境提供的虚拟实验提供工艺参数的示例性参数浏览器视图;
图8描绘了在由虚拟制造环境提供的虚拟实验中生成的虚拟计量数据的示例性表格格式显示;
图9描绘了在由虚拟制造环境提供的虚拟实验中生成的虚拟计量数据的示例性图形显示;
图10A描绘了圆形边界的示例性基于体素的表示;
图10B描绘了通过调整体素尺寸解决的示例性阶梯效应;
图11A(现有技术)描绘了由STI特征的3D结构模型所产生的保形网格;
图11B描绘了从体素网格所产生的应力分析模型;
图12描绘了在一示例性实施方案中在虚拟制造环境中执行的用于执行变形和应力分析建模的步骤序列;
图13描绘了在一示例性实施方案中的显示应力分析步骤的结果的图形用户界面;
图14A-14C描绘了在示例性实施方案中用于将变形和应力分析步骤插入至工艺序列中的示例性图形用户界面;
图15A-15K描绘了在一示例性实施方案中的虚拟制造环境所提供的示例性图形用户界面,其描绘了关注的STI特征的应力场的演变;
图16描绘了在示例性实施方案中用于制造STI特征的最终侧壁步骤之后的单一应力分析结果和经演变的应力场的并排视图。
具体实施方式
本发明的实施方案提供使得变形和应力分析建模能作为工艺序列的部分的虚拟制造环境。然而,在更详细地讨论实施方案所提供的变形和应力分析建模前,先说明可用于实践实施方案的示例性3D虚拟制造环境。
示例性虚拟制造环境
图1描绘了适于实践本发明实施方案的示例性虚拟制造环境1。该虚拟制造环境1包括由用户2访问的计算设备10。计算设备10与显示器120通信。显示器120可以是作为计算设备10的一部分的显示屏,或者可以是与计算设备10通信的单独的显示设备或显示表面。计算设备10可以是个人计算机、膝上型计算机、平板计算设备、服务器或配备有处理器11并且能够支持3D建模引擎75的操作(在下文中进一步描述)的某些其他类型的计算设备。处理器可以具有一个或多个内核。计算设备10还可包括易失性和非易失性存储器,例如但不限于随机存取存储器(RAM)12、只读存储器(ROM)13和硬盘驱动器14。计算设备10还可以配备有网络接口15,以使得能够与其他计算设备进行通信。
计算设备10可以存储并执行包括3D建模引擎75的虚拟制造应用程序70。3D建模引擎75可以包括在半导体器件结构的虚拟制造中使用的一种或多种算法,例如算法1(76)、算法2(77)和算法3(78)。虚拟制造应用程序70还可包括变形和应力分析建模模块79,其包括用于对变形和应力分析操作进行建模的可执行指令。3D建模引擎75可以接收输入数据20,以执行生成半导体器件结构模型数据90的虚拟制造“运行”(fabrication“run”)。虚拟制造应用程序70和3D建模引擎75可以生成用于创建和显示虚拟制造运行的结果的多个用户界面和视图。例如,虚拟制造应用程序70和3D建模引擎75可以显示用于创建虚拟制造运行的布局编辑器121、工艺编辑器122和虚拟制造控制台123。虚拟制造应用程序70和3D建模引擎75还可以显示表格式和图形化计量结果视图124和3D查看器125,以分别显示在半导体器件结构的虚拟制造期间由3D建模引擎75生成的虚拟制造运行和3D结构模型的结果。
输入数据20包括2D设计数据30和工艺序列40两者。工艺序列40可以由多个工艺步骤43、44、47和48组成。如本文将进一步描述的,工艺序列40还可以包括一个或多个虚拟计量测量工艺步骤45和49。工艺序列40可以进一步包括一个或多个子序列46,所述子序列包括一个或多个工艺步骤或虚拟计量测量工艺步骤。2D设计数据30包括一个或多个层,例如层1(32),层2(34)和层3(36),其通常以行业标准布局格式(例如GDS II(图形设计系统版本2)或OASIS(开放艺术品系统交换标准)提供。
输入数据20还可包括材料数据库60,该材料数据库60包括材料类型(诸如材料类型1(62)和材料类型2(64))的记录以及针对每种材料类型的特定材料。工艺序列中的许多工艺步骤可能涉及材料数据库中的一种或多种材料。每种材料都具有名称和一些属性,例如渲染颜色。材料数据库可以单独的数据结构存储。材料数据库可以具有层级结构,其中材料可以按类型和子类型进行分组。工艺序列中的各个步骤可以涉及单个材料或上一级(parent)材料类型。材料数据库中的层级结构使得涉及材料数据库的工艺序列更易于修改。例如,在半导体器件结构的虚拟制造中,可以在工艺序列的过程中将多种类型的氧化物材料添加到结构模型中。在添加特定氧化物后,后续步骤可以改变该材料。如果材料数据库中没有层级结构,并且在现有工艺序列中插入了添加新的类型的氧化物材料的步骤,那么所有可能会影响氧化物材料的后续步骤也必须进行修改以包括该新的类型的氧化物材料。使用支持层级结构的材料数据库,对特定类别材料(例如氧化物)进行操作的步骤可能仅涉及上一级类型,而不涉及相同类型的一系列材料。于是,如果在工艺序列中插入了添加新的类型的氧化物材料的步骤,则无需修改仅涉及氧化物上一级类型的后续步骤。因此,层级化材料使工艺序列对于修改更具弹性。层级化材料的另一个益处是可以创建和重复使用仅涉及上一级材料类型的已有工艺步骤和序列。
3D建模引擎75使用输入数据20来执行由工艺序列40指定的操作/步骤序列。如以下进一步说明,工艺序列40可以包括一个或多个虚拟计量步骤45、49,这些步骤指示在虚拟制造运行期间的工艺序列中应该对结构部件进行测量的点。该测量可以使用先前添加到2D设计数据30中的层中的定位符形状来进行。在替代实施方案中,测量位置可以通过替代手段来指定,诸如2D设计数据中的(x,y)坐标,或者指定2D设计数据30中的位置的一些其他手段,而不是通过使用定位符形状。工艺序列还可包括一个或多个变形和应力分析建模步骤50,其指示在虚拟制造运行期间的工艺序列中应当进行变形建模和应力分析建模操作的点。在虚拟制造运行期间进行工艺序列40将生成虚拟计量数据80和3D结构模型数据90。3D结构模型数据90可用于生成半导体器件结构的结构模型的3D视图,该3D视图可显示在3D查看器125中。虚拟计量数据80可以被处理并在表格和图形计量结果视图124中呈现给用户2。
图2示出了由虚拟制造环境提供以建立虚拟制造运行的示例性虚拟制造控制台123。虚拟制造控制台123允许用户为正在虚拟制造的半导体器件结构指定工艺序列202和布局(2D设计数据)204。然而,应当理解,虚拟制造控制台也可以是基于文本的脚本控制台,该脚本控制台为用户提供一种输入脚本命令的手段,该脚本命令指定所需的输入,并启动对一结构模型的构建或对一组结构模型的构建,该一组结构模型对应于工艺序列中的各特定步骤的一系列参数值。后一种情况被认为是虚拟实验(下面将进一步讨论)。
图3描绘了由虚拟制造环境提供的示例性布局编辑器。布局编辑器121显示由用户在虚拟制造控制台123中指定的2D设计布局。在布局编辑器中,可以用颜色来描绘设计数据中的不同层。每层上由形状或多边形包围的区域表示:在集成工艺流程中的光刻步骤期间,在晶片上的光致抗蚀剂涂层可暴露于光线或受到保护而不受光线影响的区域。一个或多个层上的形状可以组合(进行布尔运算)以形成用于光刻步骤中的掩模。布局编辑器121提供了在任何层上插入、删除和修改多边形以及在2D设计数据内插入、删除或修改层的手段。可以仅仅出于包含指示虚拟计量测量的位置的形状或多边形的目的而将层插入。矩形形状302、304、306已被添加到插入层(由不同的颜色指示)并且标记虚拟计量测量的位置。如上所述,在本发明的范围内,除了使用定位符形状之外,还会考虑指定虚拟计量测量的位置的其他方法。设计数据与工艺数据和材料数据库结合使用以构建3D结构模型。
在布局编辑器121中显示的设计数据中的插入层可以包括插入的定位符形状。例如,定位符形状可以是矩形,其较长的边指示3D结构模型中测量的方向。例如,在图3中,第一定位符形状302可以标记用于虚拟计量测量的双重图案化芯轴,第二定位器形状304可以标记用于虚拟计量测量的栅极堆叠,并且第三定位器形状306可以标记用于虚拟计量测量的晶体管源极或漏极触点。
图4描绘了由虚拟制造环境提供的示例性工艺编辑器122。用户在工艺编辑器中定义工艺序列。该工艺序列是为了虚拟制造用户所选的结构而执行的工艺步骤的有序列表。该工艺编辑器可以是文本编辑器,使得每条线或每组线对应于工艺步骤,或者是专用的图形用户界面,如图4所示的。工艺序列可以是分层的,这意味着可以将工艺步骤分组成多个子序列以及子序列的子序列等等。通常,工艺序列中的每个步骤都对应于fab(制造环境)中的实际步骤。例如,用于反应性离子蚀刻操作的子序列可能包括以下步骤:在光致抗蚀剂上旋转、图案化该抗蚀剂以及执行蚀刻操作。用户为每个步骤或子步骤指定适合于操作类型的参数。参数中的一些涉及材料数据库中的材料以及2D设计数据中的层。例如,用于沉积操作原语的参数是:被沉积的材料,该沉积的标称厚度,以及横向方向相对于竖直方向上的各向异性或生长率。该沉积操作原语可用于对实际工艺(例如化学气相沉积(CVD))进行建模。类似地,用于蚀刻操作原语的参数是:掩模名称(来自设计数据)、受该操作影响的材料的列表、以及各向异性。
工艺序列中可能有数百个步骤,并且工艺序列可以包括子序列。例如,如图4所示的,工艺序列410可以包括由多个工艺步骤(诸如选择的步骤413)组成的子序列412。可以从可用工艺步骤402的库中选择工艺步骤。对于选择的步骤413,工艺编辑器122使用户能够指定所有的所需参数420。例如,用户能够从材料数据库404中的材料列表中选择材料,并为该工艺步骤413中的材料使用指定工艺参数406。
工艺序列中的一个或多个步骤可以是由用户插入的虚拟计量步骤。例如,在工艺序列412中插入步骤4.17“测量CD”(414)(其中CD表示关键尺寸)将导致在虚拟制造运行中的那个点处,使用先前已被插入2D设计数据中的一个或多个层上的一个或多个定位符形状进行虚拟计量测量。通过将虚拟计量步骤直接插入到制造序列中,本发明的实施方案允许在制造工艺期间在感兴趣的关键点处进行虚拟计量测量。由于虚拟制造中的许多步骤会在最终结构的创建中相互作用,因此在集成工艺流程中的不同点处确定结构的几何特性(如横截面尺寸和表面积)的能力引起了工艺开发人员和结构设计师的极大兴趣。
图5描绘了由虚拟制造环境提供的示例性3D查看器125。3D查看器125可以包括用于显示由3D建模引擎75生成的3D模型的3D视图画布502。3D查看器125可以显示工艺序列中的保存状态504并允许选择特定状态506且使该特定状态出现在3D视图画布中。3D查看器125提供诸如放大/缩小、旋转、平移、横截面等功能。可选地,用户可以激活3D视图画布502中的横截面视图,并使用微型俯视图508来操纵横截面的位置。
虽然建立单个结构模型可能是有价值的,但是建立大量模型的虚拟制造具有更多价值。虚拟制造环境使用户能够创建和运行虚拟实验。在本发明的虚拟实验中,可以探索工艺参数的一系列值。通过指定待应用于整个工艺序列中的各个工艺的参数值集合(而不是每个参数单个值),可以建立虚拟实验。这样,可以指定单个工艺序列或多个工艺序列。然后,在虚拟实验模式下执行的3D建模引擎75建立跨越该工艺参数集的多个模型,其中始终利用上述虚拟计量测量操作来为每个变化提取计量测量数据。由本发明的实施方案提供的这种能力可以用于模拟物理fab环境中通常执行的两种基本类型的实验。首先,制造工艺以随机的(不确定的)方式自然变化。如本文所解释的,本发明的实施方案对每次虚拟制造运行使用基本确定性的方法,但是该方法仍然可以通过进行多次运行来预测统计的结果。由本发明的实施方案提供的虚拟实验模式允许虚拟制造环境通过每个工艺参数的整个统计变化范围以及许多/所有工艺参数的变化的组合来进行建模。其次,在物理fab中运行的实验可以指定在制造不同晶片时要有意地改变的参数集。本发明的虚拟实验模式通过基于参数集的特定变化执行多次虚拟制造运行,来使得虚拟制造环境也能够模拟这种类型的实验。
制造序列中的每个工艺都有其自身的固有变化。要了解复杂流程中所有汇集的工艺变化的影响非常困难,尤其是在考虑变化组合的统计概率时。一旦创建了虚拟实验,工艺序列实质上是通过工艺描述中包含的数值工艺参数的组合来描述。这些参数中的每一个都可以通过其总变差(根据标准偏差或σ值(Sigma,西格玛))来表征,因此可以通过高斯分布或其他适当概率分布上的多个点来表征。如果设计并执行了虚拟实验来检查工艺变化的所有组合(每个高斯上的多个点,例如,每个参数的±3σ、±2σ、±1σ和标称值),则从在序列中的虚拟计量步骤中生成的图形和数值输出覆盖了该技术的全部变化空间。即使本实验研究中的每种情况都通过虚拟制造系统被确定性地建模,但是虚拟计量结果的集合仍包含统计分布。简单的统计分析(例如对统计上不相关的参数的和方根(RSS)计算)可用于将总变差量度(total variation metric)归因于实验的每种情况。然后,可以相对于总变差量度来分析所有的虚拟计量输出,包括数值和图形输出。
在物理制造中的典型试错实验实践中,以标称工艺产生的结构测量为目标,并且通过为结构测量中的总变差指定过大的(保守的)余量(总结构余量)来产生工艺变化,其中该余量必然在后续工艺中预料到。相反,本发明的虚拟实验实施方案可以在集成工艺流程中的任何点为结构测量提供对总变差包络的定量预测。然后,结构测量的总变差包络(而不是标称值)可以成为开发目标。这种方法可以确保整个集成工艺流程中可接受的总结构余量,而不会牺牲关键结构设计目标。这种以总变差为目标的方法得到的标称的中间结构或最终结构相比于通过以标称工艺为目标将会产生的标称结构可能较不理想(或美学上不那么令人满意)。但是,这种次优的标称工艺不是关键的,因为已经考虑了总工艺变化的包络,并且其在确定集成工艺流程的鲁棒性和产率方面更为重要。这种方法是半导体技术发展的范式转变,即从强调标称工艺到强调总工艺变化的包络。
图6描绘了可以在虚拟制造环境中执行以建立和进行虚拟实验的示例性步骤序列,该虚拟实验生成用于多个半导体器件结构模型的虚拟计量测量数据。该序列始于用户选择工艺序列(该序列可能已预先经过校准以使结果在结构上更具预测性)(步骤602a)以及标识/创建2D设计数据(步骤602b)。用户可以选择要分析的工艺参数变化(步骤604a)和/或要分析的设计参数变化(步骤604b)。用户在如上所述的工艺序列中插入一个或多个虚拟计量步骤(步骤606a),并将测量定位符形状添加到2D设计数据中(步骤606b)。用户可以借助专门的用户界面(自动参数浏览器126)来建立虚拟实验(步骤608)。图7描绘了示例性的自动参数浏览器,并且该自动参数浏览器可以显示并允许用户改变待更改的工艺参数702、704、706以及要用其相应的不同参数值708建立的3D模型的列表。能够以表格格式指定虚拟实验的参数范围。3D建模引擎75建立3D模型并导出虚拟计量测量数据以供审查(步骤610)。虚拟实验模式提供了通过所有虚拟测量/计量操作处理的输出数据。来自虚拟计量测量的输出数据可以被解析并组装成有用的形式(步骤612)。
通过这种解析和组装,可以进行随后的定量和统计分析。单独的输出数据收集器模块110可以用于从包括虚拟实验的虚拟制造运行的序列中收集3D模型数据和虚拟计量测量结果,并将它们以图形和表格格式呈现。图8描绘了由虚拟实验生成的虚拟计量数据的示例性表格格式显示。在该表格格式显示中,可以显示在虚拟实验802期间收集的虚拟计量数据和虚拟制造运行的列表804。
图9描绘了由虚拟实验生成的虚拟计量数据的示例性2D X-Y图表显示。在图7描绘的示例中,显示出由于在工艺序列的先前步骤中更改了3个参数而导致的浅沟槽隔离(STI)台阶高度的总变化。每个菱形902代表虚拟制造运行。还显示变化包络904,如所示的结论906所示,下游工艺模块必须支持STI台阶高度大约10.5nm的总变化,以通过6σ的引入变化实现鲁棒性。虚拟实验结果也可以以多维图形格式显示。
在组装了虚拟实验的结果后,用户就能够在3D查看器中查看已经生成的3D模型(步骤614a),并查看针对每次虚拟制造运行呈现的虚拟计量测量数据和度量(步骤614b)。取决于虚拟实验的目的,用户可以分析3D建模引擎的输出,以用于开发可实现期望标称结构模型的工艺序列,进一步校准工艺步骤输入参数或优化工艺序列以实现期望的工艺窗口。
3D建模引擎75的为一系列参数值构造多个结构模型(包含虚拟实验)的任务是计算密集型的,因此,如果在单个计算设备中执行该任务,则可能需要很长时间(很多天或很多星期)。为了提供虚拟制造的预期价值,用于虚拟实验的模型构建必须比物理实验快许多倍。利用现今计算机实现此目标需要利用任何和所有的并行机会。本发明的3D建模引擎75使用多个内核和/或处理器来执行各建模步骤。另外,针对集合中不同参数值的结构模型是完全独立的,因此可以使用多个内核、多个处理器或多个系统并行构建。
3D建模引擎75可以使用基于体素的隐式几何表示来表示基础结构模型。体素为2D图片元素或像素的3D等效物。每个体素都是立方体,它们都具有相同的横向尺寸并且可以包含一种或多种材料,也可以不包含任何材料。隐式几何表示是一种以下表示:其中,限定了3D结构模型中的材料之间的交界面,但无需该交界面的(x,y,z)坐标位置的显式表示。3D建模引擎执行的许多操作都是体素建模操作。基于数字体素表示的建模操作远比传统的实体建模内核(例如基于构造实体几何(Constructive Solid Geometry,CSG)的实体建模内核)中的对应操作更稳健。一般而言,这样的CSG实体建模操作并不适合用于建模半导体结构建模的许多方面,包含沉积工艺所产生的极薄层以及蚀刻前沿的传播,这可能会导致形貌变化(包括表面的合并和/或实体模型的碎片化)。
一些模拟工具要求根据某种形式的显式边界表示(Boundary-representation)生成体网格,并且存在用于根据B-rep(Boundary-representation)几何特征或根据表面网格产生体网格的先前解决方案。这种用于有限元或有限体积模拟技术的体网格将高度准确地保存材料之间的交界面的位置。这种体网格被称为边界保形网格(a boundary-conformingmesh)或简称为保形网格。这种网格的关键特征是没有元素越过材料之间的边界。换句话说,对于四面体元素的体网格,每个元素都完全在一种材料内,因此没有四面体包含一种以上的材料。然而,对于虚拟制造而言,B-rep及类似的实体建模内核以及表面网格表示都不是最佳的。例如,实体建模内核并非设定用来表示共同的虚拟制造操作,如交界面的移动或沉积材料的成长。改为隐式地表示边界的几何表示不会遭遇这些问题。因此,由于仅使用隐式表示的虚拟制造系统的建模操作根植于表示真实制造工艺的数学表达式,因此仅使用隐式表示的虚拟制造系统具有极大的优点。
体素及其填充率可隐式代表材料之间的交界面。图10A在二维中针对碟示出该概念。在二维中体素的等效物为像素,但反而将使用术语体素以说明比较。B-rep表示1012可以将碟表示为半径为R的圆的等同概念,其中材料1在圆内部而材料2在圆外部。相比之下,碟1011的体素表示是方块的阵列,其中每一方块存储其内的材料识别号以及每一材料的相对量。1011中的方块的相对暗度表示材料1对材料2的相对百分比。黑色表示100%的材料1且0%的材料2,白色表示0%的材料1且100%的材料2。由于圆沿着其路径穿过几个体素,因此这些在碟的边界上的体素具有各色度的灰色,以表示其填充率。部分填充的体素指示边界穿过了该体素,但并未指示在何处穿过及体素的方位。可使用边界体素的填充率及其邻近地区的其他体素来明确确定边界。
在几何特征内的一位置处的材料特性可利用每一体素内的多数材料的特性来近似。例如,在确定电阻的操作中,如果在圆1011中,某边界体素具有大于50%的材料2,则将材料2的体电阻率指派给该体素,且类似地,将材料1的体电阻率指派给具有50%或更多的材料1的体素。这是相当于,如图10B中的圆1021所示,用每一体素的多数或主要材料来填充该体素。该方法导致边界表示中所谓的“阶梯”误差。补偿阶梯误差的一种方法为,在执行3D模型的虚拟制造时,减少每一体素的尺寸,从而减少边界体素的体积。例如,圆部分1022为具有1011中的体素表示的圆的一部分,而圆部分1023为以在每一维度尺寸都仅有一半的体素所建构的圆的相同部分。边界体素所占据的体积随着体素尺寸而减少,因此减少了误差。
变形和应力分析建模
从半导体器件的纳米尺度至晶片的宏观尺度预测制造集成电路期间所形成的结构上的变形和应力对于半导体产业而言是极重要的。变形和应力分析建模可尤其用于预测由应力效应引起的器件性能、根据膜图案化及热预算确定应力、确定堆栈图案化期间的应力累积及松弛、管理因工艺条件而造成的高深宽比结构的变形、以及修正工艺所引发的覆盖错误。
可利用热弹性理论模拟半导体制造中的结构变形和应力。也可在该理论中包含剩余应力效应。有限元方法(FEM)早已是执行应力分析最常用的方法。FEM能精确地计算位移和应力场两者。然而,FEM需要从材料交界面保形的设备模型生成网格(“保形网格”)。有时难以实现稳健且自动化的网格生成以及对所生成的元素的形状的最佳保证,所生成的元素的形状的最佳保证需要大量的计算。此外,网格生成还需要大量计算能力并且可能比虚拟器件模型的生成慢的多个。
执行应力分析的传统方法的示例被显示于图11(现有技术)中,其显示浅沟槽隔离(STI)特征的示例性3D结构模型1102以及根据该模型生成的对应网格1104。在该示例中,可通过在虚拟制造环境中模拟21个工艺步骤来产生3D结构模型,这可能需要两百秒才能完成。然而,从3D结构模型1102产生保形网格1104可能需要额外的两千五百秒来产生具有5百万节点的网格,或者比创建模型的时间长12.5倍。一旦产生网格之后,就可使用该网格执行FEM以实现应力分析。该示例强调传统技术的两个困难。网格生成可能需要很长的时间才能完成,这使得分析耗费许多计算成本,甚至是针对工艺序列中的单一点也是如此。此外,在制造半导体器件结构时共用的工艺序列可包含数百个步骤,期间几何特征会大幅修改。这些结构修改会造成工艺工程师所关切的应力场变化。因此网格生成、分析、以及将解决方案合并至新工艺步骤上的处理对于分析者设置起来是费力的并且执行起来也需耗费大量计算能力。
本发明的实施方案通过使虚拟制造环境能精确地对三维结构模型的形变及应力场进行建模以及计算来解决这些问题。这可以通过双管齐下的方法完成,双管齐下的方法让用户能先建构制造工艺(制造工艺演变而产生工艺中的不同材料所占据的空间的详细表示法)的模型,再直接操作该模型来计算变形和应力场。如下面将进一步解释的,实施方案能进行变形和应力场的计算,而无需先产生模型的保形网格,也不用离开虚拟制造环境。将应力分析整合至虚拟制造环境内的该整合使得能在虚拟制造环境内进行敏感度分析/参数研究,由此为工艺整合工程师提供了用于优化制造工艺的信息。
如上所述,虚拟制造环境可使用基于体素的建模方法来创建正在虚拟制造的半导体器件结构的3D模型。与模型相关的体素识别出一种或多种材料,且在每一体素中包括材料的填充率。虽然仅能隐式知悉材料交界面的位置,但材料界面的位置可被重建为表示设备结构的体素网格的部分。例如,在一实施方案中,可基于体素网格中的体素的容积率(volume fraction)数据来识别不同材料之间的交界面。
本发明的实施方案直接使用体素网格中的信息来执行变形和应力分析,而不需要先必须创建保形网格,并且也不需要离开虚拟制造环境。例如,网格上的每一体素包含存在于该体素中的材料及其容积率。通过分析其邻近区域中的体素,就可获得关于交界面的信息。该信息足以对交界面产生局部近似且从该基础的数值方案所用的该近似功能确保解决方案算法的最佳特性。体素网格信息的这一直接使用让用户能大幅节省时间及操作简便。例如,如图11B中所示,针对图11A的STI模型1102,直接使用体素网格信息来执行应力分析能产生具有20百万节点(保形网格中的节点的四倍)的应力分析模型,且比产生保形网络节省了30%的时间(1750秒对2500秒)。此外,该应力分析在虚拟制造环境内进行,且将变形和应力分析整合至虚拟制造环境中的该整合使得分析的结果能够被快速且精确地用于优化用于制造目标半导体器件结构的额外工艺设计。
图12显示了在一示例性实施方案中在虚拟制造环境中执行的用于执行变形和应力分析建模的示例性步骤序列。该序列开始于在虚拟制造环境中接收对工艺序列的选择(步骤1202)。还在虚拟制造环境中经由图形用户界面接收将用户指定的变形和应力分析建模步骤插入到该工艺序列中的指示(步骤1204)。文中所使用的术语“变形和应力分析步骤”是指被插入至工艺序列中的步骤,该步骤当在虚拟制造环境中执行时会执行应力分析、变形分析或测量、或两者。例如,变形和应力分析步骤可对应于将材料层沉积至保持在某温度下的复杂结构上,以及后续的冷却操作。不同的模量、热膨胀系数、以及温度变化将造成应力场的重新排列以满足平衡。虚拟制造运行利用工艺序列执行,并基于工艺序列的执行生成3D结构模型(步骤1206)。变形和应力分析建模步骤在工艺序列中的指示位置处执行,并生成结果数据(步骤1208)。输出或显示结果数据(步骤1210)。
变形和应力分析步骤的结果可以通过虚拟制造环境所提供的结构模型的三维视图显示给用户。例如,图13显示了在一示例性实施方案中的图形用户界面,该图形用户界面描绘了在用于创建STI结构模型1304的工艺序列1302的结束处执行的应力分析步骤1308的结果。更具体而言,用户已请求了在制造STI特征的最终侧壁步骤2.4.3(1306)之后进行应力分析步骤1308。在工艺序列1302中在最终侧壁步骤2.4.3(1306)之后的应力分析步骤1308的颜色编码结果(指示冯密斯应力场(von Mises stress field))可以图形化方式显示于3D模型的视图1310中。
虽然在工艺序列中的单一点处执行应力分析是有用的,但由于先前步骤会影响后续步骤,因此有时能够预测应力场在工艺序列期间如何演变是更相关和/或更精确的。实施方案让用户能将多个应力分析及变形测量(应力计量)步骤插入至工艺序列中的多个点处。应力分析步骤让用户能执行对半导体结构的变形的模拟并计算由诸如工艺的操作温度、材料参数、及先前变形状态之类的参数所造成的变形和应力场两者。
图14A-14C描绘了在示例性实施方案中适合用于将变形和应力分析建模步骤插入至工艺序列中及用于为变形和应力分析建模操作选择相关联的参数的示例性图形用户界面。图14A描绘了在一示例性实施方案中的图形用户界面,其显示用户添加至工艺序列中的各个位置处的15个独立的应力分析步骤的列表1402。列表1402包括包含整体应力分析的共同特性的初始应力设定步骤1404以及用于分析的用户选定的边界条件1406。在一实施方案中,用户可选择自适应粗化参数作为初始应力设定步骤1404的一部分。利用自适应粗化而非维持均匀,体素网格是从界面逐渐粗化,以增加体素的尺寸并且减少计算需求。
图14B描绘了在一示例性实施方案中的图形用户界面,其显示插入至工艺序列中的用户变形测量(“应力计量”)步骤1410。应力计量步骤1410包含用户可选择的参数,这些参数包含结构模型中用于进行变形结构的虚拟计量测量的位置1412。
图14C描绘了在一示例性实施方案中的图形用户界面,其显示了插入至分析序列中的应力分析步骤1420。应力分析步骤1420包含用户可选择的参数,这些参数包含应进行分析的操作温度1422。
图15A-15K描绘了在一示例性实施方案中的虚拟制造环境所提供的示例性图形用户界面,其描绘了关注的STI特征的应力场的演变。更具体而言,图15A-15K的左侧描绘了在工艺序列的执行期间3D结构模型1500-1510的演变的3D视图,而图15A-15K的右侧描绘了STI特征的应力场1550-1560的对应演变的3D视图。
图16描绘了在示例性实施方案中用于制造STI特征的最终侧壁步骤之后的单一应力分析结果1602及经演变的应力场1604的并排视图。
可以将本发明的部分或全部实施方案提供为在一种或多种非暂时性介质上或之中实施的一种或多种计算机可读程序或代码。介质可以是但不限于硬盘、光盘、数字多功能盘、闪存、PROM、RAM、ROM或磁带。通常,可以以任何计算语言来实现该计算机可读程序或代码。
由于可以在不脱离本发明的范围的情况下做出某些改变,因此意图是将以上描述中包含的或在附图中示出的所有内容解释为说明性的并且不是字面意义的。本领域的技术人员应认识到,在不脱离本发明的范围的情况下,可以改变附图中所图示的步骤和架构的顺序,并且本文所包含的图示是本发明的多种可能描述的单个示例。
本发明的示例性实施方案的前述描述提供了说明和描述,但并不意在穷举本发明或将本发明限制为所公开的精确形式。根据以上教导,可能进行修改和变化,或者可以从本发明的实践中获得修改和变化。例如,尽管已经描述了一系列动作,但是在与本发明的原理一致的其他实现方案中可以修改动作的顺序。此外,可以并行地执行非依赖性动作。
Claims (20)
1.一种非暂时性介质,其具有用于在虚拟制造环境中执行变形和应力分析建模的计算机可执行指令,所述指令在被执行时致使至少一个计算设备:
接收对工艺编辑器中针对待虚拟制造的半导体器件结构的工艺序列的选择;
接收被插入至所述工艺序列中的用户指定的变形和应力分析建模步骤,所述变形和应力分析建模步骤指示所述工艺序列期间用于执行变形和应力分析建模的指定点;
通过所述计算设备进行虚拟制造运行,所述虚拟制造运行通过使用所述工艺序列和2D设计数据对为了物理制造半导体器件结构而执行的图案化、材料添加和/或材料去除步骤进行模拟,来对用于物理制造所述半导体器件结构的集成工艺流程进行建模,所述虚拟制造运行用于:
实施所述工艺序列直到所述变形和应力分析建模步骤,该实施建立所述半导体器件结构的3D结构模型,所述3D结构模型预测所述半导体器件结构的物理制造的结果,以及
执行所述变形和应力分析建模步骤,所述变形和应力分析建模步骤生成结果数据;以及,
输出从所述变形和应力分析建模步骤生成的所述结果数据。
2.根据权利要求1所述的介质,其中所述结果数据被显示于所述3D结构模型的3D图形化视图中。
3.根据权利要求1所述的介质,其中所述指令当被执行时致使所述至少一个计算设备:
在所述工艺序列的多个指定位置处接收多个变形和应力分析步骤;以及
生成所述多个变形和应力分析步骤的多个结果数据。
4.根据权利要求3所述的介质,其中所述多个结果数据被显示于所述3D结构模型的3D图形化视图中。
5.根据权利要求1所述的介质,其中所述3D结构模型为使用隐式几何表示的基于体素的模型,所述隐式几何表示包含被布置在体素网格中的多个体素,且所述变形和应力分析建模步骤执行:
基于每一体素的容积率数据,在所述多个体素中识别不同材料之间的交界面。
6.根据权利要求5所述的介质,其中所述变形和应力分析建模步骤在所述体素网格上执行粗化操作。
7.根据权利要求6所述的介质,其中所述粗化操作是自适应粗化操作,其中所述体素网格从材料界面逐渐粗化。
8.一种用于在虚拟制造环境中执行变形和应力分析建模的计算设备实现的方法,其包括:
接收对工艺编辑器中针对待虚拟制造的半导体器件结构的工艺序列的选择,所述工艺序列包括用户指定的变形和应力分析建模步骤,所述变形和应力分析建模步骤指示所述工艺序列期间执行变形和应力分析建模的点;
通过所述计算设备进行虚拟制造运行,所述虚拟制造运行通过使用所述工艺序列和2D设计数据对为了物理制造半导体器件结构而执行的图案化、材料添加和/或材料去除步骤进行模拟,来对用于物理制造所述半导体器件结构的集成工艺流程进行建模,所述虚拟制造运行用于:
实施所述工艺序列直到所述变形和应力分析建模步骤,该实施建立所述半导体器件结构的3D结构模型,所述3D结构模型预测所述半导体器件结构的物理制造的结果,以及
执行所述变形和应力分析建模步骤,所述变形和应力分析建模步骤生成结果数据;以及,
输出从所述变形和应力分析建模步骤生成的所述结果数据。
9.根据权利要求8所述的方法,其中所述结果数据被显示于所述3D结构模型的3D图形化视图中。
10.根据权利要求8所述的方法,其还包括:
在所述工艺序列的多个指定位置处接收多个变形和应力分析步骤;以及
生成所述多个变形和应力分析步骤的多个结果数据。
11.根据权利要求8所述的方法,其中所述多个结果数据被显示于所述3D结构模型的3D图形化视图中。
12.根据权利要求8所述的方法,其中所述3D结构模型为使用隐式几何表示的基于体素的模型,所述隐式几何表示包含被布置在体素网格中的多个体素,并且所述方法还包括:
基于每一体素的容积率数据,在所述多个体素中识别不同材料之间的交界面。
13.根据权利要求12所述的方法,其中所述变形和应力分析建模步骤在所述体素网格上执行粗化操作。
14.根据权利要求13所述的方法,其中所述粗化操作是自适应粗化操作,其中所述体素网格从材料界面逐渐粗化。
15.一种用于在虚拟制造环境中执行变形和应力分析建模的系统,所述系统包括:
至少一个计算设备,其配备有一个或多个处理器并且被配置为生成包括变形和应力分析建模模块的虚拟制造环境,所述变形和应力分析建模模块在被执行时:
接收对工艺编辑器中针对待虚拟制造的半导体器件结构的工艺序列的选择,所述工艺序列包括用户指定的变形和应力分析建模步骤,所述变形和应力分析建模步骤指示所述工艺序列期间用于执行变形和应力分析建模的点;
通过所述计算设备进行虚拟制造运行,所述虚拟制造运行通过使用所述工艺序列和2D设计数据对为了物理制造半导体器件结构而执行的图案化、材料添加和/或材料去除步骤进行模拟,来对用于物理制造所述半导体器件结构的集成工艺流程进行建模,所述虚拟制造运行用于:
实施所述工艺序列直到所述变形和应力分析建模步骤,该实施建立所述半导体器件结构的3D结构模型,所述3D结构模型预测所述半导体器件结构的物理制造的结果,以及
执行所述变形和应力分析建模步骤,所述变形和应力分析建模步骤生成结果数据;以及,
显示器,其与所述至少一个计算设备通信,所述显示器被配置成显示来自所述变形和应力分析建模步骤的所述结果数据。
16.根据权利要求15所述的介质,其中所述结果数据被显示于所述3D结构模型的3D图形化视图中。
17.根据权利要求15所述的系统,其中所述变形和应力分析建模模块:
在所述工艺序列的多个指定位置处接收多个变形和应力分析步骤;以及
生成所述多个变形和应力分析步骤的多个结果数据。
18.根据权利要求17所述的系统,其中所述多个结果数据被显示于所述3D结构模型的3D图形化视图中。
19.根据权利要求15所述的系统,其中所述3D结构模型为使用隐式几何表示的基于体素的模型,所述隐式几何表示包含被布置在体素网格中的多个体素,并且所述变形和应力分析建模步骤执行:
基于每一体素的容积率数据在所述多个体素中识别不同材料之间的交界面。
20.根据权利要求19所述的系统,其中所述变形和应力分析建模步骤在所述体素网格上执行粗化操作。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063091822P | 2020-10-14 | 2020-10-14 | |
US63/091,822 | 2020-10-14 | ||
PCT/US2021/054977 WO2022081840A1 (en) | 2020-10-14 | 2021-10-14 | System and method for performing deformation and stress analysis modeling in a virtual fabrication environment |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116348998A true CN116348998A (zh) | 2023-06-27 |
Family
ID=81209458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180070515.7A Pending CN116348998A (zh) | 2020-10-14 | 2021-10-14 | 在虚拟制造环境中执行变形和应力分析建模的系统和方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230409775A1 (zh) |
JP (1) | JP2023547049A (zh) |
KR (1) | KR20230084568A (zh) |
CN (1) | CN116348998A (zh) |
TW (1) | TW202232361A (zh) |
WO (1) | WO2022081840A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4343892B2 (ja) * | 2005-11-08 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト解析方法及びレイアウト解析装置 |
JP2007213269A (ja) * | 2006-02-08 | 2007-08-23 | Toshiba Corp | 応力解析方法、配線構造設計方法、プログラム及び半導体装置の製造方法 |
US7761278B2 (en) * | 2007-02-12 | 2010-07-20 | International Business Machines Corporation | Semiconductor device stress modeling methodology |
US10242142B2 (en) * | 2013-03-14 | 2019-03-26 | Coventor, Inc. | Predictive 3-D virtual fabrication system and method |
CN109564702B (zh) * | 2016-05-30 | 2023-07-21 | 科文托尔公司 | 用于在3d虚拟制造环境中进行电性能建模的系统和方法 |
-
2021
- 2021-10-14 US US18/030,701 patent/US20230409775A1/en active Pending
- 2021-10-14 TW TW110138155A patent/TW202232361A/zh unknown
- 2021-10-14 WO PCT/US2021/054977 patent/WO2022081840A1/en active Application Filing
- 2021-10-14 JP JP2023521472A patent/JP2023547049A/ja active Pending
- 2021-10-14 CN CN202180070515.7A patent/CN116348998A/zh active Pending
- 2021-10-14 KR KR1020237016015A patent/KR20230084568A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
US20230409775A1 (en) | 2023-12-21 |
TW202232361A (zh) | 2022-08-16 |
KR20230084568A (ko) | 2023-06-13 |
WO2022081840A1 (en) | 2022-04-21 |
JP2023547049A (ja) | 2023-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11630937B2 (en) | System and method for predictive 3-D virtual fabrication | |
TWI628552B (zh) | 用於三維虛擬製造環境中的設計規則檢查之非暫態電腦可讀媒體、方法及系統 | |
TWI616765B (zh) | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 | |
KR20180137430A (ko) | 가상 반도체 디바이스 제조 환경에서 키 파라미터 식별, 프로세스 모델 캘리브레이션 및 가변성 분석을 위한 시스템 및 방법 | |
US9317632B2 (en) | System and method for modeling epitaxial growth in a 3-D virtual fabrication environment | |
US11620431B2 (en) | System and method for performing depth-dependent oxidation modeling in a virtual fabrication environment | |
US20230205075A1 (en) | System and method for performing local cdu modeling and control in a virtual fabrication environment | |
CN116348998A (zh) | 在虚拟制造环境中执行变形和应力分析建模的系统和方法 | |
WO2023164090A1 (en) | System and method for performing 3d photoresist profile generation | |
CN112784522A (zh) | 用于在虚拟制造环境中执行回流焊建模的系统和方法 | |
WO2023091321A1 (en) | System and method for performing hole profile modeling in a virtual fabrication environment | |
CN118235134A (zh) | 用于在虚拟制造环境中执行孔轮廓建模的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |