CN103199100B - 一种单芯片集成用硅基复合增强型光电探测器的制作方法 - Google Patents
一种单芯片集成用硅基复合增强型光电探测器的制作方法 Download PDFInfo
- Publication number
- CN103199100B CN103199100B CN201310128455.7A CN201310128455A CN103199100B CN 103199100 B CN103199100 B CN 103199100B CN 201310128455 A CN201310128455 A CN 201310128455A CN 103199100 B CN103199100 B CN 103199100B
- Authority
- CN
- China
- Prior art keywords
- trap
- silica
- wafer
- photoresist
- silica membrane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 96
- 239000000377 silicon dioxide Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000010354 integration Effects 0.000 title claims abstract description 21
- 239000002131 composite material Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000012528 membrane Substances 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- -1 phosphonium ion Chemical class 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 230000003595 spectral effect Effects 0.000 abstract 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000007743 anodising Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 206010020751 Hypersensitivity Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 208000026935 allergic disease Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009610 hypersensitivity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000825 ultraviolet detection Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种单芯片集成用硅基复合增强型光电探测器的制作方法，其步骤是：在P衬底上注入形成N阱和P阱，在N阱内制作环形栅PMOS结构（P阱包围N阱），或在P阱内制作环形栅NMOS结构（N阱包围P阱），在N阱和P阱之间形成侧向环形PN结光电二极管结构。本发明过程简单，操作方便。制作出的光电探测器结合了光栅晶体管噪声低、频谱响应范围宽，光电二极管指数型大电流的特点，实现高动态范围、高响应灵敏度、低噪声的光电探测。
Description
技术领域
本发明涉及一种单芯片集成用硅基复合增强型光电探测器的制作方法。
背景技术
当前，广泛应用与市场的光电探测器件，尤其是紫外探测器件，它们普遍存在系统庞大、复杂，集成度低，功耗大，成本高等缺点。一般的光电探测系统电路由感光器件(或像素阵列)、放大电路、读出电路等共同实现，需要至少三块芯片组合才能完成整个功能，从而造成整个光电探测系统的庞大和复杂，功耗也很大。因此，在硅基衬底上同时将感光器件和CMOS信号处理、信号读出电路进行单芯片集成技术受到人们的热捧。随着微电子技术的从亚微米工艺向深亚微米和超深亚微米工艺方向发展，CMOS电路集成度越来越高，研制出具有高灵敏度、高集成度、低功耗、低成本及小型化的光电探测系统已成为可能。
近十年来，光栅晶体管的研究也逐渐兴起来，尤其是作为光电器件在CMOS图像传感器像素电路方面的应用。可是光栅晶体管的致命缺陷是：栅极感光材料的反射系数、吸收系数都较大，同样存在光响应灵敏度低的问题。针对光栅晶体管一种载流子导电的缺陷，曾云教授等人曾提出一种双极MOS场效应晶体管器件，由于该器件具有电子、空穴两种载流子参与导电，器件既具有双极器件大电流、工作快的优点，又具有MOS器件压控特性带来的高动态范围、低噪声等优点。金湘亮教授将其优化为双极光栅晶体管，并成功运用于CMOS图像传感器中。
但是，如何利用单芯片集成来实现超高灵敏度，高动态范围，低噪声的光电探测仍是亟待解决的问题。
发明内容
为解决现有技术中的缺陷，本发明提供了一种提高器件的集成度并降低功耗的单芯片集成用硅基复合增强型光电探测器。
本发明解决上述技术问题的解决方案是：
一种单芯片集成用硅基复合增强型光电探测器的制作方法，其步骤为：
1)在P型硅衬底上生长形成氧化层，并在氧化层薄膜上淀积氮化硅层；
2)在晶圆上涂抹光刻胶，光刻定义中心N型阱区；干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成中心N阱；去除光刻胶并对晶圆做退火处理；
3)晶圆退火时在其上随即形成环状P型阱离子注入的掩膜层，利用磷酸湿式刻蚀法去除掉氮化硅，对环形P型阱区进行硼离子注入，形成环形P阱并退火；
4)湿法刻蚀去除晶圆表面的掩膜层以及步骤1)中形成的氧化层，并再次在晶圆上生长形成氧化层；再次光刻N型阱区，利用光刻胶保护环形P阱，对N阱进行PMOS阈值电压调整注入；
5)去除N阱表面的氧化层，在晶圆上生长形成二氧化硅层作为电极氧化层；
6)在N阱表面沉积多晶硅，光刻并刻蚀多晶硅，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构，同时去除表面光刻胶；
7)利用光刻胶形成PMOS源极和漏极区域，以及P阱的P+体区引出区域的屏蔽，进行硼离子重掺杂注入，形成PMOS的中心源极和环形漏极，以及P阱的P+体区引出极，之后去除光刻胶。
步骤1)和4)中利用热氧化法生长形成出氧化层，步骤2)和6)中利用低压化学沉积技术进行沉积。步骤5)中将晶圆放入氢氟酸化学槽中去除N阱表面的氧化层。上述步骤中均利用硫酸溶液去除光刻胶。
一种单芯片集成用硅基复合增强型光电探测器的制作方法，其步骤为：
1)提供P型硅衬底，在P衬底上生长形成氧化层，并在氧化层薄膜上淀积氮化硅层；
2)在晶圆上涂抹光刻胶，光刻定义环形N型阱区；干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成环形N阱；去除光刻胶并对晶圆做退火处理；
3)晶圆退火时在其上随即形成中心P型阱离子注入的掩膜层，利用磷酸湿式刻蚀法去除掉氮化硅，对中心P型阱区进行硼离子注入，形成中心P阱并退火；
4)湿法刻蚀去除晶圆表面的掩膜层以及步骤1)中形成的氧化层，并再次在晶圆上生长形成氧化层；再次光刻P型阱区，利用光刻胶保护环形N阱，对P阱进行NMOS阈值电压调整注入；
5)去除N阱表面的氧化层，在晶圆上生长形成二氧化硅层作为电极氧化层；
6)在N阱表面沉积多晶硅，光刻并刻蚀多晶硅，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构，同时去除表面光刻胶；
7)利用光刻胶形成NMOS源极和漏极区域，以及N阱的N+体区引出区域的屏蔽，进行磷离子重掺杂注入，形成NMOS的中心源极和环形漏极，以及N阱的N+体区引出极，之后去除光刻胶。
步骤1)和4)中利用热氧化法生长形成出氧化层薄膜，步骤2)和6)中利用低压化学沉积技术进行沉积。步骤5)中将晶圆放入氢氟酸化学槽中去除N阱表面的氧化层。上述步骤均利用硫酸溶液去除光刻胶。
本发明的有益效果在于：制作简单、设计巧妙，完全与CMOS标准工艺兼容并能与后续的CMOS信号处理和读出电路进行单芯片集成，在紫外探测及微弱光信号检测方面潜在很大的应用价值。
附图说明
图1至图7为本发明的实施例1环形PMOS结构光电探测器的制作步骤。
图8至图14为本发明的实施例2环形NMOS结构光电探测器的制作步骤。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图和实施例，对本发明进行进一步的详细说明，应当理解，此处描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
环形栅PMOS结构光电探测器的制作步骤。
参见图1，在P型硅衬底101上热氧化法生长一层二氧化硅薄膜102，减缓氮化硅与硅晶圆间的应力。在二氧化硅薄膜102上利用低压化学气相沉积(LPCVD)技术沉积一层氮化硅103，用来作为离子注入的掩膜板及后续工艺中定义N型阱的区域。
参见图2，将光刻胶104涂在晶圆片上，利用光刻技术定义中心N型阱区100，干法刻蚀掉N型阱区100上的氮化硅103，注入磷离子形成中心N阱105，利用硫酸溶液去除光刻胶104并对晶圆做退火处理。
参见图3，在执行图2步骤中的晶圆退火时，随即形成一层环状P型阱离子注入的掩膜层，也即厚的二氧化硅层106，随后利用磷酸湿式刻蚀法去除掉氮化硅103。如图3所示，对环形P型阱区120进行硼离子注入，形成环形P阱107并退火。
参见图4，湿法刻蚀去除图3中晶圆表面的二氧化硅102和106，利用热氧化法在晶圆上形成一层薄的氧化层108，再次光刻N型阱区100，利用光刻胶104保护环形P阱107，对N阱105进行PMOS阈值电压调整注入。
参见图5，执行完图4步骤之后，将晶圆放入氢氟酸化学槽中，去除晶圆表面氧化层108，并在晶圆上重新生长一层高品质二氧化硅薄膜109作为电极氧化层。利用低压化学气相沉积(LPCVD)技术在晶圆表面沉积多晶硅110。
参见图6，涂抹光刻胶104在晶圆上，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构111，同时去除表面光刻胶。
参见图7，利用光刻胶104形成PMOS源极和漏极区域，以及P阱的P+体区引出区域的屏蔽，进行硼离子重掺杂注入，形成PMOS的中心源极113和环形漏极114，以及P阱的P+体区引出极112，之后去除光刻胶104。
所述的单芯片集成用硅基复合增强型光电探测器的制作方法中，新器件通过标准的0.35μmCMOS工艺制备。
实施例2
环形栅NMOS结构光电探测器的制作步骤。
参见图8，提供P型硅衬底201，在衬底201上热氧化法生长一层二氧化硅薄膜202，减缓氮化硅与硅晶圆间的应力。在二氧化硅薄膜202上利用低压化学气相沉积(LPCVD)技术沉积一层氮化硅203，用来作为离子注入的掩膜板及后续工艺中定义N型阱的区域。
参见图9，将光刻胶204涂在晶圆片上，光刻并定义环形N型阱区200，干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成环形N阱205，利用硫酸溶液去除光刻胶204并对晶圆做退火处理。
参见图10，在执行图9步骤中高温退火时，形成中心P型阱离子注入的掩膜层，也即厚的二氧化硅206，随后利用磷酸湿式刻蚀法去除掉氮化硅203，如图10所示，对中心P型阱区220进行硼离子注入，形成中心P阱207并退火。
参见图11，湿法刻蚀去除图10中晶圆表面的二氧化硅202和206，利用热氧化法在晶圆上形成一层薄的氧化层208，再次光刻P型阱区220，利用光刻胶204保护环形N阱205，对P阱207进行NMOS阈值电压调整注入。
参见图12，执行完图11步骤之后，将晶圆放入氢氟酸化学槽中，去除晶圆表面氧化层208，并在晶圆上重新生长一层高品质二氧化硅薄膜209作为电极氧化层。利用低压化学气相沉积(LPCVD)技术在晶圆表面沉积多晶硅210。
参见图13，涂抹光刻胶204在晶圆上，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构211，同时去除表面光刻胶。
参见图14，利用光刻胶204形成NMOS源极和漏极区域，以及N阱的N+体区引出区域的屏蔽，进行磷离子重掺杂注入，形成NMOS的中心源极213和环形漏极214，以及N阱的N+体区引出极212，之后去除光刻胶204。
所述的单芯片集成用硅基复合增强型光电探测器的制作方法中，新器件通过标准的0.35μmCMOS工艺制备。
Claims (8)
1.一种单芯片集成用硅基复合增强型光电探测器的制作方法，其步骤为：
1)在P型硅衬底上生长形成二氧化硅薄膜，并在二氧化硅薄膜上淀积氮化硅层；
2)在晶圆上涂抹光刻胶，光刻定义中心N型阱区；干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成中心N阱；去除光刻胶并对晶圆做退火处理；
3)晶圆退火时在其上随即形成环状P型阱离子注入的掩膜层，利用磷酸湿式刻蚀法去除掉氮化硅，对环形P型阱区进行硼离子注入，形成环形P阱并退火；
4)湿法刻蚀去除晶圆表面的掩膜层以及步骤1)中形成的二氧化硅薄膜，并再次在晶圆上生长形成二氧化硅薄膜；再次光刻N型阱区，利用光刻胶保护环形P阱，对N阱进行PMOS阈值电压调整注入；
5)去除N阱表面的二氧化硅薄膜，在晶圆上生长形成二氧化硅层作为电极二氧化硅薄膜；
6)在N阱表面沉积多晶硅，光刻并刻蚀多晶硅，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构，同时去除表面光刻胶；
7)利用光刻胶形成PMOS源极和漏极区域，以及P阱的P+体区引出区域的屏蔽，进行硼离子重掺杂注入，形成PMOS的中心源极和环形漏极，以及P阱的P+体区引出极，之后去除光刻胶。
2.如权利要求1所述的单芯片集成用硅基复合增强型光电探测器的制作方法，其特征在于：步骤1)和4)中利用热氧化法生长形成出二氧化硅薄膜，在二氧化硅薄膜上利用低压化学沉积技术进行沉积氮化硅层。
3.如权利要求1所述的单芯片集成用硅基复合增强型光电探测器的制作方法，其特征在于：利用硫酸溶液去除光刻胶。
4.如权利要求1所述的单芯片集成用硅基复合增强型光电探测器的制作方法，其特征在于：步骤5)中将晶圆放入氢氟酸化学槽中去除N阱表面的二氧化硅层。
5.一种单芯片集成用硅基复合增强型光电探测器的制作方法，其步骤为：
1)在P型硅衬底上生长形成二氧化硅薄膜，并在二氧化硅薄膜薄膜上淀积氮化硅层；
2)在晶圆上涂抹光刻胶，光刻定义环形N型阱区；干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成环形N阱；去除光刻胶并对晶圆做退火处理；
3)晶圆退火时在其上随即形成中心P型阱离子注入的掩膜层，利用磷酸湿式刻蚀法去除掉氮化硅，对中心P型阱区进行硼离子注入，形成中心P阱并退火；
4)湿法刻蚀去除晶圆表面的掩膜层以及步骤1)中形成的二氧化硅薄膜，并再次在晶圆上生长形成二氧化硅薄膜；再次光刻P型阱区，利用光刻胶保护环形N阱，对P阱进行NMOS阈值电压调整注入；
5)去除N阱表面的二氧化硅薄膜，在晶圆上生长形成二氧化硅层作为电极二氧化硅薄膜；
6)在N阱表面沉积多晶硅，光刻并刻蚀多晶硅，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构，同时去除表面光刻胶；
7)利用光刻胶形成NMOS源极和漏极区域，以及N阱的N+体区引出区域的屏蔽，进行磷离子重掺杂注入，形成NMOS的中心源极和环形漏极，以及N阱的N+体区引出极，之后去除光刻胶。
6.如权利要求5所述的单芯片集成用硅基复合增强型光电探测器的制作方法，其特征在于：步骤1)和4)中利用热氧化法生长形成出二氧化硅薄膜薄膜，步骤2)和6)中利用低压化学沉积技术进行沉积。
7.如权利要求5所述的单芯片集成用硅基复合增强型光电探测器的制作方法，其特征在于：利用硫酸溶液去除光刻胶。
8.如权利要求5所述的单芯片集成用硅基复合增强型光电探测器的制作方法，其特征在于：步骤5)中将晶圆放入氢氟酸化学槽中去除N阱表面的二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310128455.7A CN103199100B (zh) | 2013-04-13 | 2013-04-13 | 一种单芯片集成用硅基复合增强型光电探测器的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310128455.7A CN103199100B (zh) | 2013-04-13 | 2013-04-13 | 一种单芯片集成用硅基复合增强型光电探测器的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103199100A CN103199100A (zh) | 2013-07-10 |
| CN103199100B true CN103199100B (zh) | 2015-12-09 |
Family
ID=48721548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310128455.7A Active CN103199100B (zh) | 2013-04-13 | 2013-04-13 | 一种单芯片集成用硅基复合增强型光电探测器的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103199100B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594477B (zh) * | 2013-11-06 | 2016-03-30 | 复旦大学 | 一种半导体感光器件及其制造方法 |
| CN109962008A (zh) * | 2017-12-26 | 2019-07-02 | 东莞市广信知识产权服务有限公司 | 一种新型半导体线路制作工艺 |
| CN108321162A (zh) * | 2018-02-05 | 2018-07-24 | 湖南师范大学 | 改善蓝光快速响应的双极结型光栅像素器件及其制作方法 |
| CN108733953A (zh) * | 2018-05-30 | 2018-11-02 | 湘潭大学 | 大面积螺旋状圆柱形双面硅漂移探测器及其设计方法 |
| CN110289272B (zh) * | 2019-06-28 | 2021-12-21 | 湖南师范大学 | 一种具有侧边pn结的复合光电探测器及其制作方法 |
| CN110518087B (zh) * | 2019-09-02 | 2024-02-13 | 电子科技大学 | 一种单芯片led光电耦合器、其集成电路及制作方法 |
| CN110943133B (zh) * | 2019-11-15 | 2022-08-09 | 中国科学院微电子研究所 | 一种表面电极离子阱与硅光器件的集成结构及三维架构 |
| US11810986B2 (en) | 2019-11-15 | 2023-11-07 | Institute of Microelectronics, Chinese Academy of Sciences | Method for integrating surface-electrode ion trap and silicon photoelectronic device, integrated structure, and three-dimensional structure |
| CN115020504B (zh) * | 2022-04-28 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 硅探测器的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1556546A (zh) * | 2003-12-31 | 2004-12-22 | 天津大学 | 与深亚微米射频工艺兼容的硅光电探测器 |
| CN1607671A (zh) * | 2003-10-14 | 2005-04-20 | 中国科学院半导体研究所 | 与cmos工艺兼容的硅光电探测器及制作方法 |
| CN101488510A (zh) * | 2009-03-02 | 2009-07-22 | 天津大学 | 一种标准cmos全差分光检测器及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001295618A1 (en) * | 2000-10-19 | 2002-04-29 | Carlos J. R. P. Augusto | Method of fabricating heterojunction photodiodes integrated with cmos |
| KR100869743B1 (ko) * | 2006-12-29 | 2008-11-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
-
2013
- 2013-04-13 CN CN201310128455.7A patent/CN103199100B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1607671A (zh) * | 2003-10-14 | 2005-04-20 | 中国科学院半导体研究所 | 与cmos工艺兼容的硅光电探测器及制作方法 |
| CN1556546A (zh) * | 2003-12-31 | 2004-12-22 | 天津大学 | 与深亚微米射频工艺兼容的硅光电探测器 |
| CN101488510A (zh) * | 2009-03-02 | 2009-07-22 | 天津大学 | 一种标准cmos全差分光检测器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103199100A (zh) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103199100B (zh) | 一种单芯片集成用硅基复合增强型光电探测器的制作方法 | |
| CN106449770B (zh) | 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法 | |
| CN103000650B (zh) | 近红外-可见光可调图像传感器及其制造方法 | |
| JP6090060B2 (ja) | シングルフォトンアバランシェダイオード | |
| US8093624B1 (en) | High fill-factor avalanche photodiode | |
| US9029686B2 (en) | Strain-enhanced silicon photon-to-electron conversion devices | |
| CN110416335A (zh) | 硅基近红外单光子雪崩二极管探测器及其制作方法 | |
| CN109728019B (zh) | 基于绝缘层上硅的单晶体管主动像素传感器及制备方法 | |
| JP2017005276A (ja) | シングルフォトンアバランシェダイオード | |
| US10411060B2 (en) | Method of manufacturing an imager and imager device | |
| ITTO20080945A1 (it) | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione | |
| CN108281455A (zh) | 一种带有雪崩增益的电荷耦合器件 | |
| CN109300992A (zh) | 一种高探测效率的单光子雪崩二极管及其制作方法 | |
| KR101515687B1 (ko) | ＣＭＯＳ 이미지 센서 ＡＲＣ 층으로서의 다공성 Ｓｉ | |
| CN107395137B (zh) | 面向物联网的具有自供电功能的mos管放大器 | |
| WO2022100053A1 (zh) | 含有金属硅化物红外吸收层的石墨烯场效应电荷耦合器件 | |
| CN106298817A (zh) | 基于标准cmos工艺可变增益光电探测器及制备方法 | |
| CN103762265A (zh) | 基于标准cmos工艺的新型光互连结构及其制备方法 | |
| CN107425816B (zh) | 面向物联网的具有自供电功能的ldmos管放大器 | |
| CN106876421B (zh) | 一种基于动态耦合效应的半导体光电传感器及其制备方法 | |
| CN110326116B (zh) | 半导体结构及其制造 | |
| WO2015067101A1 (zh) | 垂直结构的半导体感光器件及其制造方法 | |
| CN102522416B (zh) | 图像传感器及其制造方法 | |
| CN112382692B (zh) | 基于双光电栅极结构的半导体波长探测器及其制备方法 | |
| CN108281483A (zh) | 一种基于二维半导体薄膜/绝缘层/半导体结构的电荷耦合器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Chen Changping Inventor after: Liang Pishu Inventor after: Liu Wenming Inventor after: Jin Xiangliang Inventor before: Jin Xiangliang Inventor before: Chen Changping |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180411 Address after: 518101 D, E, 7 building, 3 building, Ting Wei Industrial Park, 6 Baoan District street, Xin'an, Shenzhen, Guangdong Patentee after: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd. Address before: Donkey pond in Hunan province Xiangtan City Yuhu District 411105 Patentee before: Xiangtan University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181123 Address after: 523000 Room 102, 1st Floor, Building 5, Zhongji Valley, No. 1 Nanshan Road, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province Patentee after: Dongguan Aixiesheng Semiconductor Co.,Ltd. Address before: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210125 Address after: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province Patentee after: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd. Address before: 523000 Room 102, 1st Floor, Building 5, Zhongji Valley, No. 1 Nanshan Road, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province Patentee before: Dongguan Aixiesheng Semiconductor Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Aixiesheng Technology Co.,Ltd. Address before: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd. |