CN103197231A - 用于模拟电路故障诊断和预测的fpga装置 - Google Patents

Abstract

用于模拟电路故障诊断和预测的FPGA装置，包括FPGA板卡，FPGA板卡采用以太网通信方式和计算机主机相连，上位机软件运行于计算机主机中；FPGA板卡用于完成待测模拟电路的可及节点电压信息和网络频谱特性数据的采集、缓存、预处理、备份，并将原始信号和模拟电路故障信息打包传输至上位机软件；上位机软件用于接收FPGA板卡发送来的数据帧，提供模拟电路故障诊断和预测的界面软件，同时提供原始数据的交付接口，能够无缝的将数据交付给计算机主机的其他分析平台进行后续的处理、分析和备份。本发明对某大规模舰艇模拟电路和RFID滤波网络均进行了测试和诊断，故障诊断的正确率都大于95%,拒识率和误识率均小于3%。

Description

用于模拟电路故障诊断和预测的FPGA装置

技术领域

本发明涉及模拟电路故障检测、诊断和预测领域，更具体的说是涉及一种用于模拟电路故障诊断和预测的FPGA装置。

背景技术

模拟电路中，器件的非线性、容差、环境变化等因素往往引起电路的故障多种多样，尤其是其中的软故障不具备明显规律性和可再现性。在60多年的模拟电路故障诊断研究和发展中，涌现出了很多方法，如：故障字典法、参数识别法、故障验证法、模糊理论、神经网络以及小波分析等，为解决模拟电路故障提供了一些阶段性思路和方案。但是上述方法大多停留在仿真阶段。以FPGA为核心的实时信号处理系统，因其强大的实时分析能力和灵活的编程实现方法，已经广泛的应用通信、雷达、图像等领域。那么，将FPGA应用于模拟电路健康管理领域具有可行性和生命力。

中国专利200810044671.2公开的《一种基于混杂算法的模拟电路状态预测方法》以及中国专利201110204890.4公开的《一种基于自回归滑动平均的模拟电路故障预测方法》都为模拟电路故障预测提出了可行性方法，但是没有给出直观的测试平台，实现难度大，倘若以计算机为核心的传统验证平台为硬件系统，则规模非常庞大且数据处理存在滞后性，故障特征信息计算能力差。

发明内容

本发明要解决的技术问题是，解决模拟电路故障诊断和预测算法缺乏验证平台而停留在仿真阶段的问题，克服以计算机为核心的传统验证平台硬件系统庞大且数据处理存在滞后性的劣势，提供一种具备丰富模拟电路故障特征信号采集接口以及强大故障特征信息计算能力的高集成度FPGA装置。

本发明解决其技术问题所采用的技术方案是：

用于模拟电路故障诊断和预测的FPGA装置，包括FPGA板卡，FPGA板卡采用以太网通信方式和计算机主机相连，上位机软件运行于计算机主机中。

所述FPGA板卡用于完成待测模拟电路的可及节点电压信息和网络频谱特性数据的采集、缓存、预处理、备份，并将原始信号和模拟电路故障信息打包传输至上位机软件；

所述上位机软件用于接收FPGA板卡发送来的数据帧，提供模拟电路故障诊断和预测的界面软件，同时提供原始数据的交付接口，能够无缝的将数据交付给计算机主机进行后续的处理、分析和备份；

所述FPGA板卡采用以太网通信方式和计算机主机相连，并在符合TCP/IP相关通信协议规范前提下，可支持自定义数据帧格式。

进一步，所述FPGA板卡包括模拟电路故障信息采集部分、数据处理部分、数据存储部分以及数据传输部分；模拟电路故障信息采集部分对外和待测模拟电路双向连接，对内和数据处理部分双向连接；数据处理部分和数据存储部分双向连接，数据处理部分还与数据传输部分也双向连接，数据传输部分对外和上位机软件双向连接。

进一步，所述模拟电路故障信息采集部分包括可及节点电压采集部分、网络频谱特性提取部分以及采集驱动程序部分。

所述可及节点电压采集部分采用数据采集子板的形式，用于采集待测模拟电路可及节点电压值，作为提取故障信息的第一组原始数据；

所述网络频谱特性提取部分以模数转换芯片MAX12529为采集核心，以数模转换芯片DAC902为测试信号产生核心，数模转换芯片DAC902与信号调理电路连接，模数转换芯片MAX12529与第一信号预处理电路、第二信号预处理电路连接，模数转换芯片MAX12529、数模转换芯片DAC902通过信号调理电路、第一信号预处理电路、第二信号预处理电路，能够对待测模拟电路的幅频特性和相频特性进行实时监测，将实时监测到的频谱特性作为提取故障信息的第二组原始数据。

所述采集驱动程序部分包括DDS(Direct Digital Synthesizer) IP 核、高速数据采集驱动和电平信号采集驱动，其中，所述DDS IP 核通过第一控制总线以及第一数据总线与所述数模转换芯片DAC902连接，用于任意测试信号的产生；

所述高速数据采集驱动通过第二控制总线、差分时钟信号以及两条第二数据总线与所述模数转换芯片MAX12529连接，用于完成两路高速信号的同步采样；

所述电平信号采集驱动通过第三控制总线以及第三数据总线与所述数据采集子板连接，用于实现所述可及节点电压量的采集；

所述数据处理部分包括MicroBlaze软核处理器、Block RAM（块随机存储器）/ FIFO模块（先入先出队列模块）和DCM模块（数字时钟管理模块）；。

优选的，在所述FPGA板卡中，所述数据处理部分充分利用FPGA的并行执行能力，规划和使用片内的寄存器、Block RAM（块随机存储器） /FIFO、DCM(Digital Clock Manager)以及DSP48E等资源,在FPGA内部构建模拟电路故障诊断和预测算法的硬件执行模型并予以实现。

所述数据处理部分的故障诊断和预测的算法不拘泥于形式，均肢解为算术、逻辑、关系以及数据运算，在所述FPGA片内完成硬件执行，结果的得出具有实时性的特点，能够实现模拟电路故障在线检测、诊断和预测。

优选的，在所述的FPGA板卡中，所述数据存储部分包括SD卡驱动、闪存控制器、MPMC(Multi-Port Memory Controller)多端口内存控制器、DDR2内存条、SD卡、FLASH阵列。

所述SD卡驱动与所述SD卡双向连接，所述闪存控制器与所述FLASH阵列双向连接， FLASH阵列用于实现待测模拟电路的可及节点电压信息和网络频谱特性数据的备份；

所述MPMC多端口内存控制器和DDR2内存条连接，DDR2内存条用于大批量原始或中间数据的缓存，能够大规模扩充所述数据处理部分的片内Block RAM（块随机存储器） /FIFO空间，为海量数据处理提供存储空间，本发明标准配置为1GB，最大可支持4GB。

优选的，在所述的FPGA板卡中，所述数据传输部分包括MAC控制器、UART控制器、物理层控制芯片LAN83C185以及MAX3232和外围电路构成。

所述MAC控制器通过接收时钟RX_CLK、接收数据RXD(4:0)、发送时钟TX_CLK、发送数据TXD(4:0)、标志信号CRS (Carrier Sense)、串行配置时钟信号MDC (Management Data Clock)以及串行配置数据信号MDIO (Management Data Input/Output)与物理层控制芯片LAN83C185连接；用于将原始信号和模拟电路故障信息打包传输至计算机主机。

所述UART控制器和MAX3232连接，用于计算机主机对FPGA板卡进行监控。

优选的，所述MicroBlaze软核处理器内嵌于FPGA板卡中，MicroBlaze软核处理器通过PLB总线与DDS IP 核连接，MicroBlaze软核处理器通过PLB总线与高速数据采集驱动、电平信号采集驱动、SD卡驱动、闪存控制器、MPMC多端口内存控制器、MAC控制器、UART控制器、Block RAM（块随机存储器） /FIFO模块（先入先出队列模块）、DCM模块（数字时钟管理模块）双向连接。

所述MicroBlaze软核处理器通过PLB(Processor Local Bus)管理和调度所述DDS IP 核、高速数据采集驱动、电平信号采集驱动、SD卡驱动、闪存控制器、MPMC多端口内存控制器、MAC控制器、UART控制器、Block RAM（块随机存储器） /FIFO模块（先入先出队列模块）以及DCM模块（数字时钟管理模块）。

优选的，所述上位机软件包括以太网驱动程序和界面软件；

所述计算机主机通过RJ45接头和所述FPGA板卡连接，所述以太网驱动程序用于和所述MAC控制器完成数据包的接收、解析和转发，原始数据可根据具体需求，传输至诸如Matlab、Labview等分析平台进行进一步处理；

所述界面软件将模拟电路故障信息以图像化界面呈现在所述计算机主机上，工作人员可以根据所述界面软件上实时显示的电压、幅度、相位、频谱、网络增益等模拟电路的特征量进行其故障诊断和预测。

使用本发明之FPGA板卡进行特定模拟电路故障诊断和预测的方法为：

（1）将FPGA板卡和计算机主机通过网线连接起来。通过5VDC/30W电源适配器将 FPGA板卡上电，并检测电源工作是否正。上电后电源正常为适配器接入处红灯亮起，整个板卡期间无过热、无异味。

（2）下载FPGA板卡的TCP/IP通信子程序于FPGA板卡中，在计算机主机中运行所述上位机软件，通过界面软件确认FPGA板卡和计算机主机正常连接且数据通信正常。

（3）针对具体的待测模拟电路，选择多个电压测试点，连接至FPGA卡的PIN阵列上，连接FPGA板卡至待测模拟电路的输入端，选择关注的子级模拟网络输入端和输出端，并将子级模拟网络输入端和输出端连接至FPGA板卡上。

（4）嵌入故障诊断和预测算法至FPGA板卡主程序中，并下载至FPGA板卡；通过上位机软件调整、增加或删减关注的故障特征量，重启计算机主机的上位机软件，可以在界面软件程序中观察和记录待测模拟电路的电压或网络特性的原始信号和FPGA板卡的模拟电路故障特征分析和提取结果，并能够对不可接受故障进行报警。

（5）运行过程中，可用标准信号验证采集精度，以确保FPGA板卡和待测模拟电路连接完好；可统计模拟电路的电压或网络特性的原始信号和FPGA板卡U1的模拟电路故障特征分析和提取结果，工作人员可根据以上指标并结合装置的应用工况，优化和调整FPGA板卡和上位机软件的功能。

（6）更新完成后，重复以上（4）、（5）步骤，直至满足模拟电路故障在线检测、诊断和预测的特定要求和参数指标。

本发明除实现电路集成度高的优势外，还具有如下有益效果：

本发明所采用的以FPGA为信号处理核心构架，累加和平方运算在FPGA内部的实时执行，平方根和反正切值等运算，可采用CODIC算法，由此为基础的模拟电路故障特征值的得出相对于原始数据的采集滞后不到200ns。

本发明所设计的网络频谱特性提取电路，针对模拟网络频率响应的特征提取，以MAX12529和DAC902为核心，能够完成0～20MHz带宽范围内的幅频特性和相频特性的实时检测。

本发明所采用的以太网通信方式，可便利的组成网络系统，为大规模的模拟电路故障诊断和预测提供实时和远程监测的可能。

本发明提供的FPGA板卡通信子程序以及上位机软件主程序，能够作为本发明应用的基础，任何实施人员均可以根据特定的需求嵌入个性化的设计，完成特定待测模拟电路的故障诊断和预测。

本发明不拘泥与算法的形式，旨在为现今的故障诊断和预测算法提供公用验证和测试平台，促进优秀的算法转变为现实服务该领域内的工程项目。本发明从工程应用出发，解决了诸多模拟电路故障诊断算法缺乏测试平台而停留于仿真阶段的问题，为推动故障诊断理论成功应用于工程实践提供了设计方案和测试平台。

附图说明

图1 为本发明用于模拟电路故障诊断和预测的FPGA装置的一种结构示意图；

图2为图1所示实施例用于模拟电路故障诊断和预测的FPGA装置的FPGA板卡的功能示意图；

图3为图1所示实施例用于模拟电路故障诊断和预测的FPGA装置的FPGA板卡的内部结构示意图；

图4为采用图1所示实施例的FPGA装置进行模拟电路故障诊断和预测的待测模拟电路；

图5为图1所示实施例用于模拟电路故障诊断和预测的FPGA装置用于待测模拟电路频谱特性分析的连接示意图；

图6为采用图1所示实施例的FPGA装置进行所述待测模拟电路的频谱特性监测图。

具体实施方式

以下结合附图和实施例对本发明作进一步说明。

参照图1，本发明之用于模拟电路故障诊断和预测的FPGA装置包括FPGA板卡U1，FPGA板卡U1采用以太网通信方式和计算机主机U3相连，上位机软件U2运行于计算机主机U3中。

FPGA板卡U1用于完成待测模拟电路的可及节点电压信息和网络频谱特性数据的采集、缓存、预处理、备份，并将原始信号和模拟电路故障信息打包传输至上位机软件U2；

所述上位机软件包括以太网驱动程序和界面软件；

所述上位机软件U2用于接收FPGA板卡发送来的数据帧，提供模拟电路故障诊断和预测的界面软件，同时提供原始数据的交付接口，能够无缝的将数据交付给计算机主机U3的Matlab、Labview等分析平台进行后续的处理、分析和备份；

所述界面软件将模拟电路故障信息以图像化界面呈现在所述计算机主机上，工作人员可以根据所述界面软件上实时显示的电压、幅度、相位、频谱、网络增益等模拟电路的特征量进行其故障诊断和预测。

所述FPGA板卡U1采用以太网通信方式和计算机主机U3相连，并在符合TCP/IP相关通信协议规范前提下，可支持自定义数据帧格式。

使用本发明之用于模拟电路故障诊断和预测的FPGA装置，能够实时完成0～20MHz带宽范围内模拟网络的幅频特性和相频特性的检测，结合可及节点电压量的检测，采用信息融合的方法，可以将故障诊断正确率提高至98%以上，由于整个检测方式为过程检测，能够对原件参数变化和电路性能迁移进行预测。不失一般性地，针对图4所示待测三阶切比雪夫II型带通滤波器电路进行故障诊断和预测，元件参数精度为0.01,分别设置各元件开路与短路两类硬故障及故障元件参数变化率|△X_i| / X_i (i=1,2……8)分别为0.1, 0.5, 5, 10共六种元件故障状态, 再分别运用基于可及节点电压、电路幅频响应、相频响应以及基于三者的融合等四种方法进行诊断, 各对电路进行8(元件数) × 6(故障状态) = 48 次单故障诊断，针对电路中电容和电感的诊断正确率见表1，所有特征向量的计算结果仅滞后于模拟电路被测信号的输入不到1ms。针对频谱特性采集和运算，测试方案如图5所示，待测网络可以按照特定的模拟电路撕裂方式，分解成次级网络O11、O12……O1N，FPGA板卡产生的测试波形信号从SMA1连接入待测网络，可针对性的选定次级网络O1i作为待测模拟电路，这里也以图4为待测网络，所检测的幅频、相频特性如图6所示。由此测试案例可知，本发明在模拟电路故障诊断和预测上具有强实时性、高可靠性和可扩展性。

表1

类 别	正确率	拒识率	误识率
				可及节点电压	83.90%	9.36%	6.74%
幅频特性	86.64%	7.27%	6.09%
				相频特性	82.58%	8.41%	9.01%
融合	98.26%	0.38%	1.36%

参照图2和图3，FPGA板卡U1按功能划分为包括模拟电路故障信息采集部分U11、数据处理部分U12、数据存储部分U13以及数据传输部分U14。

模拟电路故障信息采集部分U11对外和待测模拟电路01双向连接，对内和数据处理部分U12双向连接；数据处理部分U12和数据存储部分U13双向连接，数据处理部分U12还与数据传输部分U14也双向连接，数据传输部分U14对外和上位机软件U2双向连接。 

模拟电路故障信息采集部分U11包括可及节点电压采集部分、网络频谱特性提取部分以及采集驱动程序部分。

其中，所述可及节点电压采集部分采用数据采集子板U111的形式，用于采集待测模拟电路可及节点电压值，作为提取故障信息的第一组原始数据；

所述网络频谱特性提取部分以模数转换芯片MAX12529 U114为采集核心，以数模转换芯片DAC902 U115为测试信号产生核心，数模转换芯片DAC902与信号调理电路U117连接，模数转换芯片MAX12529与第一信号预处理电路U1110、第二信号预处理电路U1112连接，模数转换芯片MAX12529、数模转换芯片DAC902通过相应的信号调理电路和信号预处理电路，能够对待测模拟电路的幅频特性和相频特性进行实时监测，此类频谱特性作为提取故障信息的第二组原始数据。

所述采集驱动程序部分包括DDS(Direct Digital Synthesizer) IP 核U118、高速数据采集驱动U1113和电平信号采集驱动U112。

其中，DDS IP 核U118通过第一控制总线以及第一数据总线与数模转换芯片DAC902 U115连接；信号调理电路U117对内和数模转换芯片DAC902 U115连接，对外通过SMA1接头U116和待测模拟电路01连接，用于任意测试信号的产生；

高速数据采集驱动U1113通过第二控制总线、第二数据总线A、第二数据总线B以及差分时钟信号与模数转换芯片MAX12529 U114连接；第一信号预处理电路U1110对内和模数转换芯片MAX12529 U114连接，对外通过SMA2接头U119和待测模拟电路01连接；同样的，第二信号预处理电路U1112对内和模数转换芯片MAX12529 U114连接，对外通过SMA3接头U1111和待测模拟电路01连接；用于完成两路高速信号的同步采样；

电平信号采集驱动U112通过第三控制总线以及第三数据总线与所述数据采集子板U111连接，用于实现所述可及节点电压量的采集，其中，可及节点电压量从PIN阵列U113接入，PIN阵列的通道数目可以根据具体需求而确定，并与数据采集子板的通道数目一致； 

所述数据处理部分U12包括32位的MicroBlaze软核处理器U121、Block RAM（块随机存储器）/ FIFO模块（先入先出队列模块）和DCM模块（数字时钟管理模块）。32位的MicroBlaze软核处理器U121内嵌于FPGA板卡U1中，MicroBlaze软核处理器U121通过PLB总线与DDS IP 核U118连接，MicroBlaze软核处理器U121通过PLB总线与高速数据采集驱动U1113、电平信号采集驱动U112、SD卡驱动U131、闪存控制器U132、MPMC多端口内存控制器U133、MAC控制器U141、UART控制器U142、Block RAM（块随机存储器）/FIFO模块（先入先出队列模块）（图3中未示出）、DCM模块（数字时钟管理模块）（图3中未示出）双向连接。

所述数据存储部分U13包括SD卡驱动U131、闪存控制器U132、MPMC(Multi-Port Memory Controller)多端口内存控制器U133、SD卡U134、FLASH阵列U135、DDR2内存条（DDR2 SDRAM）U136。

SD卡驱动U131与SD卡U134双向连接；闪存控制器U132与FLASH阵列U135双向连接，FLASH阵列U135用于实现待测模拟电路的可及节点电压信息和网络频谱特性数据的备份；MPMC多端口内存控制器U133和DDR2内存条U136双向连接，DDR2内存条U136用于大批量原始或中间数据的缓存，能够大规模扩充所述数据处理部分中的片内Block RAM（块随机存储器） /FIFO空间（所述片内Block RAM /FIFO），为海量数据处理提供存储空间，本发明标准配置为1GB，最大可支持4GB。

数据传输部分U14包括MAC控制器U141、UART控制器U142、物理层控制芯片LAN83C185 U143以及MAX3232 U144和其附属外围电路构成。其中，MAC控制器U141通过接收时钟RX_CLK、接收数据RXD(4:0)、发送时钟TX_CLK、发送数据TXD(4:0)、标志信号CRS (Carrier Sense)、串行配置时钟信号MDC (Management Data Clock)以及串行配置数据信号MDIO (Management Data Input/Output)与物理层控制芯片LAN83C185 U143连接；物理层控制芯片LAN83C185 U143对外通过RJ45接头U145与上位机软件U2连接，用于将原始信号和模拟电路故障信息打包传输至计算机主机U3。UART控制器U142和MAX3232 U144连接；MAX3232 U144对外通过RS232接头U146与上位机软件U2连接，实现计算机主机U3对FPGA板卡U1进行串口工作台方式监控。

使用本发明之用于模拟电路故障诊断和预测的FPGA装置对模拟电路进行故障诊断和预测的方法为：

（1）将FPGA板卡U1和计算机主机U3通过网线连接起来。通过5VDC/30W电源适配器将 FPGA板卡U1上电，并检测电源工作是否正常。上电后电源正常则适配器接入处红灯亮起，整个板卡期间无过热、无异味。

（2）下载FPGA板卡U1的TCP/IP通信子程序于FPGA板卡U1中，在计算机主机U3中运行所述上位机软件，通过界面软件确认FPGA板卡U1和计算机主机U2正常连接且数据通信正常。

（3）针对具体的待测模拟电路，选择多个电压测试点，连接至FPGA板卡的PIN阵列上，连接FPGA板卡SMA1至待测模拟电路的输入端，选择关注的子级模拟网络输入端和输出端，并将子级模拟网络输入端连接至FPGA板卡的SMA2上，子级模拟网络输出端连接至SMA3上。

（4）嵌入故障诊断和预测算法至本发明的FPGA板卡主程序中，并下载至FPGA板卡U1；通过上位机软件调整、增加或删减关注的故障特征量，重启计算机主机U2的上位机软件，可以在界面软件程序中观察和记录待测模拟电路的电压或网络特性的原始信号和FPGA板卡U1的模拟电路故障特征分析和提取结果，并能够对不可接受故障进行报警。

（5）运行过程中，可用标准信号验证采集精度，以确保FPGA板卡和待测模拟电路连接完好；可统计模拟电路的电压或网络特性的原始信号和FPGA板卡U1的模拟电路故障特征分析和提取结果，工作人员可根据以上指标并结合装置的应用工况，优化和调整FPGA板卡U1和上位机软件的功能。

（6）更新完成后，重复以上（4）、（5）步骤，直至满足模拟电路故障在线检测、诊断和预测的特定要求和参数指标。

使用本发明，对某大规模舰艇模拟电路和RFID滤波网络均进行了测试和统计，故障诊断的正确率>95%,拒识率和误识率均小于3%。

以上对本发明的一种优选具体实施方式作了详细介绍。所述具体实施方式只是用于帮助理解本发明的核心思想。应当指出，对于本技术领域的技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也属于本发明权利要求的保护范围。 

Claims (7)

1.用于模拟电路故障诊断和预测的FPGA装置，其特征在于，包括FPGA板卡，FPGA板卡采用以太网通信方式和计算机主机相连，上位机软件运行于计算机主机中；

所述FPGA板卡用于完成待测模拟电路的可及节点电压信息和网络频谱特性数据的采集、缓存、预处理、备份，并将原始信号和模拟电路故障信息打包传输至上位机软件；

所述上位机软件用于接收FPGA板卡发送来的数据帧，提供模拟电路故障诊断和预测的界面软件，同时提供原始数据的交付接口，能够无缝的将数据交付给计算机主机进行后续的处理、分析和备份。

2.根据权利要求1所述的用于模拟电路故障诊断和预测的FPGA装置，其特征在于，所述FPGA板卡包括模拟电路故障信息采集部分、数据处理部分、数据存储部分以及数据传输部分；模拟电路故障信息采集部分对外和待测模拟电路双向连接，对内和数据处理部分双向连接；数据处理部分和数据存储部分双向连接，数据处理部分还与数据传输部分也双向连接，数据传输部分对外和上位机软件双向连接。

3.根据权利要求2所述的用于模拟电路故障诊断和预测的FPGA装置，其特征在于，所述模拟电路故障信息采集部分包括可及节点电压采集部分、网络频谱特性提取部分以及采集驱动程序部分；

所述可及节点电压采集部分采用数据采集子板的形式，用于采集待测模拟电路可及节点电压值，作为提取故障信息的第一组原始数据；

所述网络频谱特性提取部分以模数转换芯片MAX12529为采集核心，以数模转换芯片DAC902为测试信号产生核心，数模转换芯片DAC902与信号调理电路连接，模数转换芯片MAX12529与第一信号预处理电路、第二信号预处理电路连接，模数转换芯片MAX12529、数模转换芯片DAC902通过信号调理电路、第一信号预处理电路、第二信号预处理电路，能够对待测模拟电路的幅频特性和相频特性进行实时监测，将实时监测到的频谱特性作为提取故障信息的第二组原始数据；

所述采集驱动程序部分包括DDS IP 核、高速数据采集驱动和电平信号采集驱动，其中，所述DDS IP 核通过第一控制总线以及第一数据总线与所述数模转换芯片DAC902连接，用于测试信号的产生；

所述高速数据采集驱动通过第二控制总线、差分时钟信号以及两条第二数据总线与所述模数转换芯片MAX12529连接，用于完成两路高速信号的同步采样；

所述电平信号采集驱动通过第三控制总线以及第三数据总线与所述数据采集子板连接，用于实现所述可及节点电压量的采集。

4.根据权利要求2或3所述的用于模拟电路故障诊断和预测的FPGA装置，其特征在于，所述数据存储部分包括SD卡驱动、闪存控制器、MPMC多端口内存控制器、DDR2内存条、SD卡、FLASH阵列；

所述SD卡驱动与所述SD卡双向连接，所述闪存控制器与所述FLASH阵列双向连接，FLASH阵列用于实现待测模拟电路的可及节点电压信息和网络频谱特性数据的备份；

所述MPMC多端口内存控制器和DDR2内存条连接，DDR2内存条用于原始或中间数据的缓存。

5.根据权利要求2或3所述的用于模拟电路故障诊断和预测的FPGA装置，其特征在于，所述数据传输部分包括MAC控制器、UART控制器、物理层控制芯片LAN83C185以及MAX3232和外围电路构成；

所述MAC控制器通过接收时钟RX_CLK、接收数据RXD、发送时钟TX_CLK、发送数据TXD、标志信号CRS、串行配置时钟信号MDC以及串行配置数据信号MDIO与物理层控制芯片LAN83C185连接；用于将原始信号和模拟电路故障信息打包传输至计算机主机；

所述UART控制器和MAX3232连接，用于计算机主机对FPGA板卡进行监控。

6.根据权利5所述的用于模拟电路故障诊断和预测的FPGA装置，其特征在于，所述数据处理部分包括MicroBlaze软核处理器、Block RAM/FIFO模块和DCM模块；

所述MicroBlaze软核处理器内嵌于FPGA板卡中，MicroBlaze软核处理器通过PLB总线与DDS IP 核连接，MicroBlaze软核处理器通过PLB总线与高速数据采集驱动、电平信号采集驱动、SD卡驱动、闪存控制器、MPMC多端口内存控制器、MAC控制器、UART控制器、Block RAM/FIFO模块、DCM模块双向连接；

所述MicroBlaze软核处理器通过PLB管理和调度所述DDS IP核、高速数据采集驱动、电平信号采集驱动、SD卡驱动、闪存控制器、MPMC多端口内存控制器、MAC控制器、UART控制器、Block RAM/FIFO模块以及DCM模块。

7.根据权利要求1或2所述的用于模拟电路故障诊断和预测的FPGA装置，其特征在于，所述上位机软件包括以太网驱动程序和界面软件；

所述计算机主机通过RJ45接头和FPGA板卡连接，所述以太网驱动程序用于和MAC控制器完成数据包的接收、解析和转发；

所述界面软件将模拟电路故障信息以图像化界面呈现在所述计算机主机上。

Images