CN111757023A - 基于fpga的视频接口诊断方法及系统 - Google Patents

基于fpga的视频接口诊断方法及系统 Download PDF

Info

Publication number
CN111757023A
CN111757023A CN202010623212.0A CN202010623212A CN111757023A CN 111757023 A CN111757023 A CN 111757023A CN 202010623212 A CN202010623212 A CN 202010623212A CN 111757023 A CN111757023 A CN 111757023A
Authority
CN
China
Prior art keywords
fpga
diagnosis
video interface
interface
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010623212.0A
Other languages
English (en)
Other versions
CN111757023B (zh
Inventor
孙风雷
谢洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD
Shenzhen SDG Information Co Ltd
Original Assignee
CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD
Shenzhen SDG Information Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD, Shenzhen SDG Information Co Ltd filed Critical CHENGDU FOURIER ELECTRONIC TECHNOLOGY CO LTD
Priority to CN202010623212.0A priority Critical patent/CN111757023B/zh
Publication of CN111757023A publication Critical patent/CN111757023A/zh
Application granted granted Critical
Publication of CN111757023B publication Critical patent/CN111757023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30168—Image quality inspection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

基于FPGA的视频接口诊断系统及方法，系统通过板载FPGA搭建，方法包括：FPGA对视频接口类型进行判断：为模拟信号接口，进行模拟信号诊断；为数字信号接口时，进行数字信号诊断；根据诊断结果从预设的诊断结果与问题排查方向对应关系表中获得对应的问题排查方向；模拟信号诊断，包括FPGA采集AD转换后的数据通过PCIe接口以DMA传输方式送至上位机，上位机对接收到的数据进行波形图描绘、标示波形幅度；数字信号诊断，包括：接口芯片采集的信号通过FPGA依次进行视频接口信号时钟频率诊断、视频接口信号丢失和信号线序诊断、视频接口信号频率诊断、图像时序参数测量、图像采集显示、图像质量评价。通过诊断结果用以指导用户对问题进行排查。

Description

基于FPGA的视频接口诊断方法及系统
技术领域
本发明涉及视频图像接口诊断，尤其与一种基于FPGA的视频接口诊断方法及系统相关。
背景技术
视频图像在近些年发展得越来越快，视频图像接口标准也越来越丰富，从模拟的PAL、VGA、YPbPr到数字的DVI、HDMI、SDI、DP等接口。
由于接口种类繁多，用户只能通过显示设备来观察图像来判断信号的有无，单在遇到视频接口问题的时候往往无从下手，且不能更深层次的确定问题的具体所在，这时就需要有一个排查问题的指导，而目前，缺少有效的排查/诊断问题的引导手段。
发明内容
针对上述相关现有技术的不足与缺陷，本发明提供基于FPGA的视频接口诊断方法及系统，通过FPGA及上位机的辅助对视频图像硬件接口进行数字信号和模拟信号诊断，并对图像质量进行评价，通过诊断结果用以指导用户对问题进行排查。
为了实现上述目的，本发明采用以下技术：
基于FPGA的视频接口诊断方法，其特征在于，包括步骤：
通过FPGA对视频接口类型进行判断：当判断为模拟信号接口时，对视频接口进行模拟信号诊断；当判断为数字信号接口时，对视频接口进行数字信号诊断；
根据诊断结果，从预设的诊断结果与问题排查方向对应关系表中获得对应的问题排查方向；
其中，对视频接口进行模拟信号诊断，包括：
通过AD芯片对视频接口的模拟信号进行转换；
通过FPGA采集转换后的数据，并将采集的数据通过PCIe接口以DMA传输方式送至上位机，通过上位机对接收到的数据进行波形图描绘并显示，并标示出波形幅度作为诊断结果；
其中，对视频接口进行数字信号诊断，包括：
通过接口芯片将数字信号传递于FPGA以进行采集；
根据采集的信号通过FPGA依次进行视频接口信号时钟频率诊断、视频接口信号丢失和信号线序诊断、视频接口信号频率诊断、图像时序参数测量、图像采集显示、图像质量评价，以获得相应的诊断结果。
进一步，通过FPGA采集转换后的数据，并将采集的数据通过PCIe通信送至上位机，通过上位机对接收到的数据进行波形图描绘并显示，并标示出波形幅度，包括步骤：
通过FPGA采集转换后的数据并写入FPGA内部FIFO；
每当FIFO达到1KB字节时，将数据读出写入到FPGA的DDR缓存区域；
通过在DDR内部划分两个1MB的缓冲区以进行乒乓操作：当划分出的其中一个缓冲区内数据达到1MB时，将FIFO中的数据缓存到另一缓冲区，如此交替的进行缓存；
每当DDR内有一个缓冲区达到1MB时，通过FPGA产生PCIe中断到上位机；
当上位机收到中断后，从FPGA中读取数据长度，并根据数据长度设定阈值，启动DMA传输请求；
根据DMA传输请求，FPGA以WrPCAdd寄存器中的值作为向上位机写数据的起始地址，写入数据，直到写入数据长度达到设定阈值；
写入完成后，将FPGA的WrPCDone寄存器设置为‘1’，上位机读取到该寄存器的状态为‘1’后，得知传输完成，发起下一次的DMA传输请求，同时上位机根据数据绘制波形图并显示，并标示出波形幅度。
进一步，对视频接口信号时钟频率诊断，包括：
使用系统时钟SysClk和接口输入时钟Pclk分别对计数器进行计数；其中，对SysClk的计数为SysClkCntA，对Pclk的计数为PclkCnt；
当SysClkCntA达到计数值A时，同时停止两个计数器，此时得到PclkCnt计数值为B：
若B为0，则诊断为Pclk输入丢失，以此作为信号时钟频率诊断结果；
若B不为零，则根据Pclk=SysClk*B/A计算得到Pclk的频率，以此作为信号时钟频率诊断结果。
进一步，对视频接口信号丢失和信号线序的诊断，包括：
使用系统时钟SysClk对接口输入的HS、VS、DE信号上升沿分别进行计数，计数达到预定时长后：
若对应的计数值为零，则表明对应信号丢失，以此作为信号丢失诊断结果；
若计数值均不为零，则表明信号均未丢失，根据计数值大小对信号排序：最大为HS、其次为DE、最小为VS；
将排序和硬件接口的信号定义进行对比，获得信号线序的诊断结果；
对视频接口信号频率的诊断，包括：使用系统时钟SysClk对接口输入的HS、VS上升沿进行计数，计数达到预定时长后，将相应计数器的值乘以预设倍数以获得相应的HS、VS的频率，以此作为信号频率诊断结果。
进一步，对图像时序参数测量，包括：
测量图像时序相关参数，根据相关参数形成时序，其中，测量图像时序相关参数，包括：
使用Pclk对一个周期内DE高低电平时间分别计数，以获得到每行有效像素数和每行消隐像素数；
通过对一个行周期内DE上升沿之前且HS为高的部分和DE下降沿之后且HS为高的部分进行计数，以获得到行后肩和行前肩；
对单个周期内HS低电平计数，以获得行同步宽度；
在VS为低电平的期间计数HS上升沿个数，在VS为高电平期间计数DE上升沿个数，以获得到场同步宽度以及有效行数；
在VS为高电平时，并在第一个DE有效前计数HS上升沿的个数和在最后一个DE有效后计数VS下降沿前HS的个数，得到场后肩和场前肩；
消隐行等于场同步宽度、场后肩、场前肩的和。
进一步，对图像采集显示，包括：
在FPGA的DDR中开设预定个数的帧缓存区域，使采集视频接口的图像依次往各个帧缓存区域进行循环写入；
在时序参数测量完成以后，上位机读取FPGA相应寄存器的值以得到相应的时序参数；
根据上位机的DMA传输请求，使FPGA将读出的数据按离散DMA的方式向上位机的内存传输，一次DMA分成多次传输，一次DMA的总长度为1帧图像数据大小；
一帧图像传完后，上位机将图像予以显示，并启动下一次离散DMA传输请求。
进一步，对图像质量评价，包括：
FPGA以DMA读出方式将参考图像的至少一帧，从上位机的内存读至FPGA的DDR缓存区域；
FPGA将输入图像写入到FPGA的DDR缓存区域；
利用峰值信噪比PSNR和模糊系数算法对图像质量进行评价：
峰值信噪比PSNR评价：通过FPGA对参考图像和输入图像对应像素点相减后平方，然后再进行累加运算，以获得对应评价结果；
模糊系数算法评价：使用FPGA内部RAM资源作为行缓存，将输入图像和参考图像分别形成3*3的滑动窗口分别与模板对应点相乘，并分别将相乘结果的绝对值进行累加，分别得到Sk和Dk，Sk跟Dk的比值即为模糊系数，获得的模糊系数为对应评价结果。
基于FPGA的视频接口诊断系统，用于实现基于FPGA的视频接口诊断方法，其特征在于，包括：
设于同一板卡的FPGA、多个接口芯片、多个AD芯片，以及与FPGA通过PCIe接口连接的上位机；接口芯片和AD芯片分别连接FPGA，接口芯片用于连接数字信号视频接口，AD芯片用于连接模拟信号视频接口。
FPGA主要包括：AD数据采集单元，FIFO组，DDR单元，DMA单元，信号线序检测单元，图像采集单元，图像质量算法运算模块，时序参数测量单元，HS、VS频率测量单元，时钟频率测量单元，PCIe通信寄存器组。
AD数据采集单元、FIFO组、DDR单元、PCIe通信寄存器组、DMA单元，用于共同协作与上位机一起进行对视频接口进行模拟信号诊断；
时钟频率测量单元、PCIe通信寄存器组，用于共同协作与上位机一起进行视频接口信号时钟频率诊断；
信号线序检测单元、PCIe通信寄存器组，用于共同协作与上位机一起进行视频接口信号丢失和信号线序诊断；
信号线序检测单元，HS、VS频率测量单元，PCIe通信寄存器组，用于共同协作与上位机一起进行视频接口信号频率诊断；
信号线序检测单元、时序参数测量单元、PCIe通信寄存器组，用于共同协作与上位机一起进行图像时序参数测量；
信号线序检测单元、图像采集单元、FIFO组、DDR单元，DMA单元、PCIe通信寄存器组，用于共同协作与上位机一起进行图像采集显示；
信号线序检测单元、图像质量算法运算模块、FIFO组、DDR单元、DMA单元、PCIe通信寄存器组，用于共同协作与上位机一起进行图像质量评价。
本发明有益效果在于：
1、实现通过FPGA及上位机的辅助对视频图像硬件接口进行数字信号和模拟信号诊断，并对图像质量进行评价，把视频源到采集或者显示设备之间可能存在的硬件问题直观的展示给用户，通过诊断结果用以指导用户对问题进行排查；
2、基于FPGA的方式可以精确控制时序，本系统及方法支持多种视频图像接口的输入诊断，满足更多的视频接口诊断需求，适应不同的应用场合；并实现从硬件接口道图像内容的全面诊断；
3、建立诊断结果与问题排查对应表，将诊断信息分类，将接口问题以及解决指导直接呈现给用户。
附图说明
图1为本申请实施例的基于FPGA的视频接口诊断方法流程图。
图2为本申请实施例的基于FPGA的视频接口诊断方法中FPGA信号处理状态流程图。
图3为本申请实施例的基于FPGA的视频接口诊断系统结构图。
图4为本申请实施例的基于FPGA的视频接口诊断系统的FPGA结构框图。
图5为本申请实施例的基于FPGA的视频接口诊断系统的FPGA内部硬件模块实例图。
图6为本申请实施例的图像时序参数测量结果对应的时序图。
图7为本申请实施例的图像质量评价FPGA算法硬件模块图。
具体实施方式
下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请提供的诊断系统及诊断方法，主要通过嵌入式硬件FPGA设计实现。
具体是由板载FPGA通过PCIe接口跟PC端的上位机通信，上位机进行辅助显示。FPGA作为整个系统的核心，实现接口芯片的配置、信号的采集处理以及跟上位机的PCIe数据通信。
实施例
如图3所示，为本实例提供的基于FPGA的视频接口诊断系统结构图。
在板卡上设计VGA、PAL、CAMERALINK和LVDS的视频输入接口，同时预留多个FPGA的IO接口，可以方便的支持其它类型视频接口的扩展，满足更多的视频接口诊断需求，适应不同的应用场合。
其中，CAMERALINK、LVDS 为数字视频信号。对于数字信号，可诊断视频接口信号丢失、接口线序错误、图像时序参数、图像质量评价等项目。PAL和VGA为模拟信号，使用AD对其进行模数转换，FPGA采集转换后的数字信号，并将其传输给上位机，上位机根据接收到的数据描绘波形图，同时标示出波形幅度等信息方便用户直观的观察信号状态。
具体的，本实例的系统，包括设于同一板卡的FPGA、多个接口芯片、多个AD芯片，以及与FPGA通过PCIe接口连接的上位机。接口芯片和AD芯片分别连接FPGA。
接口芯片用于连接数字信号视频接口，在本实例中，对应到CAMERALINK、LVDS为数字视频信号。
AD芯片用于连接模拟信号视频接口，在本实例中，对应到PAL和VGA为模拟信号。
系统实施时，采用如图1所示的基于FPGA的视频接口诊断方法流程进行：
（1）上位机启动诊断后，诊断开始，FPGA首先根据设置判断接口类型：
当判断为模拟信号接口时，对视频接口进行模拟信号诊断：通过AD芯片对视频接口的模拟信号进行转换；通过FPGA采集转换后的数据，并将采集的数据通过PCIe接口以DMA传输方式送至上位机，通过上位机对接收到的数据进行波形图描绘并显示，并标示出波形幅度作为诊断结果；
当判断为数字信号接口时，对视频接口进行数字信号诊断：通过接口芯片将数字信号传递于FPGA以进行采集；根据采集的信号通过FPGA依次进行视频接口信号时钟频率诊断、视频接口信号丢失和信号线序诊断、视频接口信号频率诊断、图像时序参数测量、图像采集显示、图像质量评价，以获得相应的诊断结果。
（2）根据诊断结果，从预设的诊断结果与问题排查方向对应关系表中获得对应的问题排查方向；
（3）上位机对诊断结果和/或问题排查方式予以显示。
作为更加详细的实施手段，FPGA采用如图4所示的框架模式搭建：
FPGA主要包括：AD数据采集单元，FIFO组，DDR单元，DMA单元，信号线序检测单元，图像采集单元，图像质量算法运算模块，时序参数测量单元，HS、VS频率测量单元，时钟频率测量单元，PCIe通信寄存器组。
视频接口进行模拟信号诊断，通过AD数据采集单元、FIFO组、DDR单元、PCIe通信寄存器组、DMA单、上位机，共同协作实现。
视频接口信号时钟频率诊断通过，时钟频率测量单元、PCIe通信寄存器组、上位机共同协作实现。
视频接口信号丢失和信号线序诊断，通过信号线序检测单元、PCIe通信寄存器组、上位机，共同协作实现。
视频接口信号频率诊断，通过信号线序检测单元，HS、VS频率测量单元，PCIe通信寄存器组、上位机共同协作实现。
图像时序参数测量，通过信号线序检测单元、时序参数测量单元、PCIe通信寄存器组、上位机共同协作实现。
图像采集显示，通过信号线序检测单元、图像采集单元、FIFO组、DDR单元，DMA单元、PCIe通信寄存器组、上位机共同协作实现。
图像质量评价，通过信号线序检测单元、图像质量算法运算模块、FIFO组、DDR单元、DMA单元、PCIe通信寄存器组、上位机共同协作实现。
上位机启动诊断后，诊断分为模拟信号跟数字信号。FPGA首先根据接口设置类型配置相应的接口芯片，然后按照各自的处理流程进行处理。
具体的，FPGA对信号处理状态流程图，如图2所示。
作为FPGA具体硬件结构的实施手段之一，可采用如图5所示的具体硬件结构图实施。
该板载FPGA包括：AD数据采集单元、AD芯片配置单元、视频接口芯片配置单元、信号线序检测单元、PLL、频率测量单元、HS及VS频率测量单元、时序参数测量单元、图像质量算法运算模块、图像采集单元、PCIe通信寄存器组、FIFO、DDR写控制单元、DDR读控制单元、DDR仲裁器、DMA读单元、DAM写单元、DMA仲裁器、DMA控制器、时钟域转换单元、PCIe IP Core等。
PLL连接Clk以引入系统时钟SysClk，频率测量单元、信号线序检测单元、时序参数测量单元、图像质量算法运算模块、图像采集单元连接Pclk以引入接口输入的Pclk时钟。
信号线序检测单元连接HS、VS、DE、DATA信号，并连接HS及VS频率测量单元、时序参数测量单元、图像质量算法运算模块、图像采集单元。具体的，DATA输入到图像采集单元及图像质量算法运算模块，HS、VS输入HS及VS频率测量单元，HS、VS、DE输入时序参数测量单元和图像质量算法运算模块。
视频接口芯片配置单元用于对各接口芯片进行配置。
AD芯片配置单元用于对各AD芯片进行配置。
AD数据采集单元依次通过FIFO、DDR写控制单元连接DDR仲裁器。
图像采集单元依通过FIFO、DDR写控制单元连接DDR仲裁器。
DDR仲裁器依次通过DDR读控制单元、FIFO连接图像质量算法运算模块。
DDR仲裁器连接DDR控制器，DDR控制器连接DDR硬件接口。
DDR仲裁器依次通过DDR读控制单元、FIFO连接DMA写单元。
DMA写单元连接DMA仲裁器，DMA仲裁器连接DMA读单元。
DMA读单元依次通过FIFO、DDR写控制单元连接DDR仲裁器。
DDR仲裁器依次通过DDR读控制单元、FIFO、DMA写单元连接DMA仲裁器。
DMA仲裁器连接PCIe通信寄存器组，PCIe通信寄存器组连接时钟域转换单元和PCIe IP Core。PCIe IP Core连接DMA控制器。
PCIe IP Core连接PCIe通信接口。
图像质量算法运算模块通过PSNR和模糊系数方式输出评价结果。
频率测量单元、HS及VS频率测量单元、时序参数测量单元与PCIe通信寄存器的对应寄存器进行连接。
其中，PCIe通信寄存器组中相关寄存器的定义如下表格所示：
Figure 955221DEST_PATH_IMAGE001
Figure 881588DEST_PATH_IMAGE002
Figure 243431DEST_PATH_IMAGE003
基于上述具体FPGA的实例硬件结构设计，对各诊断过程进行详细说明。
（1）模拟信号接口具体实现过程
FPGA采集AD的数据，并将 AD的采样数据送至上位机，同时在上位机上将幅度等信息显示出来，实现一个类似示波器的功能。FPGA跟上位机的PCIe通信采用DMA的方式完成。
具体详细过程为：
FPGA首先将采集的数据流写入FPGA内部FIFO，每当FIFO达到1KB字节时将数据读出写入到DDR的缓存区域，在DDR内部划分两个1MB的缓冲区进行乒乓操作，当DDR的缓存区1达到了1MB时，将FIFO中的数据缓存到DDR的缓存区2，如此交替的进行缓存。每当DDR内的缓存达到1MB时，FPGA产生PCIe中断到上位机，上位机收到中断后：首先读取DataLen寄存器的得到数据的长度，设置WrPCAdd和WrPCLen寄存器并设置WrPCStart寄存器启动DMA，FPGA收到启动信号后开始向上位机设置的WrPCAdd写数据，直到写长度达到WrPCLen寄存器中给的值的大小。写完成后FPGA将WrPCDone寄存器设置为‘1’，PC读取到该寄存器的状态为‘1’后，得知传输完成，又发起下一次的DMA传输请求，同时上位机将数据进行波形绘制。数据传输从启动开始就一直进行，直到FPGA收到停止命令中止数据的传输。
（2）数字信号接口实现过程
（2.1）视频接口信号时钟频率诊断
启动诊断接口芯片配置完成以后，同时使用100Mhz的系统时钟SysClk和接口输入的Pclk时钟分别对计数器进行计数，设SysClk计数器为SysClkCntA，Pclk计数器为PclkCnt。
当SysClkCntA达到计数值A时，同时停止两个计数器，此时得到PclkCnt计数值为B。
若B计数值为0，则Pclk输入丢失，将SignalLoss寄存器相应标志位置‘1’。
若不为零，可以通过Pclk=SysClk*B/A计算得到Pclk的频率。将计数器值分别写入寄存器，上位机根据公式即可以计算出Pclk的频率。
（2.2）视频接口信号HS、VS、DE丢失和信号线序诊断
使用系统时钟SysClk对HS、VS和DE接口输入的信号的上升沿进行计数，计数时间200毫秒。
若计数器值为零，则对应的那个信号丢失，将SignalLoss寄存器相应标志位置‘1’。
若信号都未丢失，则根据计数值判断信号线序，计数器值最大为HS、其次为DE、最小为VS，将该排序和硬件接口的信号定义进行对比，则可以判断出信号线序，将检测结果写入LineSequence寄存器，上位机根据寄存器中的值将线序对应关系显示出来，便可一目了然是否存在线序上的问题。
（2.3）视频接口HS、VS信号频率诊断
使用SysClk对HS、VS的上升沿进行计数，计数时间500毫秒，将相应计数器的值乘以2便得到相应的HS、VS的频率，将该频率值分别写入HSFreq和FPS寄存器。
（2.4）图像时序参数测量
使用Pclk对一个周期内DE的高低电平时间分别计数，可以得到每行ValidPixles有效像素数跟每行消隐像素数BlankPixels.
通过对一个行周期内DE上升沿之前且HS为高的部分和DE下降沿之后且HS为高的部分进行计数，可以得到行后肩HSBackPorch和行前肩HSFrontPorch.
对单个周期内HS低电平计数得到行同步宽度HSSync。
计数VS为低电平期间、HS的上升沿个数和VS为高电平期间、DE的上升沿个数,可以得到场同步宽度行数VSSync以及有效行数ValidLines。
计数在VS为高电平时，且第一个DE有效前、HS上升沿的个数和最后一个DE有效后、VS下降沿前HS个数，可以得到场后肩VSBackPorch和场前肩VSFrontPorch。
消隐行等于场同步宽度、场后肩跟场前肩的和。
根据测量的参数最终形成的时序如图6所示。
（2.5）图像采集显示
图像的采集按帧缓存到DDR中，DDR中开4个帧缓存区域，图像依次往4个缓存区域循环写。
在时序参数测量完成以后，上位机发起图像传输请求，FPGA收到请求并对4个缓存区域循环的读，读出的数据同样使用DMA的方式传输，一次DMA的总长度为1帧图像数据大小。采用离散DMA的方式传输，将一次DMA分成多次传输，以克服一帧图像在分辨率较大时数据量比较大，上位机可能不能够分配出连续的数据空间的问题。
上位机在启动DMA之前分多步将写地址(VidCmaAdd寄存器)和长度(VidCmdLen寄存器)参数写入寄存器。
然后再写寄存器VidCmaEn，将参数写入到FPGA内部FIFO，直到多个参数写完，再按分辨率大小写VidTotalLen寄存器设置总的传输长度，最后设置VidDMAStart寄存器启动DMA。
FPGA收到启动信号后首先清除VidCmdDone寄存器完成标志，然后依次去读取FIFO中的地址和长度参数，同时读取DDR缓存区域中的图像向上位机DMA写图像数据。
直到FIFO中的参数全部读完，一帧图像也全部传完，FPGA将VidCmdDone寄存器设置为传输完成标志，上位机轮询到完成标志后将内存中的数据进行显示，同时启动下一次的DMA传输。
（2.6）图像质量评价
采用有参考的图像质量评价算法，参考图像来自上位机，参考图像需要跟视频源端的图像一致。
FPGA采用DMA读的方式将参考图像从上位机的内存读至FPGA的DDR缓存区域，只需要读取一帧图像即可，DMA读数据的过程跟DMA写的过程相同。
诊断启动以后，上位机设置图像数据下行DMA相关寄存器，然后启动DMA传输，直到FPGA将整幅图像读到DDR的缓存，DMA读数据结束。
将输入图像跟DDR缓存中的参考图像进行运算即可得到评价结果。
本实例实现了峰值信噪比（PSNR）和模糊系数算法，具体基于FPGA的实现如图7所示。
PSNR计算公式为：
Figure 597052DEST_PATH_IMAGE004
;
其中H为图像有效高度、W为图像有效宽度、Sji为参考图像在坐标(j,i)的像素值、Dji为输入图像在坐标(j,i)的像素值。
FPGA按照公式对参考图像和输入图像对应像素点相减后平方，然后再进行累加运算，FPGA采用流水线的方式进行运算处理，使用硬件乘法器做乘法运算，log的运算使用IP核，运算过程中舍弃了小数部分，只保留整数部分，将最终的运算结果写入PSNR_Res寄存器，该结果数值越大说明图像的质量越好。
对模糊系数的计算，可以采用3*3的模板:
Figure 660822DEST_PATH_IMAGE005
使用FPGA内部RAM资源做为行缓存，将输入图像和参考图像分别形成3*3的滑动窗口分别与模板对应点相乘，并分别将相乘结果的绝对值进行累加，分别得到Sk和Dk，Sk跟Dk的比值即为模糊系数，该比值越大说明图像越模糊，将最终运算结果写入BLUR_Res寄存器。
本实施例的应用，将用户的视频源接入到本视频图像诊断系统的输入接口，上位机启动诊断，本系统就会将诊断信息显示到上位机界面，如：根据SignalLoss寄存器判断HS信号丢失，则在界面上显示HS丢失，同时将问题的排查方向显示出来。对于图像内容上的错误，用户可以通过观察上位机显示的图像内容结合信号质量的评价结果进行判断。
诊断结构与问题排查方向的对应关系表：
Figure 407193DEST_PATH_IMAGE006
应用本实例可以完成视频图像接口的诊断，在用户调试视频生成板卡时，可以给用户指明排查问题的方向，从而提高问题排查的效率。

Claims (10)

1.基于FPGA的视频接口诊断方法，其特征在于，包括步骤：
通过FPGA对视频接口类型进行判断：当判断为模拟信号接口时，对视频接口进行模拟信号诊断；当判断为数字信号接口时，对视频接口进行数字信号诊断；
根据诊断结果，从预设的诊断结果与问题排查方向对应关系表中获得对应的问题排查方向；
其中，对视频接口进行模拟信号诊断，包括：
通过AD芯片对视频接口的模拟信号进行转换；
通过FPGA采集转换后的数据，并将采集的数据通过PCIe接口以DMA传输方式送至上位机，通过上位机对接收到的数据进行波形图描绘并显示，并标示出波形幅度作为诊断结果；
其中，对视频接口进行数字信号诊断，包括：
通过接口芯片将数字信号传递于FPGA以进行采集；
根据采集的信号通过FPGA依次进行视频接口信号时钟频率诊断、视频接口信号丢失和信号线序诊断、视频接口信号频率诊断、图像时序参数测量、图像采集显示、图像质量评价，以获得相应的诊断结果。
2.根据权利要求1所述的FPGA的视频接口诊断方法，其特征在于：
通过FPGA采集转换后的数据，并将采集的数据通过PCIe通信送至上位机，通过上位机对接收到的数据进行波形图描绘并显示，并标示出波形幅度，包括步骤：
通过FPGA采集转换后的数据并写入FPGA内部FIFO；
每当FIFO达到1KB字节时，将数据读出写入到FPGA的DDR缓存区域；
通过在DDR内部划分两个1MB的缓冲区以进行乒乓操作：当划分出的其中一个缓冲区内数据达到1MB时，将FIFO中的数据缓存到另一缓冲区，如此交替的进行缓存；
每当DDR内有一个缓冲区达到1MB时，通过FPGA产生PCIe中断到上位机；
当上位机收到中断后，从FPGA中读取数据长度，并根据数据长度设定阈值，启动DMA传输请求；
根据DMA传输请求，FPGA以WrPCAdd寄存器中的值作为向上位机写数据的起始地址，写入数据，直到写入数据长度达到设定阈值；
写入完成后，将FPGA的WrPCDone寄存器设置为‘1’，上位机读取到该寄存器的状态为‘1’后，得知传输完成，发起下一次的DMA传输请求，同时上位机根据数据绘制波形图并显示，并标示出波形幅度。
3.根据权利要求1所述的FPGA的视频接口诊断方法，其特征在于：对视频接口信号时钟频率诊断，包括：
使用系统时钟SysClk和接口输入时钟Pclk分别对计数器进行计数；其中，对SysClk的计数为SysClkCntA，对Pclk的计数为PclkCnt；
当SysClkCntA达到计数值A时，同时停止两个计数器，此时得到PclkCnt计数值为B：
若B为0，则诊断为Pclk输入丢失，以此作为信号时钟频率诊断结果；
若B不为零，则根据Pclk=SysClk*B/A计算得到Pclk的频率，以此作为信号时钟频率诊断结果。
4.根据权利要求3所述的FPGA的视频接口诊断方法，其特征在于：对视频接口信号丢失和信号线序的诊断，包括：
使用系统时钟SysClk对接口输入的HS、VS、DE信号上升沿分别进行计数，计数达到预定时长后：
若对应的计数值为零，则表明对应信号丢失，以此作为信号丢失诊断结果；
若计数值均不为零，则表明信号均未丢失，根据计数值大小对信号排序：最大为HS、其次为DE、最小为VS；
将排序和硬件接口的信号定义进行对比，获得信号线序的诊断结果；
对视频接口信号频率的诊断，包括：使用系统时钟SysClk对接口输入的HS、VS上升沿进行计数，计数达到预定时长后，将相应计数器的值乘以预设倍数以获得相应的HS、VS的频率，以此作为信号频率诊断结果。
5.根据权利要求4所述的FPGA的视频接口诊断方法，其特征在于：对图像时序参数测量，包括：
测量图像时序相关参数，根据相关参数形成时序，其中，测量图像时序相关参数，包括：
使用Pclk对一个周期内DE高低电平时间分别计数，以获得到每行有效像素数和每行消隐像素数；
通过对一个行周期内DE上升沿之前且HS为高的部分和DE下降沿之后且HS为高的部分进行计数，以获得到行后肩和行前肩；
对单个周期内HS低电平计数，以获得行同步宽度；
在VS为低电平的期间计数HS上升沿个数，在VS为高电平期间计数DE上升沿个数，以获得到场同步宽度以及有效行数；
在VS为高电平时，并在第一个DE有效前计数HS上升沿的个数和在最后一个DE有效后计数VS下降沿前HS的个数，得到场后肩和场前肩；
消隐行等于场同步宽度、场后肩、场前肩的和。
6.根据权利要求5所述的FPGA的视频接口诊断方法，其特征在于：对图像采集显示，包括：
在FPGA的DDR中开设预定个数的帧缓存区域，使采集视频接口的图像依次往各个帧缓存区域进行循环写入；
在时序参数测量完成以后，上位机读取FPGA相应寄存器的值以得到相应的时序参数；
根据上位机的DMA传输请求，使FPGA将读出的数据按离散DMA的方式向上位机的内存传输，一次DMA分成多次传输，一次DMA的总长度为1帧图像数据大小；
一帧图像传完后，上位机将图像予以显示，并启动下一次离散DMA传输请求。
7.根据权利要求6所述的FPGA的视频接口诊断方法，其特征在于：对图像质量评价，包括：
FPGA以DMA读出方式将参考图像的至少一帧，从上位机的内存读至FPGA的DDR缓存区域；
FPGA将输入图像写入 FPGA的DDR缓存区域；
利用峰值信噪比PSNR和模糊系数算法对图像质量进行评价：
峰值信噪比PSNR评价：通过FPGA对参考图像和输入图像对应像素点相减后平方，然后再进行累加运算，以获得对应评价结果；
模糊系数算法评价：使用FPGA内部RAM资源作为行缓存，将输入图像和参考图像分别形成3*3的滑动窗口分别与模板对应点相乘，并分别将相乘结果的绝对值进行累加，分别得到Sk和Dk，Sk跟Dk的比值即为模糊系数，获得的模糊系数为对应评价结果。
8.基于FPGA的视频接口诊断系统，用于实现如权利要求1~7中任意一项所述的基于FPGA的视频接口诊断方法，其特征在于，包括：
设于同一板卡的FPGA、多个接口芯片、多个AD芯片，以及与FPGA通过PCIe接口连接的上位机；接口芯片和AD芯片分别连接FPGA，接口芯片用于连接数字信号视频接口，AD芯片用于连接模拟信号视频接口。
9.根据权利要求8所述的基于FPGA的视频接口诊断系统，其特征在于，FPGA包括：AD数据采集单元，FIFO组，DDR单元，DMA单元，信号线序检测单元，图像采集单元，图像质量算法运算模块，时序参数测量单元，HS、VS频率测量单元，时钟频率测量单元，PCIe通信寄存器组。
10.根据权利要求9所述的基于FPGA的视频接口诊断系统，其特征在于：
AD数据采集单元、FIFO组、DDR单元、PCIe通信寄存器组、DMA单元，用于共同协作与上位机一起进行对视频接口进行模拟信号诊断；
时钟频率测量单元、PCIe通信寄存器组，用于共同协作与上位机一起进行视频接口信号时钟频率诊断；
信号线序检测单元、PCIe通信寄存器组，用于共同协作与上位机一起进行视频接口信号丢失和信号线序诊断；
信号线序检测单元，HS、VS频率测量单元，PCIe通信寄存器组，用于共同协作与上位机一起进行视频接口信号频率诊断；
信号线序检测单元、时序参数测量单元、PCIe通信寄存器组，用于共同协作与上位机一起进行图像时序参数测量；
信号线序检测单元、图像采集单元、FIFO组、DDR单元，DMA单元、PCIe通信寄存器组，用于共同协作与上位机一起进行图像采集显示；
信号线序检测单元、图像质量算法运算模块、FIFO组、DDR单元、DMA单元、PCIe通信寄存器组，用于共同协作与上位机一起进行图像质量评价。
CN202010623212.0A 2020-07-01 2020-07-01 基于fpga的视频接口诊断方法及系统 Active CN111757023B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010623212.0A CN111757023B (zh) 2020-07-01 2020-07-01 基于fpga的视频接口诊断方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010623212.0A CN111757023B (zh) 2020-07-01 2020-07-01 基于fpga的视频接口诊断方法及系统

Publications (2)

Publication Number Publication Date
CN111757023A true CN111757023A (zh) 2020-10-09
CN111757023B CN111757023B (zh) 2023-04-11

Family

ID=72680326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010623212.0A Active CN111757023B (zh) 2020-07-01 2020-07-01 基于fpga的视频接口诊断方法及系统

Country Status (1)

Country Link
CN (1) CN111757023B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112765057A (zh) * 2020-12-30 2021-05-07 京信网络系统股份有限公司 数据传输方法、pcie系统、设备及存储介质
CN112992023A (zh) * 2021-01-29 2021-06-18 苏州华兴源创科技股份有限公司 一种输入信号的自检方法和自检电路
CN114363717A (zh) * 2021-12-27 2022-04-15 康佳集团股份有限公司 超高清信号传输可靠性提高方法、装置、设备以及介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055142A1 (en) * 2004-09-27 2008-03-06 Stephen Deleu Electronic Filter Device for the Reception of TV Signals
WO2011052112A1 (ja) * 2009-10-29 2011-05-05 パナソニック株式会社 システムクロック監視装置およびモータ制御システム
CN103197231A (zh) * 2013-04-03 2013-07-10 湖南大学 用于模拟电路故障诊断和预测的fpga装置
CN103533367A (zh) * 2013-10-23 2014-01-22 传线网络科技（上海）有限公司 一种无参考视频质量评价方法及装置
CN103826072A (zh) * 2014-02-13 2014-05-28 北京科技大学 一种小型红外成像系统
CN105306154A (zh) * 2015-09-25 2016-02-03 中国船舶重工集团公司第七二六研究所 基于fpga的发射检测单元及其实现方法
CN105911454A (zh) * 2016-04-18 2016-08-31 西北核技术研究所 一种模块化数字集成电路辐射效应在线测试系统及测试方法
CN106126380A (zh) * 2016-06-21 2016-11-16 福州瑞芯微电子股份有限公司 一种基于fpga的lvds接口测试方法及系统
US20170163409A1 (en) * 2015-12-08 2017-06-08 Fujitsu Limited Phase synchronization circuit and phase synchronization method
CN107505567A (zh) * 2017-10-11 2017-12-22 李贺满 一种电子线路板高速信号检测装置
CN110261761A (zh) * 2019-06-06 2019-09-20 福建星网智慧科技股份有限公司 一种基于fpga电气信号检测的主板自检装置及方法
CN110853588A (zh) * 2019-10-23 2020-02-28 西安万像电子科技有限公司 数据处理方法及装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055142A1 (en) * 2004-09-27 2008-03-06 Stephen Deleu Electronic Filter Device for the Reception of TV Signals
WO2011052112A1 (ja) * 2009-10-29 2011-05-05 パナソニック株式会社 システムクロック監視装置およびモータ制御システム
CN103197231A (zh) * 2013-04-03 2013-07-10 湖南大学 用于模拟电路故障诊断和预测的fpga装置
CN103533367A (zh) * 2013-10-23 2014-01-22 传线网络科技（上海）有限公司 一种无参考视频质量评价方法及装置
CN103826072A (zh) * 2014-02-13 2014-05-28 北京科技大学 一种小型红外成像系统
CN105306154A (zh) * 2015-09-25 2016-02-03 中国船舶重工集团公司第七二六研究所 基于fpga的发射检测单元及其实现方法
US20170163409A1 (en) * 2015-12-08 2017-06-08 Fujitsu Limited Phase synchronization circuit and phase synchronization method
CN105911454A (zh) * 2016-04-18 2016-08-31 西北核技术研究所 一种模块化数字集成电路辐射效应在线测试系统及测试方法
CN106126380A (zh) * 2016-06-21 2016-11-16 福州瑞芯微电子股份有限公司 一种基于fpga的lvds接口测试方法及系统
CN107505567A (zh) * 2017-10-11 2017-12-22 李贺满 一种电子线路板高速信号检测装置
CN110261761A (zh) * 2019-06-06 2019-09-20 福建星网智慧科技股份有限公司 一种基于fpga电气信号检测的主板自检装置及方法
CN110853588A (zh) * 2019-10-23 2020-02-28 西安万像电子科技有限公司 数据处理方法及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112765057A (zh) * 2020-12-30 2021-05-07 京信网络系统股份有限公司 数据传输方法、pcie系统、设备及存储介质
CN112765057B (zh) * 2020-12-30 2024-04-30 京信网络系统股份有限公司 数据传输方法、pcie系统、设备及存储介质
CN112992023A (zh) * 2021-01-29 2021-06-18 苏州华兴源创科技股份有限公司 一种输入信号的自检方法和自检电路
CN114363717A (zh) * 2021-12-27 2022-04-15 康佳集团股份有限公司 超高清信号传输可靠性提高方法、装置、设备以及介质

Also Published As

Publication number Publication date
CN111757023B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN111757023B (zh) 基于fpga的视频接口诊断方法及系统
CN100570373C (zh) 一种极高波形捕获率数字存储示波器
CN100581475C (zh) 一种医用x射线ccd型数字摄像机
JP5001350B2 (ja) データ・アクイジション装置及び方法
CN109725185B (zh) 一种实现波形快速捕获的示波器及其运行方法
CN112634801B (zh) 一种片内逻辑分析仪及芯片调试方法
CN109068132B (zh) 一种vbo显示接口的测试方法、装置、设备和存储介质
US8817109B1 (en) Techniques for capturing and generating a DVI signal
WO2019037424A1 (zh) 一种频谱三维显示装置、方法及计算机可读存储介质
US20110199285A1 (en) Method and apparatus for waveform compression and display
CN101404732B (zh) 数字图像采集系统
CN200989936Y (zh) 一种逻辑分析仪
CN106713858A (zh) 基于CameraLink协议的视频图像显示方法、装置及系统
CN109660746B (zh) 一种mipi信号距离传输装置及方法
CN102944301A (zh) 基于变距分段法的超声信号数字式峰值检测方法及系统
CN109831666A (zh) 一种数字视频信号传输质量的检测方法
CN110716530A (zh) 一种dcs响应时间测试装置及方法
CN112992023A (zh) 一种输入信号的自检方法和自检电路
CN111010524A (zh) 一种vga视频信号截屏装置及截屏方法
CN111398648B (zh) 实现用户界面和波形合并的方法及示波器
CN104469350B (zh) 一种检测视频源产生的ttl视频信号的方法
CN113923381B (zh) 一种可实现多种视频接口切换器及其测量方法
CN214101608U (zh) 一种用于视频板卡的测试系统
CN104717445A (zh) 多视频格式向bt.656协议ntsc制式视频的自动转换方法
CN103686043B (zh) 对视频进行反交错的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant