CN103187953A - 控制或侦测工作周期的电路、工作周期调整单元 - Google Patents

控制或侦测工作周期的电路、工作周期调整单元 Download PDF

Info

Publication number
CN103187953A
CN103187953A CN2012104439593A CN201210443959A CN103187953A CN 103187953 A CN103187953 A CN 103187953A CN 2012104439593 A CN2012104439593 A CN 2012104439593A CN 201210443959 A CN201210443959 A CN 201210443959A CN 103187953 A CN103187953 A CN 103187953A
Authority
CN
China
Prior art keywords
transistor
coupled
type
control
work period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104439593A
Other languages
English (en)
Other versions
CN103187953B (zh
Inventor
马炎涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103187953A publication Critical patent/CN103187953A/zh
Application granted granted Critical
Publication of CN103187953B publication Critical patent/CN103187953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种工作周期控制电路，用以将目标频率信号的工作周期调整至所须值，包含：第一工作周期调整单元，用以接收第一工作周期控制信号以调整输入频率信号的工作周期来产生第一输出频率信号，以作为该目标频率信号；以及工作周期侦测模块，用以根据该第一输出频率信号产生该第一工作周期控制信号。

Description

控制或侦测工作周期的电路、工作周期调整单元
技术领域
本发明涉及一种一工作周期控制电路、一工作周期调整单元以及一工作周期侦测电路，特别有关一种可使用多于一个工作周期调整单元以提供具有精确工作周期的工作周期控制电路、此工作周期控制电路使用的工作周期调整单元以及一工作周期侦测电路。
背景技术
由于现代电子装置对于速度的需求大幅上升，DCC(duty cycle controlling)的效能也亦发的被重视。然而，传统的DCC电路通常会具有一些问题。举例来说，此类电路具有较高的电能消耗、较大的PSS (Power Supply Sensitivity,电能供应敏感度)、DCD(Duty Cycle Distortion、工作周期失真)精准度会随着温度体积压力变化等因素、以及较长的频率传送路径延迟。此外，此类电路具有较大的电路面积，较慢的锁定时间以及较慢的工作周期计算的反应/追踪时间。此外，也需考虑工作周期校正精准度以及频率范围之间的取舍。而且，此类电路的精准度，也受限在其本身的工作周期调整器中的正反器的NMOS(N型金氧半导体晶体管)以及PMOS(P型金氧半导体晶体管)的尺寸比(P/Nratio)。
发明内容
本发明的一个目的为提供具有较小电路面积、较精确工作周期控制以及较快锁定时间的一周期控制电路。
本发明的一实施例公开了一种工作周期控制电路，用以将目标频率信号的工作周期调整至所须值，包含：第一工作周期调整单元，用以接收第一工作周期控制信号以调整输入频率信号的工作周期来产生第一输出频率信号，以作为该目标频率信号；以及工作周期侦测模块，用以根据该第一输出频率信号产生该第一工作周期控制信号。
本发明的另一实施例揭露了一种工作周期调整单元，包含：第一反相器，用以输出一第一控制信号；第二反相器，用以输出第二控制信号；第一类型二晶体管，具有耦接至第一预定电压位准的第一端、用以接收该第一控制信号的控制端，且具有第二端；第二类型二晶体管，具有耦接至该第一预定电压位准的第一端、用以接收偏压电压的控制端，且具有第二端；第一类型一晶体管，具有控制端用以接收该第二控制信号，具有第一端，并具有耦接至第二预定电压位准的第二端；第二类型一晶体管，具有用以接收该偏压电压的一控制端，具有第一端，并具有耦接至该第二预定电压位准的第二端；以及CMOS，具有接收输入频率信号的控制端，并具有输出端来根据该偏压电压、该第一控制信号、该第二控制信号以及该输入频率信号来输出输出频率信号，其中该CMOS具有耦接至该第一类型二晶体管以及该第二类型二晶体管的该多个第二端的第一端，并具有耦接至该第一类型一晶体管以及该第二类型一晶体管的该多个第一端的第二端。
本发明的另一实施例揭露了一种工作周期侦测电路，用以根据第一频率信号以及第二频率信号的工作周期产生输出电压，包含：工作周期差异侦测模块，用以根据该目标差动频率信号间的工作周期差异产生侦测电流；以及电压产生模块，用以根据该多个侦测电流产生该多个输出电压。
根据前述的实施例，根据本发明的工作周期调整电路可包含下列优点：10%至90%的工作周期调整范围，前向路径(forward path)的降低，特别低的电能消耗强度、较高的精准度、较快的初始化速度以及较小的电路区域。
附图说明
图1和图2绘示了根据本发明的不同实施例的工作周期控制电路的方块图。
图3绘示了根据本发明一实施例的，图1中的工作周期调整单元的详细电路的电路图。
图4绘示了根据本发明一实施例的，图2中的工作周期调整单元的详细电路的电路图。
图5绘示了根据本发明一实施例的，第1、2图中的工作周期侦测模块的方块图。
图6绘示了根据本发明一实施例的，图5中的工作周期差异侦测模块的详细电路的电路图。
图7绘示了根据本发明一实施例的，图5中的控制电压产生模块的详细电路的电路图。
其中，附图标记说明如下：
101、201工作周期调整单元
103单一/差动转换模块
105工作周期侦测模块
100、200工作周期控制电路
501工作周期侦测模块
503控制电压产生模块
CM CMOS
P1第一PMOSFET
P2第二PMOSFET
P3第三PMOSFET
P4第四PMOSFET
P5第五PMOSFET
P6第六PMOSFET
P7第七PMOSFET
P8第八PMOSFET
N1第一NMOSFET
N2第二NMOSFET
N3第三NMOSFET
N4第四NMOSFET
N5第五NMOSFET
N6第六NMOSFET
IV1第一反相器
IV2第二反相器
LU1、LU2逻辑单元
IS1第一电流源
IS2第二电流源
IS3第三电流源
具体实施方式
在说明书及前面的权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及前面的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及前面的权利要求当中所提及的「包含」是一开放式的用语，故应解释成「包含但不限定于」。
图1和图2绘示了根据本发明不同实施例的工作周期控制电路100的方块图。在此实施例中，工作周期控制电路100用以调整输入频率信号CLKin的工作周期，以形成第一输出频率信号CLK1。如图1所示，DCC (Duty CycleControl，周期控制)100包含一工作周期调整单元101、一单一/差动转换模块103以及一工作周期侦测模块105。工作周期调整单元101接收一第一周期控制信号CS1以调整输入频率信号CLKin以产生第一输出频率信号CLK1。单一/差动转换模块103根据第一周期控制信号CLK1产生一差动频率信号对TCK、TCKF。工作周期侦测模块105根据差动频率信号对TCK、TCKF产生第一周期控制信号CS1。工作周期调整单元101可另接收辅助控制信号ACS1、ACS2，其可用以控制输入频率信号CLKin的调整动作。
图2中的实施例揭露了一工作周期控制电路200，其也包含了工作周期调整单元101、一单一/差动转换模块103以及一工作周期侦测模块105。此外，工作周期控制电路200更包含了位于工作周期调整单元101以及单一/差动转换模块103之间的工作周期调整单元201。工作周期调整单元201接收一第二周期控制信号CS2以调整第一输出频率信号CLK1以产生第二目标输出频率信号CLK2。然后，单一/差动转换模块103根据输出频率信号CLK2产生差动频率信号对TCK、TCKF，且工作周期侦测模块105根据差动频率信号对TCK、TCKF产生第二周期控制信号CS2。在图2的实施例中，所能修正的差动频率信号对TCK、TCKF的工作周期所须值与输入频率信号CLKin的工作周期间的可校正范围要比图1的实施例来得大。请留意，以下的实施例是使用图2中的实施例做为例子，也就是工作周期调整单元的数量为2。然而，这并不表示工作周期调整单元的数量须为1或2。工作周期调整单元的数量可为2以上的任何数字，取决在输入频率信号CLKin工作周期所能调整的最大范围。也请留意，图1和图2中的实施例均包含了单一/差动转换模块103，因此工作周期侦测模块105对应一差动输入。然而，工作周期侦测模块105也可对应一单一输入，此情况下单一/差动转换模块103可自图1和图2的实施例中被移除。
图3绘示了根据本发明一实施例的，图1中的工作周期调整单元的详细电路的电路图。如图1所示，工作周期调整单元101包含：一第一反相器IV1、一第二反相器IV2、一第一PMOSFET P1(P型金氧半场效晶体管，P型Metal-Oxide-Semiconductor Field-Effect Transistor)、一第二PMOSFET P2、一第一NMOSFET N1、一第二NMOSFET N2以及一CMOS CM(ComplementaryMetal-Oxide Semiconductor、互补金属氧化半导体)。请留意PMOSFET在此发明中也称为类型二晶体管，而NMOSFET在此发明中也称为类型一晶体管。第一反相器IV1以及第二反相器IV2分别根据辅助控制信号ACS1以及ACS2输出第一控制信号S1以及第二控制信号S2至第一PMOSFET P1以及第一NMOSFET N1。辅助控制信号ACS1以及ACS2为较弱辅助元件(例如P1、N2)的控制信号，其可避免额外的工作周期输入信号在较初始化周期内的初始化动作时失真。第一PMOSFET P1具有耦接至一第一预定电压位准Vcc的一源极端、接收第一控制信号S1的一闸极端。第二PMOSFET P2具有耦接至该第一预定电压位准Vcc的源极端、接收第一闸极控制信号CS1的一闸极端。第一闸极控制信号CS1用以提供一偏压电压至第二PMOSFET P2以及第二NMOSFETN2。CMOS CM的输出可在上升端或下降端被调整，取决于被提供至第二PMOSFET P2以及第二NMOSFET N2的偏压电压。第一NMOSFET N1具有用以接收该第二控制信号S2的一闸极端，并具有耦接至地电压位准GND(也就是第二预定电压位准)的一源极端。第二NMOSFET N2具有用以接收第一周期控制信号CS1的一闸极端，并具有耦接至地电压位准GND的一源极端。CMOSCM具有接收一输入频率信号CLKin的一控制端，并具有一输出端来输出该第一输出频率信号CLK1。且CMOS CM具有耦接至第一PMOSFET P1以及该第二PMOSFET P2的汲极端的一第一端，并具有耦接至第一NMOSFET N1以及该第二NMOSFET N2的汲极端的一第二端。如图2所示，第一输出频率信号CLK1是根据控制信号ACS1、ACS2以及第一周期控制信号CS1来产生。也就是，CMOS CM根据控制信号ACS1、ACS2以及第一周期控制信号CS1调整第一输出频率信号CLK1的工作周期以产生第一输出频率信号CLK1。通过这样的结构，工作周期调整动作的分辨率可不受限。
图4绘示了根据本发明一实施例的，图2中的工作周期调整单元101、201的详细电路的电路图。工作周期调整单元101与图1中的电路相同。周期调整单元201也包含第一反相器IV1、第二反相器IV2、第一PMOSFET P1、第二PMOSFET P2、第一NMOSFET N1、第二NMOSFET N2、以及CMOS CM。工作周期调整单元101、201可为串联式结构。此外，工作周期调整单元101、201的差别为：工作周期调整单元201中的CMOS CM接收第一输出频率信号CLK1来产生第二输出频率信号CLK2而不是接收输入频率信号CLKin来产生第一输出频率信号CLK1。而且，第二PMOSFET P2以及第二NMOSFET N2接收第二周期控制信号CS2而不是第一周期控制信号CS1。
图5绘示了根据本发明一实施例的，第1、2图中的工作周期侦测模块的方块图。如图5所示，工作周期侦测模块105包含工作周期差异侦测模块501以及控制电压产生模块503。工作周期差异侦测模块501用以根据该差动频率信号TCK、TCKF间的工作周期差异产生侦测电流DI1、DI2。控制电压产生模块503用以根据侦测电流DI1、DI2产生控制电压(也就是第一周期控制信号CS1以及第二周期控制信号CS2)。在一实施例中，工作周期侦测模块501的电路须确定差动频率信号TCK、TCKF的上升缘和下降缘的触发点为平衡且均衡的。此外，在一实施例中，控制电压产生模块503包含平衡电流镜，用以根据侦测电流DI1、DI2产生控制电压。
图6绘示了根据本发明一实施例的，图5中的工作周期差异侦测模块501的详细电路的电路图。如图6所示，工作周期差异侦测模块501包含了：第一/第二/第三/第四PMOSFET P1-P4、第一/第二/第三/第四NMOSFET N1-N4。第一PMOSFET P1具有耦接VCC的一源极端，并具有耦接至源极端的一闸极端。第二PMOSFET P2具有耦接至第一PMOSFET P1的汲极端的一源极端。第三PMOSFET P3具有耦接至VCC的一源极端，并具有耦接其汲极端的一闸极端。第四PMOSFET P4具有耦接至第三PMOSFET的汲极端的一源极端。
第一NMOSFET N1具有耦接至第一PMOSFET P1的源极端以及第二PMOSFET P2的源极端的一汲极端，具有接收频率信号TCK的一闸极端，并具有耦接至该第二PMOSFET P2的汲极端的一源极端。第二NMOSFET N2具有耦接至第三PMOSFET P3的汲极端以及该第四PMOSFET P4的源极端的一汲极端，具有接收差动频率信号TCK的一闸极端，并具有耦接至第四PMOSFET P4的该汲极端的一源极端。一第一反相器，具有耦接至该第一NMOSFET N1以及该第四PMOSFET P4的该多个闸极端的一输入端，并具有耦接至该第二PMOSFET P2以及该第二NMOSFET N2的该多个闸极端的一输出端。第一反相器IV1具有耦接至该第一NMOSFET N1以及该第四PMOSFET P4的闸极端的一输入端，并具有耦接至该第二PMOSFET P2以及该第二NMOSFET N2的闸极端的一输出端。第二反相器IV2，具有耦接至第一反相器IV1的输出端的一输入端，并具有耦接至第一反相器IV1的输入端的一输出端。在此实施例中，P1、P3为成对的元件。同样的，P2和P4、N1和N2、IV1和IV2也分别为成对的元件。
第三NMOSFET N3具有耦接至该第一NMOSFET N1以及第二NMOSFETN2的该多个源极端的一汲极端。第四NMOSFET N4具有耦接至第三NMOSFET N3的源极端的一汲极端，具有接收一致能信号EN的一闸极端，用以开启或关闭工作周期侦测模块501，且具有一源极端。在此实施例中，致能信号EN通过逻辑单元LU1、LU2而产生。LU1为一反相器，接收电能下降信号PWD。LU2为一NOR闸，接收一反相电能下降信号PWDF以及一反相致能信号EnF以产生致能信号EN。工作周期差异侦测模块501在第一PMOSFET P1以及第二PMOSFET P2之闸极端输出侦测电流DI1以及DI2。
图7绘示了根据本发明一实施例的，图5中的控制电压产生模块503详细电路的电路图。如图7所示，控制电压产生模块503包含第一至第八PMOSFETsP1-P8、第一至第六NMOSFETs N1-N6。第三/第四PMOFETs P3、P4以及第一至第三NMOSFETs N1至N3形成一电流镜。同样的，第五/第六PMOSFETs以及第四至第六NMOSFETs N4至N6形成一电流镜。
第一PMOSFET P1以及第二PMOSFET P2均具有连耦接至一第一预定电压位准VCC的一源极端，并具有接收致能信号EN的一闸极端。第三PMOSFETP3具有耦接至该第一预定电压位准VCC的一源极端，具有耦接至该第一PMOSFET P1的汲极端并接收第二侦测电流DI2的一闸极端。
第四PMOSFET P4，具有耦接至第一预定电压位准Vcc的一源极端，具有耦接至第二PMOSFET P2的汲极端并接收第一侦测电流DI1的一闸极端。第五PMOSFET P5具有耦接至第一预定电压位准VCC的一源极端，具有耦接至第一PMOSFET的汲极端并接收第二侦测电流DI2的一闸极端。第六PMOSFETP6具有耦接至第一预定电压位准VCC的一源极端，具有耦接至第二PMOSFETP2的汲极端并接收第一侦测电流DI1的一闸极端。第七PMOSFET P7以及第七PMOSFET P8均具有耦接至一第二预定电压位准V1的汲极端，具有接收致能信号EN的闸极端。第七PMOSFET P7的汲极端耦接至第五PMOSFET P5的汲极端。第八PMOSFET P8的汲极端耦接至第四PMOSFET P4的汲极端。
第一NMOSFET N1以及第二NMOSFET N2均具有耦接至第三PMOSFET的一汲极端的一汲极端，并具有耦接至一第三预定电压位准(此例中为地电压位准)的一源极端。第一NMOSFET N1的闸极端接收信号ENF，其为致能信号EN的反相信号。此外，第二NMOSFET N2的汲极端耦接其本身的闸极端。第三NMOSFET N3具有耦接至第二NMOSFET的该闸极端的一闸极端，并具有耦接至该第三预定电压位准GND的一源极端，并具有一汲极端。第四NMOSFET N4具有耦接至第五NMOSFET的闸极端的一汲极端并具有耦接至第三预定电压位准GND的一源极端。第五NMOSFET N5以及第六NMOSFETN6的结构与第一NMOSFET N1以及第二NMOSFET N2的结构类似，因此在此不再赘述。此外，第七NMOSFET P7以及第八PMOSFET P8的结构与第一PMOSFET P1以及第二PMOSFET P2的结构类似，但请留意第七NMOSFET P7以及第八PMOSFET P8的源极端耦接第二预定电压位准V1而不是第一预定电压位准VCC。控制电压产生模块503在第五PMOSFET P5以及第四PMOSFETP4的汲极端输出控制电压(即控制信号CS1、CS2)。
底下将描述图6和图7所述的电路的好处。在第6图中，假设第一NMOSFET N1的通道宽度为WL，并假设第二NMOSFET N2的通道宽度为WH。并假设第一电流源IS1所提供的电流为iL且第二电流源IS2所提供的电流为iH。此外，在图7中，K为电流镜的晶体管(P3-P6)与P1或P3的尺寸比。假设第三和第四P型金氧半导体晶体管的K值为KL，且第五和第六P型金氧半导体晶体管的K值为KH。
控制信号CS1和CS2的电压值可由下列公式(1)和(2)计算而得。
输出频率信号TCK、TCKF的高/低脉冲宽度比tH/L正比于
Figure BDA00002373773400091
VCS1∝∫(KH·iL-KH·iH)·dt=∫KH·(iL-iH)·dt∝∫KH·(WL·tL-WH·tH)·dt 公式(1)
VCS2∝∫(KL·iH-KL·iL)·dt=∫KL·(iH-iL)·dt∝∫KL·(WH·tH-WL·tL)·dt 公式(2)
因此，图6和图7中的电路能具有对称的H/L周期感测。
此外，若WL和WH假设为W且忽略积分符号，可得到下列公式(3)和(4)。
VCS1∝KH·(WL·tL-WH·tH)=KH·W·(tL-tH)=K'H·ΔtL-H     公式(3)
VCS2∝KL·(WH·tH-WL·tL)=KL·W·(tH-tL)=-K'L·ΔtL-H    公式(4)
因此，图6和图7所示的电路可具有线性的时间对电压关系。
此外，工作周期失真因此可得到下列公式(5)和(6)。
VCS1∝K'H·ΔtL-H=2K'H·ΔDCD        公式(5)
VCS2∝-K'L·ΔtL-H=-2K'L·ΔLDCD     公式(6)
因此，根据前述公式(1)至(6)图6和图7中的周期侦测敏感度可由三个参数决定：KH、KH以及W。
通过交换P4和P5的位置，可让输出信号的工作周期有稳定的偏移。根据前述实施例，”输出为高准位的时间”(也就是频率信号为高准位的时间)可由下列三个因素来决定：图3中的PMOSFET、NMOSFET的尺寸大小；参数WH、WL；图7中的第四PMOSFET P4以及第五PMOSFET P5的大小差异。藉此可得到公式(7)和公式(8)。
因此，若KL·WL·tL-KH·WH·tH=0，则输出信号的工作周期有稳定的偏移。
根据前述的实施例，根据本发明的工作周期调整电路可包含下列优点：10%至90%的工作周期调整范围，前向路径(forward path)的降低，特别低的电能消耗强度、较高的精准度、较快的初始化速度以及较小的电路区域。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种工作周期控制电路，用以将目标频率信号的工作周期调整至所须值，包含：
第一工作周期调整单元，用以接收第一工作周期控制信号以调整输入频率信号的工作周期来产生第一输出频率信号，以作为该目标频率信号；以及
工作周期侦测模块，用以根据该第一输出频率信号产生该第一工作周期控制信号。
2.如权利要求1所述的工作周期控制电路，更包含：
单一/差动转换模块，用以根据该第一输出信号产生目标差动频率信号来作为该目标频率信号。
3.如权利要求1所述的工作周期控制电路，更包含：
第二工作周期调整单元，用以接收第二工作周期控制信号以调整该第一输出频率信号的工作周期来产生第二输出频率信号，以作为该目标频率信号；其中该工作周期侦测模块更依据该第二输出频率信号产生该第二工作周期控制信号。
4.如权利要求1所述的工作周期控制电路，除了该第一工作周期调整单元外，更包含额外工作周期调整单元，其中该工作周期侦测模块更依据来自该额外工作周期调整单元的输出产生该第一工作周期控制信号之外的其它工作周期控制信号；其中该多个额外工作周期调整单元的数量取决于该输入频率信号的该工作周期以及该所须值的差异。
5.如权利要求1所述的工作周期控制电路，其中该第一工作周期调整单元包含：
第一反相器，用以输出第一控制信号；
第二反相器，用以输出第二控制信号；
第一类型二晶体管，具有耦接至第一预定电压位准的第一端、用以接收该第一控制信号的一控制端，且具有第二端；
第二类型二晶体管，具有耦接至该第一预定电压位准的第一端、用以接收该第一周期控制信号的控制端，且具有第二端；
第一类型一晶体管，具有一控制端，用以接收该第二控制信号，具有第一端，并具有耦接至第二预定电压位准的第二端；
第二类型一晶体管，具有用以接收该第一周期控制信号的控制端，具有第一端，并具有耦接至该第二预定电压位准的第二端；以及
CMOS，具有接收输入频率信号的控制端，并具有输出端来根据该第一周期控制信号、该第一控制信号、该第二控制信号以及该输入频率信号来输出该第一输出频率信号，其中该CMOS具有耦接至该第一类型二晶体管以及该第二类型二晶体管的该多个第二端的第一端，并具有耦接至该第一类型一晶体管以及该第二类型一晶体管的该多个第一端的第二端。
6.如权利要求5所述的工作周期控制电路，其中该第一反相器位在该第三预定电压位准以及该第二预定电压位准之间，且该第二反相器位在该第一预定电压位准以及该第三预定电压位准之间。
7.如权利要求5所述的工作周期控制电路，其中该第一反相器接收辅助信号以产生该第一控制信号，且该第二反相器接收该辅助信号的反相信号以产生该第二控制信号。
8.如权利要求2所述的工作周期控制电路，其中该工作周期侦测模块包含：
工作周期差异侦测模块，用以根据该目标差动频率信号间的工作周期差异产生侦测电流；以及
电压产生模块，用以根据该多个侦测电流产生该第一周期控制信号以及该第二周期控制信号。
9.如权利要求8所述的工作周期控制电路，该工作周期侦测模块的该电路须确定该目标差动频率信号的上升缘和下降缘的触发点为平衡且均衡的。
10.如权利要求8所述的工作周期控制电路，其中该电压产生模块包含平衡电流镜，用以根据该多个侦测电流产生该第一周期控制信号以及该第二周期控制信号。
11.如权利要求8所述的工作周期控制电路，其中该工作周期差异侦测模块包含：
第一类型二晶体管，具有第一端以及第二端，并具有耦接至该第二端的控制端；
第二类型二晶体管，具有耦接至该第一类型二晶体管的该第二端的第一端，并具有控制端以及第二端；
第三类型二晶体管，具有第一端以及第二端，并具有耦接至该第三类型二晶体管的该第二端的控制端；
第四类型二晶体管，具有耦接至该第三类型二晶体管的该第二端的第一端，并具有控制端以及第二端；
第一类型一晶体管，具有耦接至该第一类型二晶体管的该第二端以及该第二类型二晶体管的该第一端的第一端，具有接收该目标差动频率信号的控制端，并具有耦接至该第二类型二晶体管的该第二端的第二端；
第二类型一晶体管，具有耦接至该第三类型二晶体管的该第二端以及该第四类型二晶体管的该第一端的第一端，具有接收该目标差动频率信号的控制端，并具有耦接至该第四类型二晶体管的该第二端的第二端；
第一反相器，具有耦接至该第一类型一晶体管以及该第四类型二晶体管的该多个控制端的输入端，并具有耦接至该第二类型二晶体管以及该第二类型一晶体管的该多个控制端的输出端；
第二反相器，具有耦接至该第一反相器的该输出端的输入端，并具有耦接至该第一反相器的该输入端的输出端；
第三类型一晶体管，具有耦接至该第一类型一晶体管以及该第二类型一晶体管的该多个第二端的第一端；以及
第四类型一晶体管，具有耦接至该第三类型一晶体管的该第二端的第一端，具有接收致能信号的控制端，用以开启或关闭该工作周期侦测模块，且具有第二端；
其中该工作周期侦测模块在该第一类型二晶体管以及该第二类型二晶体管的该多个控制端输出该多个侦测电流。
12.如权利要求8所述的工作周期控制电路，其中该多个侦测电流包含第一侦测电流以及第二侦测电流，其中该工作周期侦测模块接收致能信号以开启或关闭该工作周期侦测模块，其中该电压产生模块包含：
第一类型二晶体管，具有耦接至第一预定电压位准的第一端，具有接收该致能信号的控制端，并具有第二端；
第二类型二晶体管，具有耦接至该第一预定电压位准的第一端，具有接收该致能信号的一控制端，并具有第二端；
第三类型二晶体管，具有耦接至该第一预定电压位准的第一端，具有耦接至该第一类型二晶体管的该第二端并接收该第二侦测电流的控制端，并具有第二端；
第四类型二晶体管，具有耦接至该第一预定电压位准的第一端，具有耦接至该第二类型二晶体管的该第二端并接收该第一侦测电流的控制端，并具有第二端；
第五类型二晶体管，具有耦接至该第一预定电压位准的第一端，具有耦接至该第一类型二晶体管的该第二端并接收该第二侦测电流的控制端，并具有第二端；
第六类型二晶体管，具有耦接至该第一预定电压位准的第一端，具有耦接至该第二类型二晶体管的该第二端并接收该第一侦测电流的控制端，并具有第二端；
第七类型二晶体管，具有耦接至第二预定电压位准的第一端，具有接收该致能信号的控制端，并具有耦接至该第五类型二晶体管的该第二端的第二端；
第八类型二晶体管，具有耦接至该第二预定电压位准的第一端，具有接收该致能信号的控制端，并具有耦接至该第四类型二晶体管的该第二端的第二端；
第一类型一晶体管，具有耦接至该第三类型二晶体管的第二端的第一端，具有接收该致能信号的反相信号的控制端，并具有耦接至第三预定电压位准的第二端；
第二类型一晶体管，具有耦接至该第一类型一晶体管的该第一端的第一端，具有耦接至该第一类型一晶体管和该第二类型一晶体管的该多个第一端的控制端，并具有耦接至该第三预定电压准位的第二端；
第三类型一晶体管，具有耦接至该第二类型一晶体管的该控制端的控制端，并具有耦接至该第三预定电压位准的第二端；
第四类型一晶体管，具有第一端以及控制端，并具有耦接至该第三预定电压位准的第二端；
第五类型一晶体管，具有耦接至该第六类型二晶体管的该第二端的第一端，具有耦接至该第五类型一晶体管的该第一端以及该第四类型一晶体管的该控制端的控制端，并具有耦接至该第三预定电压位准的第二端；以及
第六类型一晶体管，具有耦接至该第五类型一晶体管的该第一端的第一端，具有接收该致能信号的该反相信号的控制端，并具有耦接至该第三预定电压位准的第二端；
其中该电压产生模块在该第五类型二晶体管以及该第四类型二晶体管的该多个第二端输出该第一周期控制信号以及该第二周期控制信号。
13.一工作周期调整单元，包含：
一第一反相器，用以输出一第一控制信号；
一第二反相器，用以输出一第二控制信号；
一第一类型二晶体管，具有耦接至一第一预定电压位准的一第一端、用以接收该第一控制信号的一控制端，且具有一第二端；
一第二类型二晶体管，具有耦接至该第一预定电压位准的一第一端、用以接收一偏压电压的一控制端，且具有一第二端；
一第一类型一晶体管，具有一控制端用以接收该第二控制信号，具有一第一端，并具有耦接至一第二预定电压位准的一第二端；
一第二类型一晶体管，具有用以接收该偏压电压的一控制端，具有一第一端，并具有耦接至该第二预定电压位准的一第二端；以及
一CMOS，具有接收一输入频率信号的一控制端，并具有一输出端来根据该偏压电压、该第一控制信号、该第二控制信号以及该输入频率信号来输出一输出频率信号，其中该CMOS具有耦接至该第一类型二晶体管以及该第二类型二晶体管的该多个第二端的一第一端，并具有耦接至该第一类型一晶体管以及该第二类型一晶体管的该多个第一端的一第二端。
14.如权利要求13所述的工作周期控制电路，其中该第一反相器位在该第三预定电压位准以及该第二预定电压位准之间，且该第二反相器位在该第一预定电压位准以及该第三预定电压位准之间。
15.如权利要求13所述的工作周期控制电路，其中该第一反相器接收一辅助信号以产生该第一控制信号，且该第二反相器接收该辅助信号的反相信号以产生该第二控制信号。
16.一种工作周期侦测电路，用以根据一第一频率信号以及一第二频率信号的工作周期产生输出电压，包含：
一工作周期差异侦测模块，用以根据该目标差动频率信号间的工作周期差异产生侦测电流；以及
一电压产生模块，用以根据该多个侦测电流产生该多个输出电压。
17.如权利要求16所述的工作周期侦测电路，该工作周期侦测模块的该电路须确定该目标差动频率信号的上升缘和下降缘的触发点为平衡且均衡的。
18.如权利要求16所述的工作周期侦测电路，其中该电压产生模块包含平衡电流镜，用以根据该多个侦测电流产生该多个输出电压。
19.如权利要求16所述的工作周期侦测电路，其中该工作周期差异侦测模块包含：
一第一类型二晶体管，具有一第一端以及一第二端，并具有耦接至该第二端的一控制端；
一第二类型二晶体管，具有耦接至该第一类型二晶体管的该第二端的一第一端，并具有一控制端以及一第二端；
一第三类型二晶体管，具有一第一端以及一第二端，并具有耦接至该第三类型二晶体管的该第二端的一控制端；
一第四类型二晶体管，具有耦接至该第三类型二晶体管的该第二端的一第一端，并具有一控制端以及一第二端；
一第一类型一晶体管，具有耦接至该第一类型二晶体管的该第二端以及该第二类型二晶体管的该第一端的一第一端，具有接收该目标差动频率信号的一控制端，并具有耦接至该第二类型二晶体管的该第二端的一第二端；
一第二类型一晶体管，具有耦接至该第三类型二晶体管的该第二端以及该第四类型二晶体管的该第一端的一第一端，具有接收该目标差动频率信号的一控制端，并具有耦接至该第四类型二晶体管的该第二端的一第二端；
一第一反相器，具有耦接至该第一类型一晶体管以及该第四类型二晶体管的该多个控制端的一输入端，并具有耦接至该第二类型二晶体管以及该第二类型一晶体管的该多个控制端的一输出端；
一第二反相器，具有耦接至该第一反相器的该输出端的一输入端，并具有耦接至该第一反相器的该输入端的一输出端；
一第三类型一晶体管，具有耦接至该第一类型二晶体管以及该第二类型一晶体管的该多个第二端的一第一端；以及
一第四类型一晶体管，具有耦接至该第三类型一晶体管的该第二端的一第一端，具有接收一致能信号的一控制端，用以开启或关闭该工作周期侦测模块，且具有一第二端；
其中该工作周期侦测模块在该第一类型二晶体管以及该第二类型二晶体管的该多个控制端输出该多个侦测电流。
20.如权利要求16所述的工作周期侦测电路，其中该多个侦测电流包含一第一侦测电流以及一第二侦测电流，其中该工作周期侦测模块接收一致能信号以开启或关闭该工作周期侦测模块，其中该电压产生模块包含：
一第一类型二晶体管，具有耦接至一第一预定电压位准的一第一端，具有接收该致能信号的一控制端，并具有一第二端；
一第二类型二晶体管，具有耦接至该第一预定电压位准的一第一端，具有接收该致能信号的一控制端，并具有一第二端；
一第三类型二晶体管，具有耦接至该第一预定电压位准的一第一端，具有耦接至该第一类型二晶体管的该第二端并接收该第二侦测电流的一控制端，并具有一第二端；
一第四类型二晶体管，具有耦接至该第一预定电压位准的一第一端，具有耦接至该第二类型二晶体管的该第二端并接收该第一侦测电流的一控制端，并具有一第二端；
一第五类型二晶体管，具有耦接至该第一预定电压位准的一第一端，具有耦接至该第一类型二晶体管的该第二端并接收该第二侦测电流的一控制端，并具有一第二端；
一第六类型二晶体管，具有耦接至该第一预定电压位准的一第一端，具有耦接至该第二类型二晶体管的该第二端并接收该第一侦测电流的一控制端，并具有一第二端；
一第七类型二晶体管，具有耦接至一第二预定电压位准的一第一端，具有接收该致能信号的一控制端，并具有耦接至该第五类型二晶体管的该第二端的一第二端；
一第八类型二晶体管，具有耦接至该第二预定电压位准的一第一端，具有接收该致能信号的一控制端，并具有耦接至该第四类型二晶体管的该第二端的一第二端；
一第一类型一晶体管，具有耦接至该第三类型二晶体管的一第二端的一第一端，具有接收该致能信号的一反相信号的一控制端，并具有耦接至一第三预定电压位准的一第二端；
一第二类型一晶体管，具有耦接至该第一类型一晶体管的该第一端的一第一端，具有耦接至该第一类型一晶体管和该第二类型一晶体管的该多个第一端的一控制端，并具有耦接至该第三预定电压准位的一第二端；
一第三类型一晶体管，具有耦接至该第二类型一晶体管的该控制端的一控制端，并具有耦接至该第三预定电压位准的一第二端；
一第四类型一晶体管，具有一第一端以及一控制端，并具有耦接至该第三预定电压位准的一第二端；
一第五类型一晶体管，具有耦接至该第六类型二晶体管的该第二端的一第一端，具有耦接至该第五类型一晶体管的该第一端以及该第四类型一晶体管的该控制端的一控制端，并具有耦接至该第三预定电压位准的一第二端；以及
一第六类型一晶体管，具有耦接至该第五类型一晶体管的该第一端的一第一端，具有接收该致能信号的该反相信号的一控制端，并具有耦接至该第三预定电压位准的一第二端；
其中该电压产生模块在该第五类型二晶体管以及该第四类型二晶体管的该多个第二端输出该多个输出电压。
CN201210443959.3A 2012-01-03 2012-11-08 控制或侦测工作周期的电路、工作周期调整单元 Active CN103187953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/342,217 US8664992B2 (en) 2012-01-03 2012-01-03 Duty cycle controlling circuit, duty cycle adjusting cell, and dutycycle detecting circuit
US13/342,217 2012-01-03

Publications (2)

Publication Number Publication Date
CN103187953A true CN103187953A (zh) 2013-07-03
CN103187953B CN103187953B (zh) 2016-09-07

Family

ID=48678941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210443959.3A Active CN103187953B (zh) 2012-01-03 2012-11-08 控制或侦测工作周期的电路、工作周期调整单元

Country Status (3)

Country Link
US (1) US8664992B2 (zh)
CN (1) CN103187953B (zh)
TW (1) TWI505645B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012185295A (ja) * 2011-03-04 2012-09-27 Ricoh Co Ltd 定着装置および画像形成装置
US9673793B2 (en) 2014-12-03 2017-06-06 Micron Technology, Inc. Apparatuses and methods for adjusting timing of signals
US20180102772A1 (en) * 2016-10-11 2018-04-12 Qualcomm Incorporated Duty cycle control buffer circuit
US9882570B1 (en) * 2016-12-23 2018-01-30 Inphi Corporation Compact high speed duty cycle corrector
TWI641227B (zh) * 2017-03-02 2018-11-11 北京集創北方科技股份有限公司 Duty cycle adjustment device
US10867104B2 (en) * 2018-08-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Isolation circuit between power domains
US11204635B2 (en) 2019-09-23 2021-12-21 International Business Machines Corporation Droop detection using power supply sensitive delay
US11281249B2 (en) 2019-09-23 2022-03-22 International Business Machines Corporation Voltage sensitive current circuit
US10833653B1 (en) 2019-09-23 2020-11-10 International Business Machines Corporation Voltage sensitive delay
US11152920B2 (en) * 2019-09-23 2021-10-19 International Business Machines Corporation Voltage starved passgate with IR drop
US10784846B1 (en) * 2020-02-14 2020-09-22 Globalfoundries Inc. Differential clock duty cycle correction with hybrid current injectors and tapered digital to analog converter
TWI747430B (zh) * 2020-08-10 2021-11-21 華邦電子股份有限公司 信號接收裝置
US11088677B1 (en) 2020-11-27 2021-08-10 Winbond Electronics Corp. Signal receiving device
CN115118252A (zh) * 2021-03-19 2022-09-27 爱普存储技术(杭州)有限公司 占空比校正装置及占空比校正方法
US11973625B2 (en) * 2021-11-22 2024-04-30 Shenzhen GOODIX Technology Co., Ltd. IQ clock phase calibration
US12021959B2 (en) * 2022-04-28 2024-06-25 Mellanox Technologies, Ltd. Signal distortion correction with time-to-digital converter (TDC)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722615A (zh) * 2004-06-23 2006-01-18 三星电子株式会社 用于半导体器件的占空比校正电路
CN1815887A (zh) * 2005-02-03 2006-08-09 尔必达存储器株式会社 占空比检测电路
CN101079627A (zh) * 2006-08-14 2007-11-28 钰创科技股份有限公司 一种工作周期的修正电路
TW200847629A (en) * 2007-05-24 2008-12-01 Nanya Technology Corp Duty cycle corrector and duty cycle correction method
CN102055436A (zh) * 2009-10-30 2011-05-11 海力士半导体有限公司 用于校正时钟信号的占空比的装置和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668852B1 (ko) * 2005-06-30 2007-01-16 주식회사 하이닉스반도체 듀티비 보정 장치
KR100945797B1 (ko) * 2008-05-30 2010-03-08 주식회사 하이닉스반도체 듀티 사이클 보정 회로 및 방법
KR101068572B1 (ko) * 2010-07-06 2011-10-04 주식회사 하이닉스반도체 듀티 보정 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722615A (zh) * 2004-06-23 2006-01-18 三星电子株式会社 用于半导体器件的占空比校正电路
CN1815887A (zh) * 2005-02-03 2006-08-09 尔必达存储器株式会社 占空比检测电路
CN101079627A (zh) * 2006-08-14 2007-11-28 钰创科技股份有限公司 一种工作周期的修正电路
TW200847629A (en) * 2007-05-24 2008-12-01 Nanya Technology Corp Duty cycle corrector and duty cycle correction method
CN102055436A (zh) * 2009-10-30 2011-05-11 海力士半导体有限公司 用于校正时钟信号的占空比的装置和方法

Also Published As

Publication number Publication date
TW201330508A (zh) 2013-07-16
TWI505645B (zh) 2015-10-21
CN103187953B (zh) 2016-09-07
US8664992B2 (en) 2014-03-04
US20130169330A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
CN103187953A (zh) 控制或侦测工作周期的电路、工作周期调整单元
Lee et al. A 200-mA digital low drop-out regulator with coarse-fine dual loop in mobile application processor
KR101585231B1 (ko) 전원 전압 및 온도 변화에 상관없이 일정한 오실레이션신호를 공급할 수 있는 오실레이터, 및 상기 오실레이터를 포함하는 신호처리장치
CN100593908C (zh) 用于pll/dll的高输出阻抗电荷泵
US8947141B2 (en) Differential amplifiers, clock generator circuits, delay lines and methods
KR102625821B1 (ko) 듀티 보정장치 및 이를 포함하는 반도체 장치
US7570094B2 (en) Automatic duty cycle correction circuit with programmable duty cycle target
US9998099B2 (en) Feed-forward bias circuit
JP2001332086A (ja) 同期信号発生回路
US20140145707A1 (en) Voltage fluctuation detection circuit and semiconductor integrated circuit
US9425795B2 (en) Circuit and method for detection and compensation of transistor mismatch
JP2010004526A (ja) デューティ補正回路
US20170324402A1 (en) Power efficient high speed latch circuits and systems
TW201833711A (zh) 電流產生器
US7969253B2 (en) VCO with stabilized reference current source module
US20150155855A1 (en) Apparatuses and methods for duty cycle adjustments
JP5724663B2 (ja) 遅延回路およびシステム
CN106849939B (zh) Cmos鉴相器
US7759997B2 (en) Multi-phase correction circuit
US10571939B2 (en) Configuration of voltage regulation circuitry
CN117233571A (zh) 测试电路、测试系统、测试方法和半导体芯片
US20150341040A1 (en) Clock Generator and Switch-capacitor Circuit Comprising the Same
JP2008099002A (ja) Ｄｌｌ回路
Liu et al. A low power pulse generator for test platform applications
CN101206494B (zh) 电压发生器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant