CN103178843A

CN103178843A - 一种具有扫频功能的信号源及其生成方法

Info

Publication number: CN103178843A
Application number: CN 201110431639
Authority: CN
Inventors: 任杰; 邱小勇; 黄庆忠; 王悦; 王铁军; 李维森
Original assignee: Rigol Technologies Inc
Current assignee: Rigol Technologies Inc
Priority date: 2011-12-21
Filing date: 2011-12-21
Publication date: 2013-06-26
Anticipated expiration: 2031-12-21
Also published as: CN103178843B

Abstract

本发明涉及信号源扫频领域，尤其是一种信号源的扫频装置及方法，其中装置包括频偏产生单元，用于产生频偏；频变间隔计数器，用于对系统时钟进行计数，如果计数结果到达预定阀值时，则控制频率控制字累加器在原有频率控制字的基础之上加上所述频偏，产生新的频率控制字作为参考频率控制字，否则控制频率控制字累加器输出原频率控制字作为参考频率控制字；输出单元，用于根据所述参考频率控制字将波形数据输出。通过上述实施例，灵活可变地换取了更宽的扫频周期范围，从而获得更好的适应性。

Description

一种具有扫频功能的信号源及其生成方法

技术领域

本发明涉及信号源扫频领域，尤其是一种具有扫频功能的信号源及其生成方法。

背景技术

直接数字式频率合成器(Direct Digital Synthesizer，DDS)广泛用于任意波发生器、函数发生器、射频信号源等信号发生装置。利用DDS技术可以很容易实现扫频功能，即输出信号周期性反复按照一定的频率变化速率从一个频率变化至另一个频率。

如图1所示为现有技术中DDS原理框图，图中的频率控制字1(相位增量)，直接决定了输出信号的频率，其送往相位累加器2后不断在每个系统时钟进行累加，得到不断更新的当前相位3，由量化截位器4对其截位后得到波表读取地址5，该地址将波形数据存储表6中的波形数据7读出。最后波形数据7由DAC转化为模拟信号。

利用DDS技术可以很容易实现扫频功能，目前完成扫频功能采用的常见方式主要有两种：

1、Agilent PSG E8251A采用的连续扫频方式：设定起始频率、终止频率、扫频周期。仪器的频率控制字累加器9将会在每个系统时钟对频率控制字1累加一个频偏10(可正可负)，直至一个周期结束重新加载起始频率控制字，连续扫频的结果是输出信号频率是在连续的变化，没有频率突变。

本发明的发明人发现现有技术中连续扫频方式的不足之处在于，由于频率控制字字长限制，扫频周期、扫频频偏(频率变化率)二者之间相冲突，即扫频周期较长，频率变化范围较小时，频偏尤其小，导致频偏精度不足，从而限制扫频周期上限。

按照现有技术中连续扫频方式遇到了在背景技术中所提到的问题，即频率控制字字长对扫频周期限上的限制。当然最直接的解决办法是一味的提高频率控制字字长，使得其能够满足更宽扫频时间下的更高的频偏精度。但这样做的缺点是十分耗资源而效果有限，即需要更大的加法器来完成频率控制字累加器的运算。设想一个80位的加法器，其使用的资源数倍于40位的加法器，而且时序收敛、动态功耗都很难得到满足；此外效果方面，虽然频率控制字1字长增加了，但由其得到的更精确的当前相位还需要经过量化截位器截位，从而无法达到应有的精度。

2、R&S SMB100A采用的跳变扫频方式：设定起始频率、终止频率、驻留频点数目、每个频点驻留时间。仪器会依次计算出扫频的一系列频点，从起始频率开始，依次在这些频点驻留相应的时间而后再跳变到下个频点(从扫频表中加载下个频点的频率控制字)，直至终止频率再重新加载起始频率控制字，周而复始，这样总体的结果是输出信号在一个频率上稳定一段时间，再忽然跳变至下一个频率，此外，SMB100A频点驻留时间下限很长为10ms。

本发明的发明人发现现有技术中跳变扫频的缺点为扫频过程不连续，不精细，存在频率跳变，尤其是在较短的扫频周期下，其扫频过程仅有一两个频点，甚至难以完成扫频，以SMB100A为例，其LF扫频功能无法完成扫频周期为20ms以下的扫频。

发明内容

本发明的目的在于解决上述现有技术中连续扫频和跳变扫频的不足，提供一种具有扫频功能的信号源及其生成方法，较好的解决了以上两种现有技术的矛盾，使得扫频的精细度与扫频周期上限二者取得一个较好的折中，从而以尽可能高的扫频精细度完成各种配置下的扫频。

本发明实施例提供了一种具有扫频功能的信号源，包括系统时钟，用于产生时钟信号，还包括，

频偏产生单元，用于产生频偏；

频变间隔计数器，用于对所述时钟信号进行计数，如果计数结果到达预定阀值时，则控制频率控制字累加器在原有频率控制字的基础之上加上所述频偏，产生新的频率控制字作为参考频率控制字，否则控制频率控制字累加器输出原频率控制字作为参考频率控制字；

输出单元，用于根据所述参考频率控制字将波形数据输出。

根据本发明实施例所述的一种具有扫频功能的信号源的一个进一步的方面，所述输出单元包括相位累加器，用于计算并存储所述频率控制字累加器输出的参考频率控制字的相位累加和；

量化截位器，用于对所述相位累加器输出的相位累加和进行截位，得到波表读取地址，到所述波形数据存储模块中将波形数据读出；

DAC转换器，用于将所述波形数据转换为模拟信号输出。

根据本发明实施例所述的一种具有扫频功能的信号源的再一个进一步的方面，所述频变间隔计数器与所述频率控制字累加器的使能端相连接，当计数结果到达预定阀值时所述跳变间隔计数向所述频率控制字累加器输出使能信号。

根据本发明实施例所述的一种具有扫频功能的信号源的另一个进一步的方面，所述频偏产生单元、所述频变间隔计数器和所述频率控制字累加器与选通开关相连接，当计数结果到达预定阀值时所述频变间隔计数器通过所述选通开关将所述频率控制字累加器与所述频偏产生单元相连接，否则通过所述选通开关将0累加至频率控制字累加器。

本发明实施例还提供了一种具有扫频功能的信号源生成方法，包括，

产生频偏；

对由系统时钟产生的时钟信号进行计数，如果计数结果到达预定阀值时，则在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字，否则输出原频率控制字作为参考频率控制字；

根据所述参考频率控制字将波形数据输出。

根据本发明实施例所述的一种具有扫频功能的信号源生成方法的一个进一步的方面，在根据所述参考频率控制字将波形数据输出中包括，计算并存储所述参考频率控制字的相位累加和，并对该相位累加和进行截位，得到波表读取地址，根据所述波表读取地址读出波形数据，将所述波形数据转换为模拟信号输出。

根据本发明实施例所述的一种具有扫频功能的信号源生成方法的再一个进一步的方面，在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字中包括，通过控制所述频率控制字累加器的使能端，控制所述频率控制字累加器在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字。

根据本发明实施例所述的一种具有扫频功能的信号源生成方法的另一个进一步的方面，在对由系统时钟产生的时钟信号进行计数，如果计数结果到达预定阀值时，则在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字，否则控制频率控制字累加器输出原频率控制字作为参考频率控制字中包括，当计数结果到达预定阀值时通过选通开关向频率控制字累加器输入频偏用以产生新的频率控制字作为参考频率控制字，否则通过所述选通开关将0累加至频率控制字累加器作为参考频率控制字。

通过本发明实施例，灵活可变地换取了更宽的扫频周期范围，从而获得更好的适应性。例如：频率控制字从原来每个时钟累加一次频偏，改变为每两个时钟累加一次，连续性损失几乎看不出来，但是其扫频范围却扩大了一倍。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1所示为现有技术中DDS原理框图；

图2所示为本发明实施例一种信号源扫频装置的结构示意图；

图3所示为本发明一种信号源扫频方法流程图；

图4所示为本发明实施例另一种信号源扫频装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2所示为本发明实施例一种信号源扫频装置的结构示意图。

包括频偏产生单元201，频变间隔计数器202，频率控制字累加器203，输出单元204。

其中所述频偏产生单元201，用于产生频偏，该频偏可正可负，所述频偏产生单元可以由DSP计算数值并配置到FPGA内部的寄存器，根据信号源的扫频起始频率、终止频率、扫频周期来计算得到频偏。

频变间隔计数器202，用于对由系统时钟产生的时钟信号进行计数，如果计数结果到达预定阀值时，则控制所述频率控制字累加器203在原有频率控制字的基础之上加上所述频偏，产生新的频率控制字作为参考频率控制字，否则控制频率控制字累加器203输出原频率控制字作为参考频率控制字。其中，系统时钟是该扫频装置的系统时钟；扫频装置的系统时钟可以是信号源的系统时钟，也可以是一个单独的时钟。

所述输出单元204，用于根据所述参考频率控制字将波形数据输出。

其中，所述输出单元204包括相位累加器2041，用于计算并存储所述频率控制字累加器203输出的参考频率控制字的相位累加和；

量化截位器2042，用于对所述相位累加器2041输出的相位累加和进行截位，得到波表读取地址，到所述波形数据存储模块2043中将波形数据读出。

所述DAC转换器2044，用于将所述波形数据转换为模拟信号输出。

上述信号源扫频装置可以通过现场可编程逻辑阵列(FPGA)来实现，上述输出单元可以由现有技术中的连续扫频的相应部分构成，在本发明中不对该部分进行限定。

所述频变间隔计数器202与所述频率控制字累加器203的使能端相连接，当计数结果到达预定阀值时向所述频率控制字累加器203输出使能信号。其中，使能信号可以输入到频率控制字累加器203的加法器的EN端。

所述频偏产生单元201、所述频变间隔计数器202和所述频率控制字累加器203与选通开关相连接，当计数结果到达预定阀值时所述频变间隔计数器202通过所述选通开关将所述频率控制字累加器203与所述频偏产生单元201相连接，否则通过所述选通开关将0累加至频率控制字累加器203。

通过频变间隔计数器202的引入，累计若干个时钟周期N才将频偏S累加至频率控制字，则等效的实际频偏为S/N，也就是说等效的增加了实际频偏的分辨率精度，并且可以通过调节频变间隔计数器的预定阀值在连续扫频和跳变扫频方式之间变换，当将阀值设置的较高时，则为跳变扫频方式，当将阀值设置为0时，则为连续扫频方式。

如图3所示为本发明一种信号源扫频方法流程图。

包括步骤301，产生频偏。

步骤302，对由系统时钟产生的时钟信号进行计数，如果计数结果到达预定阀值时，则控制频率控制字累加器在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字，否则控制频率控制字累加器输出原频率控制字作为参考频率控制字。

步骤303，根据所述参考频率控制字将波形数据输出。

在所述步骤303中具体包括，计算并存储所述频率控制字累加器输出的参考频率控制字的相位累加和，并对该相位累加和进行截位，得到波表读取地址，到所述波形数据存储模块中将波形数据读出，将所述波形数据转换为模拟信号输出。

在所述步骤302中，通过控制所述频率控制字累加器的使能端，控制所述频率控制字累加器在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字。

在所述步骤302中，当计数结果到达预定阀值时通过选通开关向频率控制字累加器输入频偏信号用以产生新的频率控制字作为参考频率控制字，否则通过所述选通开关将0累加至频率控制字累加器，即以原频率控制字作为参考频率控制字。

如图4所示为本发明实施例另一种信号源扫频装置的结构示意图。

包括频偏产生单元401，频变间隔计数器402，选通开关403，频率控制字累加器404，相位累加器405，量化截位器406，波形数据存储单元407，DAC转换器408。

所述频偏产生单元401产生频偏，所述频变间隔计数器402针对每个时钟周期进行计数，当计数值达到预定的阀值时，所述频变间隔计数器402通过所述选通开关403将所述频率控制字累加器404与所述频偏产生单元401接通，将频偏输入到所述频率控制字累加器404中产生新的频率控制字作为参考频率控制字，否则所述频变间隔计数器402将通过选通开关403向所述频率控制字累加器404输入0，即没有频偏输入到频率控制字累加器404以原频率控制字作为参考频率控制字。后面相位累加器405、量化截位器406、波形数据存储单元407和DAC转换器408等部件和现有技术中的连续扫频器中的相应功能单元相类似，根据参考频率控制字输出频率信号，在此不再赘述。

其中，配置的起始频率Fs、终止频率Fe、扫频周期T三个参数，以及系统时钟频率t，由于频率与对应的频率控制字成正比，设二者比例系数为k。则可计算出所需的频偏S＝k(Fe-Fs)t/T。

如果频偏精度不够，则可使用频变间隔计数器402，设定的计数间隔(即预定阀值)为N，则配置给频偏产生器401的寄存器的值Sc＝S*N＝N*k(Fe-Fs)t/T，因此，最终信号源扫频装置可以等效于原有频偏的1/N所能够达到的效果，也就是等效的提高了系统频偏所能达到的精度，从而扩展扫频周期上限。

将上述的kFs配置到频率控制字累加器404，求出频偏产生器401的频偏Sc，将该频偏Sc配置给频偏产生器401的寄存器。

开始扫频，所述频变间隔计数器402对每个系统时钟周期进行计数为1，当计数结果为预定阀值时，通过选通开关403将频偏产生单元401输出的频偏输入到频率控制字累加器404，在该频率控制字累加器404将起始频率Fs与频偏Sc进行累加形成新的频率控制字f1，当所述频变间隔计数器402计数的结果达到下一个预定阀值时，将原有的频率控制字f1与频偏Sc累加形成新的频率控制字f2；当频变间隔计数器402计数的结果没有到达预定阀值时，所述频变间隔计数器402通过选通开关402将0输入到频率控制字累加器404，也就是说在频率控制字累加器404中不进行累加运算，保持原有的频率控制字输出。

当所述频变间隔计数器402的计数结果为T/(Nt)，则表示已经到达终止频率Fe，将停止继续计数，本次扫频结束。

上述的S是一个等效的概念(每个系统时钟都有效的频偏)，Sc为频偏产生器401实际配置值(N个时钟有效一次)，当频变间隔计数器当计数到达预定阀值时频率控制字累加器404中加法器才进行一次累加运算，否则保持原来的值。这样，在计数间隔N个系统时钟(clk)后只累加了一次，总体上看，每个clk的频偏为S＝Sc/N。

本发明实施例通过加入频变间隔计数器的方法只需额外加入一个消耗资源不多的小型计数器，就可以解决增加频率控制字长度的问题，而且带来了极大地灵活性和适应性，成倍的扩展了扫频周期的上限；并且相比较跳变扫频来说，扫频的连续性更好，并且更加精细。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种具有扫频功能的信号源，包括系统时钟，用于产生时钟信号，其特征在于还包括，

频偏产生单元，用于产生频偏；

输出单元，用于根据所述参考频率控制字将波形数据输出。

2.根据权利要求1所述的一种具有扫频功能的信号源，其特征在于，所述输出单元包括相位累加器，用于计算并存储所述频率控制字累加器输出的参考频率控制字的相位累加和；

DAC转换器，用于将所述波形数据转换为模拟信号输出。

3.根据权利要求1所述的一种具有扫频功能的信号源，其特征在于，所述频变间隔计数器与所述频率控制字累加器的使能端相连接，当计数结果到达预定阀值时所述跳变间隔计数向所述频率控制字累加器输出使能信号。

4.根据权利要求1所述的一种具有扫频功能的信号源，其特征在于，所述频偏产生单元、所述频变间隔计数器和所述频率控制字累加器与选通开关相连接，当计数结果到达预定阀值时所述频变间隔计数器通过所述选通开关将所述频率控制字累加器与所述频偏产生单元相连接，否则通过所述选通开关将0累加至频率控制字累加器。

5.一种具有扫频功能的信号源生成方法，其特征在于包括，

产生频偏；

根据所述作为参考频率控制字将波形数据输出。

6.根据权利要求5所述的一种具有扫频功能的信号源生成方法，其特征在于，在根据所述参考频率控制字将波形数据输出中包括，计算并存储所述参考频率控制字的相位累加和，并对该相位累加和进行截位，得到波表读取地址，根据所述波表读取地址读出波形数据，将所述波形数据转换为模拟信号输出。

7.根据权利要求5所述的一种具有扫频功能的信号源生成方法，其特征在于，在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字中包括，通过控制频率控制字累加器的使能端，控制所述频率控制字累加器在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字。

8.根据权利要求5所述的一种具有扫频功能的信号源生成方法，其特征在于，在对由系统时钟产生的时钟信号进行计数，如果计数结果到达预定阀值时，则在原有频率控制字的基础之上加上频偏，产生新的频率控制字作为参考频率控制字，否则控制频率控制字累加器输出原频率控制字作为参考频率控制字中包括，当计数结果到达预定阀值时通过选通开关向频率控制字累加器输入频偏用以产生新的频率控制字作为参考频率控制字，否则通过所述选通开关将0累加至频率控制字累加器作为参考频率控制字。

9.根据权利要求5所述的一种具有扫频功能的信号源生成方法，其特征在于，在产生频偏中还包括，所述频偏Sc＝N*k(Fe-Fs)t/T，其中N为计数的预定阀值，Fs为起始频率，Fe为终止频率，T为扫频周期，t为时钟信号，k为所述信号源输出的频率与频率控制字的比例系数。