CN201291002Y - 一种频率相位控制器 - Google Patents
一种频率相位控制器 Download PDFInfo
- Publication number
- CN201291002Y CN201291002Y CNU2008202131515U CN200820213151U CN201291002Y CN 201291002 Y CN201291002 Y CN 201291002Y CN U2008202131515 U CNU2008202131515 U CN U2008202131515U CN 200820213151 U CN200820213151 U CN 200820213151U CN 201291002 Y CN201291002 Y CN 201291002Y
- Authority
- CN
- China
- Prior art keywords
- adder
- register
- frequency
- input
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种频率相位控制器，在复杂可编程逻辑器件CPLD内设置至少一个频率相位控制组件，所述频率相位控制组件包括相位控制字寄存器、第一加法器和比较器，所述相位控制字寄存器与第一加法器的输入端相连，第一加法器与所述比较器的输入端相连，所述相位控制字寄存器用于存储输入的相位控制字并将所述相位控制字输出到第一加法器，第一加法器用于将频率控制数据和相位控制字进行加法运算后输出到所述比较器，所述比较器用于根据输入的参考电压阈值对第一加法器的输出信号进行占空比调节。
Description
技术领域
本实用新型涉及超声成像设备技术领域，具体涉及一种频率相位控制器。
背景技术
在超声肿瘤治疗系统中，需要实现超声波的聚焦。超声波聚焦包含两个方面：几何聚焦和电子聚焦，电子聚焦是控制多束超声波的相位，使得多束超声波在焦斑处具有相同的相位，以获得高质量的焦斑，为此需要对每路超声波相位进行调整。现有技术目前系统中采用专用芯片AD9850芯片进行超声波相位调整，有多少路信号需要调相就需要多少片AD9850，成本昂贵；在控制器的控制下，将相位控制字和频率控制字分别写入AD9850控制寄存器中，实现信号的相位调整；并且AD9850上电时信号的初始相位是随机的，也就是在同一环境下每次系统重新启动后都需要重新调整超声波信号相位，导致控制复杂。另外，AD9850的相位控制字只有5bit，超声波相位调整精度不高。
实用新型内容
本实用新型要解决的技术问题是提供一种频率相位控制器，克服现有技术的超声肿瘤治疗系统使用AD9850芯片进行超声波信号相位调整导致成本高、控制复杂以及超声波相位调整精度不高的缺陷。
本实用新型为解决上述技术问题所采用的技术方案为：
一种频率相位控制器，在复杂可编程逻辑器件CPLD内设置至少一个频率相位控制组件，所述频率相位控制组件包括相位控制字寄存器、第一加法器和比较器，所述相位控制字寄存器与第一加法器的输入端相连，第一加法器与所述比较器的输入端相连，所述相位控制字寄存器用于存储输入的相位控制字并将所述相位控制字输出到第一加法器，第一加法器用于将频率控制数据和所述相位控制字进行加法运算后输出到所述比较器，所述比较器用于根据输入的参考电压阈值对第一加法器的输出信号进行占空比调节。
所述的频率相位控制器，其中所述频率相位控制组件还包括频率控制字寄存器、第二加法器和累加寄存器，所述频率控制字寄存器与第二加法器的输入端相连，第二加法器与所述累加寄存器的输入端相连，所述累加寄存器分别与第一加法器和第二加法器的输入端相连，所述频率控制字寄存器用于存储输入的频率控制字并将所述频率控制字输出到第二加法器，第二加法器用于将所述累加寄存器的输出信号和所述频率控制字进行加法运算后输出到所述累加寄存器，所述累加寄存器还用于将累加溢出信号输出到第一加法器。
所述的频率相位控制器，其中所述频率控制字寄存器收到控制字写入使能信号后将存储的频率控制字输出到第二加法器。
所述的频率相位控制器，其中所述相位控制字寄存器收到控制字写入使能信号后将存储的相位控制字输出到第一加法器。
所述的频率相位控制器，其中所述相位控制字寄存器设为8bit，其输出值在第一加法器中与所述累加寄存器输出值的高位8bit相加。
所述的频率相位控制器，其中所述频率控制字寄存器设为串行输入或并行输入。
所述的频率相位控制器，其中所述相位控制字寄存器设为串行输入或并行输入。
本实用新型的有益效果：本实用新型频率相位控制器利用累加寄存器的溢出信号来改变输入信号的频率，利用加法器和相位控制寄存器来改变输入信号的相位，利用比较器来改变输入信号的占空比，只需要一片成本更低的CPLD就可以实现多片AD9850在超声肿瘤治疗系统中的功能，并且能方便的设置各路输出信号的初始相位。本实用新型频率相位控制器只需要一次相位调整，然后每次启动系统时，将相应的相位控制字和频率控制字分别写入相位控制字寄存器和频率控制字寄存器即可，不需要重复调整输出信号相位，并且输出信号相位控制精度高。
附图说明
本实用新型包括如下附图：
图1为本实用新型频率相位控制组件示意图；
图2为本实用新型频率相位控制器示意图；
图3为本实用新型比较器对输入信号的占空比进行调节的示意图。
具体实施方式
下面根据附图和实施例对本实用新型作进一步详细说明：
如图1所示，在复杂可编程逻辑器件CPLD内设置至少一个频率相位控制组件，频率相位控制组件包括相位控制字寄存器、第一加法器和比较器，相位控制字寄存器与第一加法器的输入端相连，第一加法器与比较器的输入端相连，相位控制字寄存器用于存储输入的相位控制字并将相位控制字输出到第一加法器，第一加法器用于将频率控制数据和相位控制字进行加法运算后输出到比较器，比较器用于根据输入的参考电压阈值对第一加法器的输出信号进行占空比调节。
如图2所示，频率相位控制组件还包括频率控制字寄存器、第二加法器和累加寄存器，频率控制字寄存器与第二加法器的输入端相连，第二加法器与累加寄存器的输入端相连，累加寄存器分别与第一加法器和第二加法器的输入端相连，频率控制字寄存器用于存储输入的频率控制字并将频率控制字输出到第二加法器，第二加法器用于将累加寄存器的输出信号和频率控制字进行加法运算后输出到累加寄存器，累加寄存器还用于将累加溢出信号输出到第一加法器。
需要实现多少路信号的调相就将CPLD内部的频率相位控制组件复制多少块就可以实现，频率相位控制组件可以方便地设置初始相位。相位控制字寄存器和频率控制字寄存器可以串行输入，也可以并行输入，控制灵活方便。频率控制字寄存器收到控制字写入使能信号后将存储的频率控制字输出到第二加法器。相位控制字寄存器收到控制字写入使能信号后将存储的相位控制字输出到第一加法器。
在累加器(第二加法器和累加寄存器的组合)的控制下实现频率的控制。控制关系：
fout＝fc＊k/2N
fout：输出信号频率；
fc：参考时钟频率；
k：频率控制字数值；
N：频率控制字位宽。
在第一加法器的控制下实现相位的调整，相位控制字可以灵活设置，相位步进：360°/2N，相位调整精度高。
累加器由N位加法器和N位累加寄存器级联而成。每来一个参考时钟fc，加法器将频率控制字K与累加寄存器输出的数据相加，再将结果送入累加寄存器的数据输入端，累加寄存器将加法器在上一个时钟作用后相加所得的数据反馈到加法器的输入端，使得加法器在下一个时钟的作用下继续与频率控制字K相加，这样就实现了在参考时钟fc的控制下，进行脉冲数字信号的累加。当相位累加器加满时累加寄存器就会产生一次溢出信号，完成一个周期性的动作。
相位控制电路如图1所示，通过改变相位控制字可以改变输出信号的相位。相位控制字的位宽为M，则当相位控制字由0越变到P(P不等于0)时，比较器的输入为累加器输出值与相位控制字之和，使得输出相位增加360°*p/2N。当相位控制字的位宽较小，需要达到较大的控制范围时可以将相位控制字加到累加器输出值的高位。
频率控制字位宽为N，则总计数值为2N，计数值是0～2N-1周期性变化，则设定参考数据就可以实现占空比的控制，示意图如图3。假设N为8，则总的计数值为0～255，设定参考电压阈值数据为64，并且规定相位控制加法器输出的值小于64时，输出信号为低电平，否则为高电平，则实现的占空比为64/256＝25％。
在控制字写入使能的上升沿将控制字输入信号串行移位存入控制字寄存器。每个控制字写入使能的上升沿移位一次。频率控制字位宽为N，相位控制字位宽为M，则需要的控制字写入使能脉冲为N+M个。
下面给出一个具体的实例：
设N为16，M为8，参考时钟频率fc为32M，频率控制字k的数值为212，参考电压阈值数据为215，相位控制字数值为27，则实现的波形为：
输出频率：fout＝32×212/216＝2M；
占空比：215/216＝50％；
相位控制：此处相位控制字为8bit，将相位控制字数值加到累加器输出值的高8位，则实现的相移为360°×2(7+8)/216＝180°。
本领域技术人员不脱离本实用新型的实质和精神，可以有多种变形方案实现本实用新型，以上所述仅为本实用新型较佳可行的实施例而已，并非因此局限本实用新型的权利范围，凡运用本实用新型说明书及附图内容所作的等效结构变化，均包含于本实用新型的权利范围之内。
Claims (7)
1、一种频率相位控制器，其特征在于：在复杂可编程逻辑器件CPLD内设置至少一个频率相位控制组件，所述频率相位控制组件包括相位控制字寄存器、第一加法器和比较器，所述相位控制字寄存器与第一加法器的输入端相连，第一加法器与所述比较器的输入端相连，所述相位控制字寄存器存储输入的相位控制字并将所述相位控制字输出到第一加法器，第一加法器将频率控制数据和所述相位控制字进行加法运算后输出到所述比较器，所述比较器根据输入的参考电压阈值对第一加法器的输出信号进行占空比调节。
2、根据权利要求1所述的频率相位控制器，其特征在于：所述频率相位控制组件还包括频率控制字寄存器、第二加法器和累加寄存器，所述频率控制字寄存器与第二加法器的输入端相连，第二加法器与所述累加寄存器的输入端相连，所述累加寄存器分别与第一加法器和第二加法器的输入端相连，所述频率控制字寄存器存储输入的频率控制字并将所述频率控制字输出到第二加法器，第二加法器将所述累加寄存器的输出信号和所述频率控制字进行加法运算后输出到所述累加寄存器，所述累加寄存器将累加溢出信号输出到第一加法器。
3、根据权利要求2所述的频率相位控制器，其特征在于：所述频率控制字寄存器收到控制字写入使能信号后将存储的频率控制字输出到第二加法器。
4、根据权利要求3所述的频率相位控制器，其特征在于：所述相位控制字寄存器收到控制字写入使能信号后将存储的相位控制字输出到第一加法器。
5、根据权利要求4所述的频率相位控制器，其特征在于：所述相位控制字寄存器设为8bit，其输出值在第一加法器中与所述累加寄存器输出值的高位8bit相加。
6、根据权利要求5所述的频率相位控制器，其特征在于：所述频率控制字寄存器设为串行输入或并行输入。
7、根据权利要求6所述的频率相位控制器，其特征在于：所述相位控制字寄存器设为串行输入或并行输入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008202131515U CN201291002Y (zh) | 2008-11-04 | 2008-11-04 | 一种频率相位控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2008202131515U CN201291002Y (zh) | 2008-11-04 | 2008-11-04 | 一种频率相位控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201291002Y true CN201291002Y (zh) | 2009-08-19 |
Family
ID=41004454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2008202131515U Expired - Lifetime CN201291002Y (zh) | 2008-11-04 | 2008-11-04 | 一种频率相位控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201291002Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101401987B (zh) * | 2008-11-04 | 2010-12-29 | 深圳市蓝韵实业有限公司 | 一种频率相位控制器 |
| CN104699658A (zh) * | 2013-12-03 | 2015-06-10 | 罗伯特·博世有限公司 | 用于求得基于数据的函数模型的梯度的方法和装置 |
| CN103178843B (zh) * | 2011-12-21 | 2017-02-08 | 北京普源精电科技有限公司 | 一种具有扫频功能的信号源及其生成方法 |
-
2008
- 2008-11-04 CN CNU2008202131515U patent/CN201291002Y/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101401987B (zh) * | 2008-11-04 | 2010-12-29 | 深圳市蓝韵实业有限公司 | 一种频率相位控制器 |
| CN103178843B (zh) * | 2011-12-21 | 2017-02-08 | 北京普源精电科技有限公司 | 一种具有扫频功能的信号源及其生成方法 |
| CN104699658A (zh) * | 2013-12-03 | 2015-06-10 | 罗伯特·博世有限公司 | 用于求得基于数据的函数模型的梯度的方法和装置 |
| CN104699658B (zh) * | 2013-12-03 | 2019-09-24 | 罗伯特·博世有限公司 | 用于求得基于数据的函数模型的梯度的方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103368529B (zh) | 一种多通道声波相控任意波形信号发生器 | |
| KR101780422B1 (ko) | 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템 | |
| CN101799705A (zh) | 一种高速dds信号发生器 | |
| CN105183423A (zh) | 一种跨时钟域异步数据处理方法和装置 | |
| CN201291002Y (zh) | 一种频率相位控制器 | |
| CN104698445B (zh) | 一种雷达回波模拟方法及雷达回波信号模拟器 | |
| US8243546B2 (en) | Systems and methods for peak power and/or EMI reduction | |
| CN105958817A (zh) | 一种电荷泵电路 | |
| CN106230408A (zh) | 基于数字延时的数字脉冲宽度调制器 | |
| CN114640345A (zh) | 延迟锁相环电路、存储器件及时钟同步方法 | |
| TWI252393B (en) | A spread spectrum clock generator and method and system of generating a spread spectrum clock | |
| CN101401987B (zh) | 一种频率相位控制器 | |
| CN112510975B (zh) | 一种用于提高加速器电源pwm精度的方法及系统 | |
| CN105871337A (zh) | 一种改进的可分段调制的信号发生器 | |
| CN105322919A (zh) | 一种基于fpga的dds多信号发生器 | |
| CN109244669A (zh) | 一种可重构相控阵天线的驱动系统、驱动方法及天线装置 | |
| CN109714032B (zh) | 一种基于dds的脉冲波调频电路及调频方法 | |
| US8283958B2 (en) | Delay-locked loop and electronic device including the same | |
| US9571077B1 (en) | Dynamic update technique for phase interpolator device and method therefor | |
| CN111010148A (zh) | 一种高频dram的上升沿触发脉冲生成器及方法 | |
| CN115037286A (zh) | 基于fpga芯片的延迟脉冲产生装置、方法及电子设备 | |
| US5920222A (en) | Tunable pulse generator based on a wave pipeline | |
| CN104660218A (zh) | 一种任意波形合成器 | |
| CN101071626A (zh) | 用于半导体存储装置的数据输出电路 | |
| CN106897114A (zh) | 一种基于fpga的实时仿真器的数模接口及其驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20090819 Effective date of abandoning: 20081104 |