CN103176937A - 控制系统和中继设备 - Google Patents

控制系统和中继设备 Download PDF

Info

Publication number
CN103176937A
CN103176937A CN2012104834183A CN201210483418A CN103176937A CN 103176937 A CN103176937 A CN 103176937A CN 2012104834183 A CN2012104834183 A CN 2012104834183A CN 201210483418 A CN201210483418 A CN 201210483418A CN 103176937 A CN103176937 A CN 103176937A
Authority
CN
China
Prior art keywords
signal
circuit
value
holding circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012104834183A
Other languages
English (en)
Inventor
小川裕一
河越信义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103176937A publication Critical patent/CN103176937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种控制系统和中继设备。总线接口经由总线接收用于控制电子电路的控制信号，并且向该电子电路输出与接收的控制信号对应的信号。信号保持电路根据来自复位控制电路的指令来保持要从总线接口向电子电路输出的信号的值。当总线因为控制装置等的操作的终止而变为不可用时，复位控制电路使得信号保持电路保持向电子电路的输出信号的值，并且随后复位总线接口以便恢复总线。

Description

控制系统和中继设备
技术领域
在此公开的实施例涉及控制系统和中继设备。
背景技术
集成电路间（I2C）总线是用于在多个电子电路之间执行串行通信的总线。I2C总线例如用于访问存储器，从诸如温度传感器的各种传感器读取检测值，并且监视和控制电子电路的操作。
在其中连接到诸如I2C总线的串行总线的多个电子电路之一异常终止的情况下，其他电子电路可能变为不能经由串行总线执行通信。作为用于从这样的状态恢复经由串行总线的通信的技术，已经公开了一种用于通过使用从串行总线单独提供的复位信号线来复位连接到串行总线的电子电路的技术（例如参见日本公开专利公报No.2002-63080）。也存在包括在电子电路和串行总线之间的挂起（hang-up）检测电路的系统。当挂起检测电路检测到电子电路的挂起时，该系统将该电子电路与串行总线断开连接（例如参见日本公开专利公报No.2010-55474）。
也存在另一种系统，该系统包括在串行总线上的多个开关。如果禁用了经由串行总线的通信，则该系统关断所有的开关，然后以从上游起的顺序依序接通开关，以便识别故障的位置（例如参见国际专利申请No.2004-528627的日本国家公布）。
顺便提及，在其中控制装置经由总线控制电子电路的操作的系统中，用于该电子电路的总线接口经由总线从控制装置接收控制信号，并且向电子电路输出与接收的控制信号对应的信号。在其中在这样的系统中总线变为不能使用的情况下，可以通过复位用于该电子电路的总线接口来恢复总线。
然而，当复位用于电子电路的总线接口时，丢失从总线接口至电子电路的输出信号。因此，即使在电子电路中没有故障，该电子电路也变为不能继续最近的操作。例如，当复位总线接口时，也复位电子电路。
发明内容
根据一个方面，本发明旨在提供一种控制系统和一种中继设备，其中要控制的电子电路可以甚至在恢复总线的处理期间也继续操作。
在一个实施例中，提供了一种控制系统，其包括：电子电路；总线接口，用于经由总线来接收用于控制所述电子电路的控制信号，并且向所述电子电路输出与所接收的控制信号对应的信号；信号保持电路，用于保持要从所述总线接口向所述电子电路输出的所述信号的值；复位控制电路，用于使得所述信号保持电路保持向所述电子电路的所述输出信号的值，并且随后复位所述总线接口；以及控制装置，用于通过经由所述总线输出所述控制信号来控制所述电子电路。
附图说明
图1图示根据第一实施例的控制系统的示例性配置及其示例性操作；
图2图示根据第二实施例的存储系统的示例性整体配置；
图3图示服务控制器的示例性硬件配置；
图4图示前端路由器的示例性硬件配置；
图5图示前端路由器的参考示例；
图6图示在前端路由器内发送的信号的示例；
图7图示信号保持电路的示例性内部配置；
图8图示复位控制电路的示例性内部配置；
图9是图示在其中将控制器外壳通电的情况下执行的示例性处理的顺序图；
图10是图示在其中将控制器外壳通电的情况下的信号的值的示例性转移的时序图；
图11是图示在其中活动的服务控制器被异常终止的情况下执行的示例性处理的顺序图；
图12是图示在其中活动的服务控制器被异常终止的情况下的信号的值的示例性转移的时序图。
具体实施方式
下面参考附图描述几个实施例，在附图中，贯穿各处，相同的附图标号指示相同的元件。
（A）第一实施例
图1图示根据第一实施例的控制系统1及其示例性操作的示例性配置。图1的控制系统1包括电子电路11、总线接口12、信号保持电路13、复位控制电路14和控制装置。图1的控制系统1包括例如两个控制装置21和22。电子电路11是要被控制装置21和22控制的电路。控制装置21和22通过经由总线31发送控制信号来控制电子电路11。在本实施例中，例如，控制装置21和22之一作为活动控制装置操作，并且另一个作为待机控制装置操作。
总线31是诸如I2C总线的串行总线。总线31连接到总线接口12。总线接口12接收从活动控制装置经由总线31发送的控制信号，并且向电子电路11输出与接收的控制信号对应的信号。
在从总线接口12向电子电路11输出的信号的传输路径上布置信号保持电路13。信号保持电路13根据来自复位控制电路14的指令来将从总线接口12向电子电路11输出的信号的值保持于在从复位控制电路14接收到指令时的值。
当总线31变为不可用时，复位控制电路14使得信号保持电路13保持向电子电路11的输出信号的值，然后复位总线接口12。当总线接口12复位时，总线31恢复到操作状态。复位控制电路14的上面的操作防止从总线接口12向电子电路11输出的信号因为总线接口12的复位而丢失。这允许电子电路11继续操作直到恢复了总线31。
下面逐个步骤地描述在活动控制装置因为出现故障而被终止并且因此总线31变为不可用的情况下在控制系统1中执行的操作。
在下面的示例中，控制装置21作为活动控制装置操作，并且控制装置22作为在初始状态中的待机控制装置操作。在作为活动控制装置21操作的控制装置21的操作停止的情况下，待机控制装置22变为活动，并且取代控制装置21控制电子电路11。控制装置22和复位控制电路14使用用于指令总线接口12的复位的复位信号线32而彼此连接。
当作为活动控制装置操作的控制装置21和总线接口12经由总线31彼此进行通信时，如果控制装置21因为出现故障等而被终止，则防止总线31被释放。因此，控制装置22不能经由总线31来执行通信，因此不能接手电子电路11的控制。
当控制装置22检测到控制装置21已经终止时（步骤S1），控制装置22经由复位信号线32来输出复位指令（步骤S2）。在接收到复位指令时，复位控制电路14指令信号保持电路13保持向电子电路的输出信号的值（步骤S3）。信号保持电路13无改变地保持在从复位控制电路14接收到指令时正从总线接口12向电子电路11输出的信号的值。因为保持了向电子电路11输入的信号的值，所以电子电路11能够在与在控制装置21的终止之前的受控状态相同的受控状态中继续操作。
在指令信号保持电路13保持输出值后，复位控制电路14复位总线接口12（步骤S4）。例如，复位控制电路14在经由复位信号线32接收到复位指令后的预定时间段后复位总线接口12。
当复位总线接口12时，释放总线31。控制装置22经由总线31来发送控制信号，并且由此取代控制装置21来控制电子电路11。当控制装置22开始控制电子电路11时，例如，根据来自复位控制电路14的指令，将信号保持电路13从保持输出值的状态释放。然后，从总线接口12向电子电路11发送与来自控制装置22的控制信号对应的信号。
根据如上所述的控制系统1，在总线31因为控制装置22的操作的终止而变为不可用的情况下，可以在保持电子电路11操作的同时，通过复位总线接口12来恢复总线31。此外，控制装置22可以在保持电子电路11操作的同时，从控制装置21接手电子电路11的控制。
（B）第二实施例
图2图示根据第二实施例的存储系统100的示例性整体配置。存储系统100包括控制器外壳（enclosure）（CE）110和驱动器外壳（enclosure）（DE）120。
控制器外壳110包括控制器模块（CM）111a和111b、前端路由器（FRT）200、服务控制器（SC）300a和300b、以及电源单元（PSU）400。
控制器模块111a和111b的每一个被实现为计算机设备，该计算机设备包括中央处理单元（CPU）和存储器。此外，控制器模块111a和111b的每一个连接到主机设备401和402。
控制器模块111a和111b的每一个响应于来自主机设备401和402的输入/输出（I/O）请求来从包括在驱动器外壳120中的存储器装置读取数据和向其写入数据。控制器模块111a和111b使用廉价磁盘冗余阵列（RAID）来管理被实现为驱动器外壳120的存储装置的物理存储区域，并且例如控制对于这些物理存储区域的访问。此外，当响应于来自主机设备401和402的I/O请求而控制对于驱动器外壳120的存储装置的访问时，控制器模块111a和111b将在驱动器外壳120的存储装置中存储的数据的一部分高速缓存到控制器模块111a和111b的存储器内。
前端路由器200通过外围部件互连快速（PCIe）总线112连接到控制器模块111a和111b。前端路由器200包括PCIe开关，并且中继在控制器模块111a和控制器模块111b之间经由PCIe总线112交换的数据。
控制器模块111a和111b可以经由前端路由器200来彼此进行通信。例如，控制器模块111a将已经从驱动器外壳120的存储装置向控制器模块111a的存储器内高速缓存的高速缓存数据加载到另一个控制器模块111b的存储器内，由此复制高速缓存数据。在该情况下，如果控制器模块111a因为故障的出现而终止，则控制器模块111b可以使用在控制器模块111b的存储器中的复制的高速缓存数据来接手控制对于已经被控制器模块111a执行的对于驱动器外壳120的访问的操作。
前端路由器200通过I2C总线113连接到服务控制器300a和300b。服务控制器300a和300b控制前端路由器200的PCIe开关的操作，并且监视PCIe开关的操作。服务控制器300a和300b与前端路由器200实现用于控制前端路由器200的PCIe开关的控制系统。
服务控制器300a和300b作为在I2C总线113中的主装置操作。用于I2C总线113的前端路由器200的总线接口作为在I2C总线113中的从装置操作。服务控制器300a和300b具有相同的功能。服务控制器300a和300b之一作为活动的服务控制器操作，并且另一个作为待机服务控制器操作。在本实施例中，服务控制器300a作为活动的服务控制器操作，并且服务控制器300b作为在初始状态中的待机服务控制器操作。
作为待机服务控制器操作的服务控制器300b监视服务控制器300a是否在正常地操作。如果服务控制器300b检测到服务控制器300a已经异常终止，则服务控制器300b开始作为活动服务控制器操作，以便接手控制前端路由器200的PCIe开关的操作的操作和监视PCIe开关的操作。
电源单元400将外部供应的交流（AC）电源电压转换为直流（DC）电压，并且向控制器外壳110的部件供应DC电压。
驱动器外壳120包括要被控制器模块111a和111b访问的多个存储装置。这个实施例的驱动器外壳120是包括作为存储装置的硬盘驱动器（HDD）或固态驱动器（SSD）的盘阵列设备。
图3图示服务控制器300a的示例性硬件配置。应当注意，服务控制器300a和300b两者具有相同的硬件配置，因此，下面仅描述服务控制器300a。
CPU 301控制服务控制器300a的整体操作。随机存取存储器（RAM）302和多个外围装置通过总线307连接到CPU 301。RAM 302被用作服务控制器300a的主存储装置。RAM 302暂时存储要由CPU 301执行的固件程序的至少一部分和用于要由这个固件程序执行的处理的各种类型的数据。
作为外围装置的示例，非易失性存储器303、总线接口304、复位输出电路305和监视电路306连接到CPU 301。
非易失性存储器303被用作服务控制器300a的次级存储装置，并且存储要由CPU 301执行的固件程序和用于固件程序的执行的各种类型的数据等。
总线接口304执行用于经由I2C总线113来交换数据的接口处理。I2C总线113包括数据信号线和时钟信号线。在CPU 301的控制下，总线接口304经由数据信号线来发送控制数据，并且经由数据信号线接收从装置（前端路由器200的总线接口）发送的响应数据。此外，总线接口304当发送控制数据时和当接收响应数据时，向时钟信号线输出时钟信号。
此外，用于指令总线接口的复位的复位信号线114连接到服务控制器300a。复位输出电路305根据来自CPU 301的指令向复位信号线114输出复位指令信号。
服务控制器300a和服务控制器300b通过监视信号线115彼此连接以监视彼此。监视电路306经由监视信号线115与另一个服务控制器300b的监视电路交换监视信号。例如，作为活动服务控制器操作的服务控制器的CPU使得活动服务控制器的监视电路以恒定的频率向作为待机服务控制器操作的另一个服务控制器发送监视信号。已经从活动服务控制器接收到监视信号的待机服务控制器的监视电路向待机服务控制器的CPU通知监视信号的接收。如果待机服务控制器的监视电路未接收到监视信号达到特定的时间段或更长，则待机服务控制器的CPU确定活动服务控制器异常终止。
图4图示前端路由器200的示例性硬件配置。前端路由器200包括PCIe开关210、DC/DC转换器（DDC）220、I2C-GPIO（通用输入/输出）230、信号保持电路240和复位控制电路250。
PCIe开关210中继在控制器模块111a和控制器模块111b之间经由PCIe总线112交换的数据。此外，PCIe开关210可以与I2C-GPIO 230交换信号。PCIe开关210执行与来自I2C-GPIO 230的控制信号对应的操作，并且返回由I2C-GPIO 230请求的信息。例如，PCIe开关210根据来自I2C-GPIO 230的复位指令来复位其本身。此外，PCIe开关210响应于来自I2C-GPIO 230的请求来返回用于指示PCIe开关210的状态的信息，诸如温度信息和驱动电压信息。
DC/DC转换器220将来自电源单元400的DC电压转换为预定电压，并且向PCIe开关210供应预定电压来作为驱动电压。此外，根据从I2C-GPIO 230输出的控制信号（下述的通电信号）来控制DC/DC转换器220的接通和关断。
I2C-GPIO 230是用于I2C总线113的总线接口电路。I2C-GPIO 230作为在I2C总线113上的从电路操作，并且经由I2C总线113从服务控制器300a和300b之一接收控制信号，并且响应于所接收的控制信号来发送响应信号。
此外，已经经由I2C总线113从服务控制器300a和300b之一接收到控制信号的I2C-GPIO 230将所接收的控制信号转换为要在前端路由器200中使用的控制信号，并且向PCIe开关210或DC／DC转换器220发送所转换的控制信号。例如，如果I2C-GPIO 230经由I2C总线113接收到用于关断DC／DC转换器220的指令，则I2C-GPIO 230将要向DC/DC转换器220发送的通电信号从高电平转换为低电平。
此外，I2C-GPIO 230可以根据来自服务控制器300a和300b的任何一个的指令来加载从信号保持电路240向PCIe开关210和DC／DC转换器220发送的信号。
此外，当将从复位控制电路250输出的复位信号从低电平向高电平转换时复位I2C-GPIO 230。如下所述，在其中与I2C-GPIO 230进行通信的服务控制器异常终止的情况下或在其中I2C-GPIO 230异常终止的情况下，禁用经由I2C总线113的通信。然后，如果I2C-GPIO 230被复位，则恢复I2C总线113。这使能经由I2C总线113在I2C-GPIO 230和服务控制器300a和300b之一之间的通信。
信号保持电路240被布置在从I2C-GPIO 230向PCIe开关210和DC/DC转换器220发送的信号的发送路径中。信号保持电路240将要从I2C-GPIO 230向PCIe开关210和DC/DC转换器220发送的信号的值保持于在接收到来自复位控制电路250的指令时的值。
复位控制电路250通过复位信号线114连接到服务控制器300a和300b。当复位控制电路250经由复位信号线114接收到用于将I2C-GPIO230复位的指令时，复位控制电路250使得信号保持电路240保持输出信号的值，并且延迟复位I2C-GPIO 230的时刻。利用该操作，复位控制电路250防止PCIe开关210的操作因为从I2C-GPIO 230向PCIe开关210和DC/DC转换器220的信号的丢失而在完成I2C-GPIO 230的复位操作之前停止。
图5图示前端路由器的参考示例。将参考图5说明在I2C总线113变为不可用的情况下可能出现的问题。在图5中，通过相同的附图标号来表示与图4的元件对应的元件。
在图5中所示的前端路由器500是其中未设置前端路由器200的信号保持电路240和复位控制电路250的示例。即，向PCIe开关210和DC/DC转换器220发送来自I2C-GPIO 230a的输出信号，而不通过信号保持电路240。I2C-GPIO 230a与图4的I2C-GPIO 230的不同之处在于不具有加载来自信号保持电路240的输出信号的功能。此外，I2C-GPIO 230a直接地连接到复位信号线114，并且根据经由复位信号线114发送的指令被复位。
在图5中，用于指令复位的复位信号RST被图示为从I2C-GPIO 230a向PCIe开关210输出的控制信号的示例。例如，当复位信号RST被从高电平向低电平转换时，复位PCIe开关210。
此外，在图5中，将用于控制向PCIe开关210供应驱动电压的操作的通电信号Pon图示为从I2C-GPIO 230a向DC／DC转换器220输出的控制信号的示例。例如，DC／DC转换器220当通电信号Pon是高电平时向PCIe开关210供应驱动电压，并且当通电信号Pon是低电平时停止向PCIe开关210供应驱动电压。
下面描述在服务控制器300a和300b连接到上述的前端路由器500的情况下的操作。在下面的说明中，假定一直作为活动服务控制器操作的服务控制器300a异常终止。当作为待机服务控制器操作的服务控制器300b检测到服务控制器300a已经异常终止时，服务控制器300b试图变为活动的，以便接手控制前端路由器500的PCIe开关210的操作的操作和监视PCIe开关210的操作。然而，因为服务控制器300a已经终止，所以防止I2C总线113被释放。因此，服务控制器300b不能经由I2C总线113执行通信。
例如，当在I2C总线113上作为主装置操作的服务控制器300a终止时，停止向I2C总线113的时钟信号线发送时钟信号。如果当作为从装置操作的I2C-GPIO 230a在发送数据时停止时钟信号的发送，则停止由I2C-GPIO230a进行的数据发送操作。然后，数据信号线的电势被固定到高电平或低电平。因此，I2C总线113变为不可用，已经变为活动的服务控制器300b不能经由I2C总线113执行通信。
然后，服务控制器300b经由复位信号线114指令I2C-GPIO 230a的复位。当复位I2C-GPIO 230a时，恢复I2C总线113。然而，当复位I2C-GPIO230a时，丢失从I2C-GPIO 230a向PCIe开关210和DC/DC转换器220的输出信号。因此，即使在PCIe开关210中没有故障，PCIe开关210也变为不能继续最近的操作。
例如，如果复位信号RST因为I2C-GPIO 230a的复位而变为低电平，则也复位PCIe开关210。此外，如果通电信号Pon因为I2C-GPIO 230a的复位而变为低电平，则停止向PCIe开关210的驱动电压的供应。在两种情况下，停止PCIe开关210的操作。当终止PCIe开关210时，例如，控制器模块111a和控制器模块111b变为不能彼此进行通信，并且因此变为不能复制高速缓存数据。这影响存储系统100的操作。
为了克服上面的问题，在这个实施例的图4的前端路由器200中，当从服务控制器300b发出复位指令时，复位控制电路250使得信号保持电路240保持在复位I2C-GPIO 230之前向PCIe开关210和DC/DC转换器220的输出信号的值。这防止因为I2C-GPIO 230的复位导致向PCIe开关210和DC/DC转换器220的输出信号丢失，并且由此允许PCIe开关210甚至在I2C-GPIO 230的复位处理期间也继续操作。
图6图示在前端路由器200内发送的信号的示例。
在下面的说明中，将复位信号RST和通电信号Pon图示为由I2C-GPIO 230输出的控制信号的示例。复位信号RST经由信号保持电路240被供应到PCIe开关210，并且通电信号Pon经由信号保持电路240被供应到DC/DC转换器220。当复位信号RST被从高电平转换为低电平时，复位PCIe开关210。DC/DC转换器220当通电信号Pon在高电平时向PCIe开关210供应驱动电压，并且当通电信号Pon在低电平时停止向PCIe开关210供应驱动电压。
当使能信号EN2在高电平时，信号保持电路240没有改变地输出从I2C-GPIO 230输出的控制信号（在这个示例中，复位信号RST和通电信号Pon）。当使能信号EN2在低电平时，信号保持电路240保持在使能信号EN2被转换到低电平时已经从I2C-GPIO 230输出的控制信号的值，直到使能信号EN2变为高电平。
当来自复位控制电路250的复位信号I2C-RST2从低电平转换为高电平时，复位I2C-GPIO 230。此外，当I2C-GPIO 230经由I2C总线113接收到来自服务控制器的指令时，I2C-GPIO 230将要向复位控制电路250输出的使能信号EN1转换为低电平或高电平。当I2C-GPIO 230在正常操作时，使能信号EN1是高电平。此外，I2C-GPIO 230加载从信号保持电路240输出的控制信号（在这个示例中，复位信号RST和通电信号Pon），并且输出与加载的信号的值对应的控制信号。
复位控制电路250经由复位信号线114来接收复位信号I2C-RST1。复位控制电路250将复位信号I2C-RST1的输入值延迟预定时间，并且将延迟的复位信号I2C-RST1作为复位信号I2C-RST2输出到I2C-GPIO 230。
此外，当复位信号I2C-RST1从低电平转换为高电平时，复位控制电路250将使能信号EN2从高电平转换为低电平，并且使得信号保持电路240保持输出值。其后，当来自已经被复位的I2C-GPIO 230的使能信号EN1被从低电平转换为高电平时，复位控制电路250将使能信号EN2转换为高电平。
图7图示信号保持电路240的示例性内部配置。信号保持电路240包括与例如其输出值要保持的控制信号的数量相同数量的门控锁存器电路240a、240b、…。
门控锁存器电路240a包括四个NAND（与非）门241至244。NAND门241具有被输入来自I2C-GPIO 230的控制信号的一个输入端IN和被输入来自复位控制电路250的使能信号EN2的另一个输入端。NAND门242具有被输入来自NAND门241的输出信号的一个输入端和被输入来自复位控制电路250的使能信号EN2的另一个输入端。NAND门243具有被输入来自NAND门241的输出信号的一个输入端和被输入来自NAND门244的输出信号的另一个输入端。NAND门244具有被输入来自NAND门243的输出信号的一个输入端和被输入来自NAND门242的输出信号的另一个输入端。来自NAND门243的输出信号被从输出端OUT输出。
在具有如上所述的配置的门控锁存器电路240a中，当使能信号EN2是高电平时，来自输出端OUT的输出值与向输入端IN输入的控制信号的值相同。另一方面，当使能信号EN2是低电平时，来自输出端OUT的输出值被保持于在使能信号EN2被转换到低电平时向输入端IN输入的控制信号的值。
应当注意，公共使能信号EN2被输入到信号保持电路240的门控锁存器电路240a、240b、…的每一个。注意，门控锁存器电路可以具有任何其他电路配置。
图8图示复位控制电路250的示例性内部配置。复位控制电路250包括AND（逻辑与）门251和触发器（flip flop，双稳态多谐振荡器）（FF）252。
AND门251具有被输入来自I2C-GPIO 230的使能信号EN1的一个输入端和被输入复位信号I2C-RST1的反相信号的另一个输入端。来自AND门251的输出信号作为使能信号EN2被输出到信号保持电路240。
AND门251如下改变使能信号EN2的电平。如果使能信号EN1是高电平并且复位信号I2C-RST1是低电平，则使能信号EN2变为高电平。如果使能信号EN1是低电平或如果复位信号I2C-RST1是低电平，则使能信号EN2变为低电平。类似地，如果满足这些条件两者，则使能信号EN2变为低电平。应当注意，复位控制电路250的电路配置不限于图8的电路配置，只要使能信号EN1、复位信号I2C-RST1和使能信号EN2如上所述彼此互锁。
触发器252具有被经由复位信号线114输入复位信号I2C-RST1的数据输入端，并且具有被输入时钟信号CLK的时钟输入端。例如在控制器外壳110中产生时钟信号CLK。触发器252将复位信号I2C-RST1延迟与时钟信号CLK的周期对应的时间段，并且将延迟的复位信号I2C-RST1作为复位信号I2C-RST2输出到I2C-GPIO 230。
应当注意，复位控制电路250可以包括多个串连的触发器，以便例如将复位信号I2C-RST1延迟预定时间。替代地，复位控制电路250可以包括除了触发器之外的其他类型的延迟电路来作为用于延迟复位信号I2C-RST1的电路。
接下来，将参考顺序图和时序图来描述服务控制器300a和300b以及前端路由器200的操作。
图9是图示在将控制器外壳110通电的情况下执行的示例性处理的顺序图。
（步骤S11）响应于对于控制器外壳110的电源开关（未示出）执行的操作来将控制器外壳110通电。然后，启动服务控制器300a和300b以及I2C-GPIO 230。此外，向DC/DC转换器220、信号保持电路240和复位控制电路250供应驱动电压。在下面的说明中，假定服务控制器300a作为活动服务控制器操作。
（步骤S12）为了指令I2C-GPIO 230的复位，服务控制器300a将复位信号I2C-RST1保持在高（H）达到电平特定时间段，然后将复位信号I2C-RST1转换为低（L）电平。
（步骤S13）在复位信号I2C-RST1被转换为高电平后的特定时间段之后，复位控制电路250将复位信号I2C-RST2转换为高电平。因此，复位I2C-GPIO 230。此外，复位信号I2C-RST1被转换为低电平后的特定时间段之后，复位控制电路250将复位信号I2C-RST2转换为低电平。
应当注意，只要成功地启动I2C-GPIO 230并且复位信号I2C-RST1和I2C-RST2两者在开始步骤S14时是低电平，就不必执行在步骤S12和S13中的操作。
（步骤S14）服务控制器300a经由I2C总线113指令I2C-GPIO 230将使能信号EN1转换为高电平。
（步骤S15）I2C-GPIO 230根据来自服务控制器300a的指令来将使能信号EN1转换为高电平。
（步骤S16）响应于使能信号EN1被转换为高电平，复位控制电路250将使能信号EN2转换为高电平。
（步骤S17）响应于使能信号EN2被转换为高电平，信号保持电路240被置于从I2C-GPIO 230无改变地输出控制信号（复位信号RST和通电信号Pon）的状态。因此，服务控制器300a变为能够控制PCIe开关210和DC/DC转换器220的操作。
（步骤S18）服务控制器300a经由I2C总线113指令I2C-GPIO 230通电并且复位PCIe开关210。
（步骤S19）I2C-GPIO 230根据来自服务控制器300a的指令来将通电信号Pon转换为高电平。因此，DC/DC转换器220开始向PCIe开关210供应驱动电压。此外，I2C-GPIO 230将复位信号RST保持在低电平达到特定时间段，然后将复位信号RST转换为高电平。因此，复位PCIe开关210。
（步骤S20）服务控制器300a开始通过经由I2C总线113发送控制信号而执行的、控制和监视PCIe开关210和DC/DC转换器220的操作。例如，服务控制器300a从PCIe开关210加载用于指示作为要控制和监视的电路的PCIe开关210和DC/DC转换器220的状态的状态信息。该状态信息可以包括温度信息和驱动电压信息。然后，如果服务控制器300a确定已经在要控制和监视的电路中出现故障，则服务控制器300a执行例如复位故障的电路或停止故障的电路的操作的控制操作。
图10是图示在将控制器外壳通电的情况下的信号的值的示例性转移的时序图。
对于在图9的步骤S12中的操作，将向复位控制电路250输入的复位信号I2C-RST1在从时刻T11至时刻T13的时间段期间保持在高电平。在复位信号I2C-RST1被转换为高电平时的时刻T11后特定时间段之后的时刻T12处，从复位控制电路250输出的复位信号I2C-RST2被转换为高电平。然后，在复位信号I2C-RST1被转换为低电平时的时刻T13后特定时间段之后的时刻T14处，复位信号I2C-RST2被转换为低电平。
在复位信号I2C-RST2被转换为高电平时的时刻T12处复位I2C-GPIO230。例如，在信号I2C-RST2在高电平时，I2C-GPIO 230将控制信号的输出值保持在它们的预定初始值。
在复位I2C-GPIO 230后的时刻T15处，I2C-GPIO 230根据来自服务控制器300a的指令来将使能信号EN1转换为高电平。响应于复位信号I2C-RST1是低电平并且使能信号EN1是高电平，复位控制电路250将使能信号EN2转换为高电平。因此，信号保持电路240被置于无任何改变地输出来自I2C-GPIO 230的控制信号的状态。应当注意，信号保持电路240将控制信号的输出值在从通电至时刻T15的时间段期间保持在预定初始值。
在时刻T15处执行的上面的操作对应于在图9的步骤S13至S17中的操作。其后，根据服务控制器300a的指令，PCIe开关210开始操作，并且服务控制器300a监视PCIe开关210的操作。
图11是图示在活动服务控制器300a异常终止的情况下执行的示例性处理的顺序图。
（步骤S31）作为待机控制器操作的服务控制器300b检测到服务控制器300a已经异常终止，并且开始作为活动服务控制器操作。此时，I2C总线113不可用。
（步骤S32）为了指令I2C-GPIO 230的复位，服务控制器300b将复位信号I2C-RST1转换为高电平。
（步骤S33）响应于复位信号I2C-RST1被转换为高电平，复位控制电路250将使能信号EN2转换为低电平。
（步骤S34）信号保持电路240将要输出的控制信号（复位信号RST和通电信号Pon）保持于在使能信号EN2被转换为低电平时从I2C-GPIO230已经输入的值。在这个实施例中，信号保持电路240将复位信号RST和通电信号Pon两者保持在高电平上。
（步骤S35）在复位信号I2C-RST1在步骤32中被转换为高电平后的特定时间段之后，复位控制电路250将复位信号I2C-RST2转换为高电平。因此，复位I2C-GPIO 230，并且恢复I2C总线113。
（步骤S36）已经被复位的I2C-GPIO 230a将使能信号EN1的值设置为作为其初始值的低电平。
（步骤S37）服务控制器300b将复位信号I2C-RST1转换为低电平。
（步骤S38）在复位信号I2C-RST1被转换为低电平后的特定时间段之后，复位控制电路250将复位信号I2C-RST2转换为低电平。
（步骤S39）服务控制器300b经由I2C总线113指令I2C-GPIO 230加载从信号保持电路240反馈的控制信号的值，并且报告该值。
（步骤S40）根据来自服务控制器300b的指令，I2C-GPIO 230加载从信号保持电路240反馈的控制信号的值。在这个步骤中加载的反馈信号的值是已经被信号保持电路240从步骤S34保持的输出的值。即，在这个步骤中加载的值是在服务控制器300a的终止紧前的时间处从I2C-GPIO230输出的值。在这个实施例中，I2C-GPIO 230加载指示高电平作为复位信号RST的值的“1”和指示高电平作为通电信号Pon的值的“1”。I2C-GPIO230经由I2C总线113向服务控制器300b报告反馈信号的加载值。
应当注意，因为从信号保持电路240输出的控制信号的值被反馈到I2C-GPIO 230，所以I2C-GPIO 230可以容易和可靠地识别I2C-GPIO 230在被复位前正在输出的控制信号的值。
（步骤S41）服务控制器300b经由I2C总线113向I2C-GPIO 230发送反馈信号的报告值，并且指令I2C-GPIO 230再一次将发送的值设置为对应的控制信号的值。
（步骤S42）根据来自服务控制器300b的指令，I2C-GPIO 230将复位信号RST和通电信号Pon两者的输出值设置为高电平。
（步骤S43）服务控制器300b经由I2C总线113指令I2C-GPIO 230将使能信号EN1转换为高电平。该操作的目的是将从I2C-GPIO 230经由信号保持电路240向PCIe开关210和DC/DC转换器220发送的控制信号的状态返回到在服务控制器300a的终止紧前时的状态。
（步骤S44）I2C-GPIO 230根据来自服务控制器300b的指令将使能信号EN1转换为高电平。
（步骤S45）响应于使能信号EN1被转换为高电平，复位控制电路250将使能信号EN2转换为高电平。
（步骤S46）响应于使能信号EN2被转换为高电平，信号保持电路240结束保持输出信号的操作，并且没有改变地输出正从I2C-GPIO 230输出的控制信号的值。此时，从信号保持电路240输出的复位信号RST和通电信号Pon变为与在将使能信号EN2转换为高电平之前的时间处的那些电平相同的电平，即，高电平。
因为复位控制电路250响应于来自I2C-GPIO 230的使能信号EN1被转换为高电平而识别使得信号保持电路240终止保持输出信号的操作的时刻，所以复位控制电路250即使当复位控制电路250未连接到I2C总线113时也可以识别这个时刻。因此，可以简化复位控制电路250的配置。
应当注意，在复位信号RST和通电信号Pon的输出值在步骤S42中都被设置为高电平后，I2C-GPIO 230可以例如自主地将使能信号EN1转换为高电平，而不从服务控制器300b接收指令。
对于直到步骤S46的操作，在从服务控制器300b的终止至步骤S46的时间段期间，从信号保持电路240输出的复位信号RST和通电信号Pon两者被保持在高电平。因此，服务控制器300b的终止和复位I2C-GPIO 230以释放I2C总线113的操作不影响PCIe开关210的信号中继操作。这允许PCIe开关210继续信号中继操作，并且也允许控制器模块111a和111b正常地继续I/O访问控制操作。
（步骤S47）服务控制器300b通过经由I2C总线113发送控制信号来开始控制和监视PCIe开关210和DC/DC转换器220的操作。即，服务控制器300b接手已经被服务控制器300a执行的控制和监视操作。
应当注意，在如上所述的图11的操作中，I2C-GPIO 230加载来自信号保持电路240的反馈信号的值，并且根据来自服务控制器300b的指令向服务控制器300b报告所加载的值（步骤S39和S40），然后将从服务控制器300b报告的值设置为控制信号的输出值（步骤S41和S42）。然而，在加载反馈信号后，例如，I2C-GPIO 230可以将加载的值设置为控制信号的输出值，而不等待来自服务控制器300b的指令。
此外，在替代配置中，I2C-GPIO 230没有加载来自信号保持电路240的反馈信号的值的功能。在该情况下，待机服务控制器300b监视从活动服务控制器300a向I2C-GPIO 230发送的控制信号，并且在RAM中记录这些控制信号的历史。当服务控制器300b检测到服务控制器300a已经被终止时，服务控制器300b分析在RAM中记录的历史，并且确定从I2C-GPIO 230输出的复位信号RST和通电信号Pon的最近的值。服务控制器300b经由I2C总线113向I2C-GPIO 230发送将复位信号RST和通电信号Pon设置为确定的最近的值的控制信号。因此，能够在步骤S46中取消在信号保持电路240中保持输出信号的操作紧前将从信号保持电路240输出的复位信号RST和通电信号Pon的值与从I2C-GPIO 230输出的复位信号RST和通电信号Pon的值匹配。
图12是图示在活动服务控制器异常终止的情况下的信号的值的示例性转移的时序图。
对于在图11的步骤S32中的操作，向复位控制电路250输入的复位信号I2C-RST1在时刻T21变为高电平。响应于复位信号I2C-RST1被转换为高电平，复位控制电路250将使能信号EN2转换为低电平。信号保持电路240将复位信号RST和通电信号Pon的每一个的值保持在已经在时刻T21从I2C-GPIO 230输入的值（高电平）。
此外，在复位信号I2C-RST1被转换为高电平后的预定时间段之后的时刻T22处，复位控制电路250将复位信号I2C-RST2转换为高电平。因此，复位I2C-GPIO 230，并且，恢复I2C总线113。已经被复位的I2C-GPIO230a将使能信号EN1的值设置为低电平，并且将控制信号的输出值设置为它们的预定初始值。
对于在图11的步骤S37中的操作，向复位控制电路250输入的复位信号I2C-RST1在时刻T23变为低电平。在复位信号I2C-RST1被转换为低电平后预定时间段之后的时刻T24，复位控制电路250将复位信号I2C-RST2转换为低电平。I2C-GPIO 230从将控制信号的输出值设置为它们的初始值的状态转换为输出与来自服务控制器300b的指令对应的控制信号的状态。
对于在图11的步骤S39至S41中的操作，在时刻T25，I2C-GPIO 230将要输出的复位信号RST和通电信号Pon的值转换为在复位I2C-GPIO230前已经输出的值。随后，在时刻T26处，I2C-GPIO 230根据来自服务控制器300b的指令将使能信号EN1转换为高电平。响应于复位信号I2C-RST1是低电平并且使能信号EN1是高电平，复位控制电路250将使能信号EN2转换为高电平。因此，信号保持电路240终止保持输出信号的操作，并且没有任何改变地输出正从I2C-GPIO 230输出的控制信号的值。此时，从信号保持电路240输出的复位信号RST和通电信号Pon的值变为高电平，即，与在使能信号EN2被转换为高电平之前时的电平相同的电平。
随后，在时刻T27，服务控制器300b开始通过经由I2C总线113发送控制信号而执行的PCIe开关210的监视操作。I2C-GPIO 230输出与来自服务控制器300b的指令对应的控制信号，并且信号保持电路240没有任何改变地输出从I2C-GPIO 230输出的控制信号。
在如上所述的第二实施例中，当I2C总线113因为服务控制器300a的异常终止而变为不可用时，信号保持电路240根据来自服务控制器300b的复位指令来保持正向PCIe开关210和DC/DC转换器220输出的控制信号的值。然后，在信号保持电路240保持控制信号的输出值的同时，复位I2C-GPIO 230，并且因此，恢复I2C总线113。因此，PCIe开关210即使在恢复I2C总线113的处理期间也可以正常地继续中继在控制器模块111a和控制器模块111b之间的信号的操作。
此外，在恢复I2C总线113后，控制I2C-GPIO 230以便输出具有与I2C-GPIO 230的复位前的那些值相同的值的控制信号。因此，能够将I2C-GPIO 230和信号保持电路240的操作状态恢复为在服务控制器300a的终止前的状态。因此，已经变为活动的服务控制器300b可以接手控制和监视PCIe开关210的操作。
在一个实施例中，要控制的电子电路甚至在恢复总线的处理期间也可以继续操作。

Claims (16)

1.一种控制系统，包括：
电子电路；
总线接口，用于经由总线来接收用于控制所述电子电路的控制信号，并且向所述电子电路输出与所接收的控制信号对应的信号；
信号保持电路，用于保持要从所述总线接口向所述电子电路输出的所述信号的值；
复位控制电路，用于使得所述信号保持电路保持向所述电子电路的输出信号的值，并且随后复位所述总线接口；以及
控制装置，用于通过经由所述总线输出所述控制信号来控制所述电子电路。
2.根据权利要求1所述的控制系统，
其中所述控制装置包括：
第一控制装置；以及
第二控制装置，用于在检测到所述第一控制装置的操作已经终止时经由复位信号线来输出复位指令，并且随后取代所述第一控制装置控制所述电子电路；并且
其中在经由所述复位信号线接收到所述复位指令时，所述复位控制电路使得所述信号保持电路保持向所述电子电路的所述输出信号的值，并且随后复位所述总线接口。
3.根据权利要求2所述的控制系统，其中在被所述复位控制电路复位后，根据经由所述总线来自所述第二控制装置的指令，所述总线接口再一次向所述信号保持电路输出正从所述信号保持电路向所述电子电路输出的信号的值。
4.根据权利要求3所述的控制系统，其中通过加载正从所述信号保持电路向所述电子电路输出的所述信号的所述值，并且向所述信号保持电路输出所加载的所述信号的所述值，所述总线接口再一次向所述信号保持电路输出正从所述信号保持电路向所述电子电路输出的所述信号的所述值。
5.根据权利要求3或4所述的控制系统，其中在所述总线接口已经再一次向所述信号保持电路输出正从所述信号保持电路向所述电子电路输出的所述信号的所述值后，所述复位控制电路将所述信号保持电路从保持向所述电子电路的所述输出信号的所述值的状态释放。
6.根据权利要求5所述的控制系统，
其中所述第二控制装置经由所述总线来指令所述总线接口再一次向所述信号保持电路输出正从所述信号保持电路向所述电子电路输出的所述信号的所述值，并且随后经由所述总线向所述总线接口发送释放指令，所述释放指令用于将所述信号保持电路从保持所述输出信号的所述值的状态释放；并且
其中响应于由所述总线接口接收到所述释放指令，所述复位控制电路将所述信号保持电路从保持向所述电子电路的所述输出信号的所述值的所述状态释放。
7.根据权利要求1所述的控制系统，其中所述信号保持电路保持作为要从所述总线接口向所述电子电路输出的所述信号的、用于指令所述电子电路执行复位的信号的值。
8.根据权利要求1所述的控制系统，其中所述信号保持电路保持作为要从所述总线接口向所述电子电路输出的所述信号的、用于指令向所述电子电路的电力供应的接通和关断的信号的值。
9.一种中继设备，包括：
中继电路，用于中继在多个信息处理设备之间发送和接收的信号；
总线接口，用于经由总线接收用于控制所述中继电路的控制信号，并且向所述中继电路输出与所接收的控制信号对应的信号；
信号保持电路，用于保持要从所述总线接口向所述中继电路输出的所述信号的值；以及
复位控制电路，用于使得所述信号保持电路保持向所述中继电路的输出信号的所述值，并且随后复位所述总线接口。
10.根据权利要求9所述的中继设备，其中在经由复位信号线从连接到所述总线的控制装置接收到复位指令时，所述复位控制电路使得所述信号保持电路保持向所述中继电路的所述输出信号的所述值，并且随后复位所述总线接口。
11.根据权利要求10所述的中继设备，其中在被所述复位控制电路复位后，根据经由所述总线来自所述控制装置的指令，所述总线接口再一次向所述信号保持电路输出正从所述信号保持电路向所述中继电路输出的信号的值。
12.根据权利要求11所述的中继设备，其中通过加载正从所述信号保持电路向所述中继电路输出的所述信号的所述值，并且向所述信号保持电路输出所加载的所述信号的所述值，所述总线接口再一次向所述信号保持电路输出正从所述信号保持电路向所述中继电路输出的所述信号的所述值。
13.根据权利要求11或12所述的中继设备，其中在所述总线接口已经再一次向所述信号保持电路输出正从所述信号保持电路向所述中继电路输出的所述信号的所述值后，所述复位控制电路将所述信号保持电路从保持向所述中继电路的所述输出信号的所述值的状态释放。
14.根据权利要求13所述的中继设备，
其中所述控制装置经由所述总线来指令所述总线接口再一次向所述信号保持电路输出正从所述信号保持电路向所述中继电路输出的所述信号的所述值，并且随后经由所述总线从所述控制装置接收释放指令，所述释放指令用于将所述信号保持电路从保持所述输出信号的所述值的所述状态释放；并且
其中响应于由所述总线接口接收到所述释放指令，所述复位控制电路将所述信号保持电路从保持向所述中继电路的所述输出信号的所述值的所述状态释放。
15.根据权利要求10所述的中继设备，其中所述信号保持电路保持作为要从所述总线接口向所述中继电路输出的所述信号的、用于指令所述中继电路执行复位的信号的值。
16.根据权利要求10所述的中继设备，其中所述信号保持电路保持作为要从所述总线接口向所述中继电路输出的所述信号的、用于指令向所述中继电路的电力供应的接通和关断的信号的值。
CN2012104834183A 2011-12-20 2012-11-23 控制系统和中继设备 Pending CN103176937A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-278822 2011-12-20
JP2011278822A JP5794137B2 (ja) 2011-12-20 2011-12-20 制御システムおよび中継装置

Publications (1)

Publication Number Publication Date
CN103176937A true CN103176937A (zh) 2013-06-26

Family

ID=47504596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012104834183A Pending CN103176937A (zh) 2011-12-20 2012-11-23 控制系统和中继设备

Country Status (5)

Country Link
US (1) US9111052B2 (zh)
EP (1) EP2608049B1 (zh)
JP (1) JP5794137B2 (zh)
KR (1) KR101351194B1 (zh)
CN (1) CN103176937A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645975A (zh) * 2013-11-28 2014-03-19 华为技术有限公司 一种异常恢复的方法及串行总线传输装置
CN107957885A (zh) * 2017-12-01 2018-04-24 天津麒麟信息技术有限公司 一种基于飞腾平台的pcie链路设备待机与恢复方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5794137B2 (ja) 2011-12-20 2015-10-14 富士通株式会社 制御システムおよび中継装置
KR102002888B1 (ko) * 2013-11-05 2019-07-23 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 전자 장치 및 전자 장치의 신호선 연결 상태 확인 방법
JP2015153075A (ja) * 2014-02-13 2015-08-24 富士通株式会社 伝送装置および制御ユニット
JP6264155B2 (ja) * 2014-03-31 2018-01-24 富士通株式会社 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
CN108040214B (zh) * 2017-12-08 2023-09-22 延锋伟世通电子科技（南京）有限公司 一种通过FPD-Link III中的SPI通道实现车载娱乐系统与仪表双屏互联的架构
CN111208892B (zh) * 2020-01-10 2022-04-01 江苏钜芯集成电路技术股份有限公司 一种用串行i2c信号对芯片系统实现复位的方法
US11513981B2 (en) * 2020-04-29 2022-11-29 Dell Products L.P. PCIe link management without sideband signals

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117525A1 (en) * 2002-12-17 2004-06-17 James Lee I2C MUX with anti-lock device
CN1991783A (zh) * 2005-12-29 2007-07-04 国际商业机器公司 检测以及校正挂起i2c总线的i2c总线监视器和方法
US20080244029A1 (en) * 2007-03-30 2008-10-02 Yuki Soga Data processing system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259841B1 (ko) 1997-07-31 2000-06-15 윤종용 씽글 칩을 이용한 피씨아이 버스의 핫 플러그 제어기
JP2002063080A (ja) 2000-08-15 2002-02-28 Sony Corp インターフェース装置
JP2002202947A (ja) 2000-12-28 2002-07-19 Ricoh Co Ltd 画像処理装置、その制御方法およびプログラムを記憶した記憶媒体
US6725320B1 (en) 2001-02-08 2004-04-20 International Business Machines Corporation I2C bus switching devices interspersed between I2C devices
US7089338B1 (en) * 2002-07-17 2006-08-08 Cypress Semiconductor Corp. Method and apparatus for interrupt signaling in a communication network
WO2005032060A1 (en) * 2003-09-26 2005-04-07 Hubbell Limited Circuit for automatic termination of a bus network
US7478286B2 (en) * 2005-04-08 2009-01-13 Linear Technology Corporation Circuit and method of detecting and resolving stuck I2C buses
JP2007164765A (ja) * 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法
US7536492B2 (en) 2007-01-23 2009-05-19 International Business Machines Corporation Apparatus, system, and method for automatically resetting an inter-integrated circuit bus
JP4988671B2 (ja) 2008-08-29 2012-08-01 インターナショナル・ビジネス・マシーンズ・コーポレーション シリアルバスシステム及びハングアップスレーブリセット方法
JP5794137B2 (ja) 2011-12-20 2015-10-14 富士通株式会社 制御システムおよび中継装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117525A1 (en) * 2002-12-17 2004-06-17 James Lee I2C MUX with anti-lock device
CN1991783A (zh) * 2005-12-29 2007-07-04 国际商业机器公司 检测以及校正挂起i2c总线的i2c总线监视器和方法
US20080244029A1 (en) * 2007-03-30 2008-10-02 Yuki Soga Data processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645975A (zh) * 2013-11-28 2014-03-19 华为技术有限公司 一种异常恢复的方法及串行总线传输装置
CN107957885A (zh) * 2017-12-01 2018-04-24 天津麒麟信息技术有限公司 一种基于飞腾平台的pcie链路设备待机与恢复方法

Also Published As

Publication number Publication date
US20130159585A1 (en) 2013-06-20
JP5794137B2 (ja) 2015-10-14
EP2608049A1 (en) 2013-06-26
US9111052B2 (en) 2015-08-18
KR101351194B1 (ko) 2014-01-14
KR20130071357A (ko) 2013-06-28
JP2013130961A (ja) 2013-07-04
EP2608049B1 (en) 2015-02-25

Similar Documents

Publication Publication Date Title
CN103176937A (zh) 控制系统和中继设备
US10229019B2 (en) Power fail circuit for multi-storage-device arrays
US7634667B2 (en) User-configurable power architecture with hot-pluggable power modules
JP2533612B2 (ja) メモリのデ―タ保護方式
US7646382B2 (en) Digital power manager for controlling and monitoring an array of point-of-load regulators
US8650419B2 (en) Storage apparatus and its control method
US6691248B1 (en) Method and apparatus for controlling supply of power, and storage medium
US20070094446A1 (en) Storage system
TWI388105B (zh) 用於電池備份系統的裝置
US7032128B2 (en) Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer
CN101494564B (zh) 一种电源监控装置及单板热备份的实现方法
US20110078471A1 (en) Access control apparatus of data storage device
CN108399116A (zh) 一种服务器上电状态监测系统及方法
US8499130B2 (en) Information processing apparatus, information processing method, and recording medium that records history information control program
US11294445B2 (en) Information processing apparatus and method of controlling information processing apparatus
CN111506332A (zh) 可被远程控制的数据储存装置及远程控制系统
CN104656478A (zh) 一种多电源模块的控制电路及控制方法
CN110719236A (zh) 单板，背板式交换机，及连接电源的方法
CN104657304B (zh) 电子控制单元
US8634156B2 (en) Storage system, storage control apparatus, and storage control method
JPH08116574A (ja) 機器管理装置
JPH05204818A (ja) データ処理システムにおける障害情報収集方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626