CN103166578A - 放大器 - Google Patents

放大器 Download PDF

Info

Publication number
CN103166578A
CN103166578A CN2012104273672A CN201210427367A CN103166578A CN 103166578 A CN103166578 A CN 103166578A CN 2012104273672 A CN2012104273672 A CN 2012104273672A CN 201210427367 A CN201210427367 A CN 201210427367A CN 103166578 A CN103166578 A CN 103166578A
Authority
CN
China
Prior art keywords
signal
output signal
converter
distributor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012104273672A
Other languages
English (en)
Inventor
马庭透
木村重一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103166578A publication Critical patent/CN103166578A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了放大器。一种放大器包括：信号处理电路，其生成与输入信号正交的正交信号；第一D/A变换器，其将正交信号变换成第一模拟信号；第二D/A变换器，其将所述输入信号变换成第二模拟信号；以及模拟计算电路，其基于来自所述第一D/A变换器的第一模拟信号和来自所述第二D/A变换器的第二模拟信号来生成恒包络信号。

Description

放大器
技术领域
这里讨论的实施方式涉及一种发送机。
背景技术
移相放大技术是已知的。通过移相放大技术执行放大处理的移相放大器还被称为“恒包络放大器”。
移相放大器执行向量分解，以将输入信号分解成两个恒定幅度的两个信号。也就是说，移相放大器执行幅相变换，以将输入信号变换成两个信号。移相放大器对经受了向量分解的所述两个信号执行D/A变换，并放大所述两个信号。然后，移相放大器把这两个信号合成在一起。通过执行这种处理，可提高放大器的效率。
恒包络线性放大器是已知的，其中，相对于用于提高放大器效率的恒包络高效放大器而言，所述恒包络线性放大器的线性提高（例如，参看专利文献1）。
专利文献1：日本特开平第No.H3-232306号公报。
移相放大器执行幅相变换，以将输入信号变换成两个恒幅的两个信号。当输入信号经受了幅相变换而被变换成两个恒幅的两个信号时，通过幅相变换所获得的两个信号的频带增加。
图1A至图2C示出了幅相变换处理。
图1A示出了输入信号的示例。用正弦波表示输入信号，随着时间的过去，幅度如（1）、（2）、（3）、（4）和（5）所示地变化。
图1B示出了在相平面上信号的时间迁移（time transition）的示例。在相平面上，假设X轴是I相（同相），Y轴是Q相（正交相），信号在X轴上变化。
图1C示出了信号的频率分量的示例。信号在I相上变化，因此信号的频率分量不会变宽。
图2A示出了对输入信号执行幅相变换处理的处理的示例。当执行幅相变换时，幅度和相位按（1）、（2）、（3）、（4）和（5）的顺序变化。
图2B示出了在相平面上信号的时间迁移的示例。在相平面上，假设X轴是I相，Y轴是Q相，信号在由X轴和Y轴表示的平面上变化。
图2C示出了信号的频率分量的示例。信号在由I相和Q相表示的平面上变化，因此信号的频率分量变宽。
图3示出了放大器电路10的示例。
放大器电路10包括幅相变换器121和122、D/A变换器141和142、放大器161和162以及合成器18。
输入信号通过幅相变换器121和122经受幅相变换。通过幅相变换器121和122经受了幅相变换的输入信号通过D/A变换器141和142经受D/A变换。通过D/A变换器141和142经受了D/A变换的信号被放大器161和162放大。放大器161和162放大后的信号由合成器18合成在一起。输出合成器18合成在一起的信号。
图3中的（A）示出了作为输入到放大器电路10的输入信号的示例的多载波调制波的频谱。通过幅相变换器121和122经受幅相变换，输入信号的频带变宽。因此，由D/A变换器141和142变换成模拟信号的输入信号的频带变宽。图3中的（B）示出了由D/A变换器142变换成模拟信号的输入信号的频谱。由D/A变换器141变换成模拟信号的输入信号的频率也与图3中的（B）基本相同。
为了变换宽频带的信号，D/A变换器需要具有一定程度的精度。也就是说，D/A变换器需要具有高分辨率性能。此外，为了处理宽频带的信号，D/A变换器需要具有高的处理速度。也就是说，需要D/A变换器的采样率高。因此，需要具有高分辨率性能和高采样率的D/A变换器，但难以制备这种D/A变换器。
此外，当放大器161和162具有不同属性时，不可能实现零输出。当不可能实现零输出时，不可能使用预失真方法作为失真补偿方法。
发明内容
本发明的一个方面的目的在于提供一种有效执行生成恒包络信号的处理的放大器。
根据实施方式的一个方面，一种放大器包括：信号处理电路，其生成与输入信号正交的正交信号；第一D/A变换器，其将正交信号变换成第一模拟信号；第二D/A变换器，其将所述输入信号变换成第二模拟信号；以及模拟计算电路，其基于来自所述第一D/A变换器的第一模拟信号和来自所述第二D/A变换器的第二模拟信号来生成恒包络信号。
附图说明
图1A至图1C示出了幅相变换处理；
图2A至图2C示出了幅相变换处理；
图3示出了放大器电路的示例；
图4示出了根据实施方式的基站；
图5A至图5C示出了发送机执行的处理；
图6A至图6C示出了发送机执行的处理；
图7示出了根据一个实施方式的发送机；
图8示出了根据一个实施方式（部分1）的模拟计算电路；
图9示出了根据一个实施方式（部分2）的模拟计算电路；
图10示出了根据一个实施方式的发送机的操作的流程图；
图11示出了发送机的变型；以及
图12示出了根据一个实施方式的失真补偿电路。
具体实施方式
将参照附图解释本发明的优选实施方式。用相同的标号表示相同的部件，并省略重复描述。
基站
图4示出了根据实施方式的基站100。图4主要示出了基站100的硬件构造。
基站100包括基带单元（BBU：base band unit）102和射频拉远头（RRH：remoteradio header）110。图4示出一个射频拉远头110，但可以存在两个或更多个射频拉远头110。
基带单元102执行基带信号处理。基带单元102包括处理与网络交换的数据的数据处理单元104。数据处理单元104可以由DSP（数字信号处理器）实现。此外，数据处理单元104可以由FPGA（现场可编程门阵列）实现。此外，数据处理单元104可以由专用LSI（大规模集成电路）实现。
基带单元102包括发送数据送出单元106。发送数据送出单元106连接到数据处理单元104和RRH 110。发送数据送出单元106将数据从数据处理单元104向RRH110发送。发送数据送出单元106可以由E/O变换器（电/光变换器）实现。在这种情况下，E/O变换器将来自数据处理单元104的电信号变换成光信号。变换成光信号的来自数据处理单元104的电信号经光纤输入RRH 110。发送数据送出单元106可以由并-串变换器实现。在这种情况下，由并-串变换器将来自数据处理单元104的并行信号变换成串行信号。已变换成串行信号的来自数据处理单元104的并行信号经拨号信号传输路径输入到RRH 110。
基带单元102包括接收数据接受单元108。接收数据接受单元108连接到数据处理单元104和RRH 110。接收数据接受单元108将来自RRH 110的数据输入到数据处理单元104。接收数据接受单元108可以由O/E变换器（光/电变换器）实现。在这种情况下，O/E变换器将来自RRH 110的光信号变换成电信号。来自RRH 110的光信号经光纤输入到基带单元102。O/E变换器将变换成电信号的来自RRH 110的光信号输入到数据处理单元104。接收数据接受单元108可以由串-并变换器实现。在这种情况下，串-并变换器将来自RRH 110的串行信号变换成并行信号。所述串行信号从RRH 110经数字信号传输路径输入到基带单元102。串并变换器将已变换成并行信号的来自RRH 110的串行信号输入到数据处理单元104。
RRH 110是基站的无线单元。RRH 110包括发送数据接受单元112。发送数据接受单元112连接到发送数据送出单元106。发送数据接受单元112将来自基带单元102的数据输入到载波合成单元114。发送数据接受单元112可以由O/E变换器实现。在这种情况下，O/E变换器将来自基带单元102的光信号变换成电信号。所述光信号从基带单元102经光纤输入到发送数据接受单元112。O/E变换器将变换成电信号的来自基带单元102的光信号输入到载波合成单元114。发送数据接受单元112可以由串-并变换器实现。在这种情况下，串-并变换器将来自基带单元102的串行信号变换成并行信号。来自基带单元102的串行信号经数字信号传输路径输入到RRH 110。串-并变换器将已变换成并行信号的来自基带单元102的串行信号输入到载波合成单元114。
RRH 110包括载波合成单元114。载波合成单元114连接到发送数据接受单元112。载波合成单元114将来自发送数据接受单元112的数据和载波信号合成在一起。载波合成单元114将与载波信号合成在一起的信号输入到发送机116。载波合成单元114可以由FPGA实现。此外，载波合成单元114可以由专用LSI实现。
RRH 110包括发送机116。发送机116连接到载波合成单元114。发送机116放大来自载波合成单元114的信号。发送机116将来自载波合成单元114的放大后的信号输入到天线共享滤波器118。来自发送机116的信号通过天线共享滤波器118经受频带限制，并从天线120被发送。
RRH 110包括天线共享滤波器118。天线共享滤波器118连接到发送机116。天线共享滤波器118对来自发送机116的信号执行频带限制。天线共享滤波器118从天线120发送经受了频带限制的来自发送机116的信号。天线共享滤波器118对来自天线120的信号执行频带限制。天线共享滤波器118将经受了频带限制的来自天线120的信号输入到接收器122。
RRH 110包括天线120。天线120连接到天线共享滤波器118。天线120发送来自天线共享滤波器118的信号。天线120接收无线信号。该无线信号被输入到天线共享滤波器118。
RRH 110包括接收器122。接收器122连接到天线共享滤波器118。接收器122从天线共享滤波器118接收信号。接收器122将接收到的信号输入到载波分离单元124。
RRH 110包括载波分离单元124。载波分离单元124连接到接收器122。载波分离单元124从自接收器122接收的信号中分离出载波信号。载波分离单元124可以由FPGA实现。此外，载波分离单元124可以由专用LSI实现。
RRH 110包括接收数据送出单元126。接收数据送出单元126连接到载波分离单元124。接收数据送出单元126将载波分离单元124分离出了载波信号的信号发送到基带单元102。接收数据送出单元126可以由E/O变换器实现。在这种情况下，E/O变换器将来自载波分离单元124的电信号变换成光信号。已变换成光信号的来自载波分离单元124的电信号经光纤输入到基带单元102。此外，接收数据送出单元126可以由并-串变换器实现。在这种情况下，并-串变换器将来自载波分离单元124的并行信号变换成串行信号。已变换成串行信号的来自载波分离单元124的并行信号经数字信号传输线路输入到基带单元102。
发送机116
图5A至图6C示出了发送机116执行的处理。
发送机116连接到载波合成单元114。发送机116包括用于放大来自载波合成单元114的信号的放大器。在以下，将主要对发送机116的放大器进行描述。
在发送机116中，输入来自载波合成单元114的信号。发送机116基于来自载波合成单元114的信号创建与来自载波合成单元114的信号正交的信号。
具体地，由式（1）表示来自载波合成单元114的信号。
x(t)exp(jθ(t))                (1)
在式（1）中，“x(t)”是大小被归一化为1的幅度分量，“exp”是自然对数的底，“j”是虚数单位，“θ(t)”是相位分量。
在以下，将从载波合成单元114输入到发送机116的信号称为“原输入信号分量”。由图5A中的下面的图和图6A表示原输入信号分量。图6A至图6C示出了作为原输入信号分量的示例的调制波信号的频谱。将与原输入信号分量正交的信号称为“辅助信号分量”。由图5A中的上面的图和图6B表示辅助信号分量。
由式（2）表示辅助信号分量。
± k ( ( 1 - x ( t ) 2 ) ) exp ( jθ ( t ) ) - - - ( 2 )
在式（2）中，“k”是辅助信号系数，并且可以是1、-1、j和-j的值。
通过对原输入信号分量执行幅相变换获得式（2）。
给出对幅相变换处理的描述。
图5A示出了具有沿着从输入信号的时间轴延伸的线的中心“O”、半径为1的圆。正弦波上的各点可以被表示为在该圆上旋转的向量。
例如，在公式（1）中，在时间t，可以根据x(t)exp(jθ(t))获得原输入信号分量。在图5A中，x(t)在正弦波上示为“A”，并且在圆上示为“α”。从圆上的“α”落到时间轴的垂线与时间轴的交叉点是“β”。
在这种情况下，考虑直角三角形Oαβ。Oα的长度是1，而αβ的长度是A。因此，根据勾股定理，由
Figure BDA00002335014200062
来表示与αβ正交的Oβ的长度。通过在
Figure BDA00002335014200063
中包括相位分量，获得由式（2）表示的辅助信号分量。
发送机116对辅助信号分量执行D/A变换。此外，发送机116对原输入信号分量执行D/A变换。
发送机116使用变换成模拟信号的辅助信号分量和变换成模拟信号的原输入信号分量，来生成恒包络信号。
具体地，发送机116生成与变换成模拟信号的辅助信号分量具有180度的相位差的信号。180度是一个示例。发送机116将变换成模拟信号的不具有相位差的辅助信号分量与变换成模拟信号的原输入信号分量合成在一起，并生成合成信号（以下，“第一合成信号”）。发送机116将与变换成模拟信号的辅助信号分量具有180的相位差的信号与变换成模拟信号的原输入信号分量合成在一起，生成合成信号（以下，“第二合成信号”）。
发送机116对第一合成信号和第二合成信号进行放大。发送机116将放大后的第一合成信号和放大后的第二合成信号合成在一起。图6C示出了通过将放大后的第一合成信号和放大后的第二合成信号合成（相加）在一起所获得的信号。
如图5B中的下面的图所示，在根据一个实施方式的发送机116中，原输入信号分量的频带不变宽。原输入信号分量的频带不变宽，因此，发送机116的与原输入信号分量对应的部分不需要具有对宽带信号执行D/A变换处理的功能。也就是说，D/A变换器可以具有低采样率。此外，D/A变换器不需要具有对宽带信号执行D/A变换处理的功能，因此不需要具有高处理速度。
同时，辅助信号分量的频带变宽。辅助信号分量的频带变宽，但辅助信号分量在被放大之前被变换成恒包络信号。该恒包络信号在放大器的饱和电平工作，因此，不需要精确地执行D/A变换器处理。也就是说，低分辨率性能的D/A变换器就足够。需要D/A变换器的处理速度高，但不需要精度高。
如上所述，在根据一个实施方式的发送机116中，放大器不需要以高速度且高精度地执行D/A变换处理。也就是说，不使用具有高采样率和高分辨率性能的D/A变换器来构造发送机116的放大器。
图7示出了根据一个实施方式的发送机116。图7主要示出了发送机116中包括的放大器的硬件构造。
发送机116包括信号处理电路202。信号处理电路202与载波合成单元114连接。信号处理电路202利用来自载波合成单元114的信号作为原输入信号分量，基于来自载波合成单元114的信号来创建辅助信号分量的信号。
具体地讲，由式（1）来表示来自载波合成单元114的信号。
由式（2）来表示辅助信号分量。
信号处理电路202将辅助信号分量输入到D/A变换器2041中，并将原输入信号分量输入到D/A变换器2042中。可以由LSI或FPGA来实现载波合成单元114的功能和信号处理电路202的功能。
发送机116包括D/A变换器2041。D/A变换器2041连接到信号处理电路202。D/A变换器2041将来自信号处理电路202的辅助信号分量变换成模拟信号。D/A变换器2041将已变换成模拟信号的辅助信号分量输入到模拟计算电路206。
发送机116包括D/A变换器2042。D/A变换器2042连接到信号处理电路202。D/A变换器2042将来自信号处理电路202的原输入信号分量变换成模拟信号。D/A变换器2042将已变换成模拟信号的原输入信号分量输入到模拟计算电路206。
发送机116包括模拟计算电路206。模拟计算电路206连接到D/A变换器2041和2042。模拟计算电路206使用来自D/A变换器2041的模拟信号和来自D/A变换器2042的模拟信号生成恒包络信号。具体地，模拟计算电路206生成与来自D/A变换器2041的模拟信号具有180度的相位差的信号。模拟计算电路206将来自D/A变换器2041的不具有相位差的模拟信号与来自D/A变换器2042的模拟信号合成在一起，生成第一合成信号。模拟计算电路206将与来自D/A变换器2041的模拟信号具有180度的相位差的信号与来自D/A变换器2042的模拟信号合成在一起，生成第二合成信号。模拟计算电路206将第一合成信号输入到放大器2081。模拟计算电路206将第二模拟合成信号输入到放大器2082。
发送机116包括放大器2081。放大器2081连接到模拟计算电路206。放大器2081对来自模拟计算电路206的第一合成信号进行放大。放大器2081将放大后的第一合成信号输入到合成器210。放大器2081可以由输入匹配电路（未示出）、放大元件（未示出）和输出匹配电路（未示出）来实现，其中，来自模拟计算电路206的输出信号被输入到输入匹配电路，来自输入匹配电路的输出信号被输入到放大元件，而来自放大元件的输出信号被输入到输出匹配电路。来自输出匹配电路的输出信号被输入到合成器210。放大元件可以由例如晶体管实现。
发送机116包括放大器2082。放大器2082连接到模拟计算电路206。放大器2082对来自模拟计算电路206的第二合成信号进行放大。放大器2082将放大后的第二合成信号输入到合成器210。放大器2082可以由输入匹配电路（未示出）、放大元件（未示出）和输出匹配电路（未示出）来实现，其中，来自模拟计算电路206的输出信号被输入到输入匹配电路，来自输入匹配电路的输出信号被输入到放大元件，而来自放大元件的输出信号被输入到输出匹配电路。来自输出匹配电路的输出信号被输入到合成器210。放大元件可以由例如晶体管实现。
发送机116包括合成器210。合成器210连接到放大器2081和放大器2082。合成器210将来自放大器2081的放大后的第一合成信号和来自放大器2082的放大后的第二合成信号合成在一起。合成器210输出通过将来自放大器2081的放大后的第一合成信号和来自放大器2082的放大后的第二合成信号合成在一起所创建的信号。在合成器210处，沿传输路径（未示出）传输的来自放大器2081的输出信号和沿传输路径（未示出）传输的来自放大器2082的输出信号相加在一起。
模拟计算电路206
图8示出了根据一个实施方式（部分1）的模拟计算电路206。
根据一个实施方式（部分1）的模拟计算电路206包括180度分配器、同相分配器和两个90度合成器。
模拟计算电路206包括分配器3021。分配器3021连接到D/A变换器2041。D/A变换器2041输出在式（2）中当k=1时的信号。分配器3021生成与来自D/A变换器2041的模拟信号不具有相位差的信号和与来自D/A变换器2041的模拟信号具有180度的相位差的信号。也就是说，分配器3021由180度分配器实现，并输出相位相对于来自D/A变换器2041的模拟信号延迟了180度的信号。分配器3021可以由180度的混合电路实现。分配器3021将来自D/A变换器2041的不具有相位差的模拟信号输入到合成器3041。分配器3021将相对于来自D/A变换器2041的模拟信号具有180度的相位差的信号输入到合成器3042。
模拟计算电路206包括分配器3022。分配器3022连接到D/A变换器2042。分配器3022由同相分配器实现，并将来自D/A变换器2042的模拟信号输入到合成器3041和3042。
模拟计算电路206包括合成器3041。合成器3041连接到分配器3021和3022。合成器3041可以由90度的混合电路实现。合成器3041通过在来自分配器3021的模拟信号和来自分配器3022的模拟信号之间应用90度的相位差，来将所述信号合成在一起，生成第一合成信号。合成器3041将第一合成信号输入到放大器2081中。
模拟计算电路206包括合成器3042。合成器3042连接到分配器3021和分配器3022。合成器3042可以由90度的混合电路实现。合成器3042通过在来自分配器3021的模拟信号和来自分配器3022的模拟信号之间应用90度的相位差，将所述信号合成在一起，生成第二合成信号。合成器3042将第二合成信号输入到放大器2082中。
图9示出了根据一个实施方式（部分2）的模拟计算电路206。
根据一个实施方式（部分2）的模拟计算电路206包括180度分配器、同相分配器和两个同相合成器。
模拟计算电路206包括分配器3021。分配器3021连接到D/A变换器2041。D/A变换器2041输出在式（2）中当k=1时的信号。分配器3021生成相对于来自D/A变换器2041的模拟信号不具有相位差的信号和相对于来自D/A变换器2041的模拟信号具有180度的相位差的信号。也就是说，分配器3021由180度分配器实现，并输出相位相对于来自D/A变换器2041的模拟信号延迟了180度的信号。分配器3021可以由180度的混合电路实现。分配器3021将来自D/A变换器2041的不具有相位差的模拟信号输入到合成器3061。分配器3021将相对于来自D/A变换器2041的模拟信号具有180度的相位差的信号输入到合成器3062。
模拟计算电路206包括分配器3022。分配器3022连接到D/A变换器2042。分配器3022由同相分配器实现，并将来自D/A变换器2042的模拟信号输入到合成器3061和3062。
模拟计算电路206包括合成器3061。合成器3061连接到分配器3021和3022。合成器3061可以由同相合成器实现，将来自分配器3021的模拟信号和来自分配器3022的模拟信号同相合成在一起，生成第一合成信号。合成器3061将第一合成信号输入到放大器2081中。
模拟计算电路206包括合成器3062。合成器3062连接到分配器3021和分配器3022。合成器3062可以由同相合成器实现，将来自分配器3021的模拟信号和来自分配器3022的模拟信号同相合成在一起，生成第二合成信号。合成器3062将第二合成信号输入到放大器2082中。
发送机116
图10示出了根据一个实施方式的发送机116的操作。主要描述发送机116中包括的放大器的操作。
在步骤S1002，信号处理电路202根据原输入信号分量计算辅助信号分量。
在步骤S1004，信号处理电路202将辅助信号系数应用于辅助信号分量。也就是说，信号处理电路202将辅助信号分量乘以辅助信号系数。辅助信号系数可以是预先设置的。
在步骤S1006，D/A变换器2041对应用了辅助信号系数的辅助信号分量执行D/A变换。
在步骤S1008，模拟计算电路206对通过在步骤S1006执行D/A变换所获得的模拟信号执行相位差分配。相位差可以是由辅助信号系数决定的值。例如，模拟计算电路206在执行分配时应用180度的相位差。
在步骤S1010，D/A变换器2042对原输入信号分量执行D/A变换。
在步骤S1012，模拟计算电路206对在步骤S1010对原输入信号分量执行D/A变换所获得的模拟信号执行同相分配。
在步骤S1014，模拟计算电路206将通过在步骤S1012执行同相分配所获得的输入信号系的信号与通过在步骤S1008执行同相分配所获得的辅助信号系的信号合成在一起，生成第一合成信号。
在步骤S1016，放大器2081对第一合成信号进行放大。
在步骤S1018，模拟计算电路206将通过在步骤S1012执行同相分配所获得的输入信号系的信号与通过在步骤S1008执行同相分配所获得的辅助信号系的信号合成在一起，生成第二合成信号。
在步骤S1020，放大器2082对第二合成信号进行放大。
在步骤S1022，合成器210将在步骤S1016放大后的第一合成信号和在步骤S1020放大后的第二合成信号合成在一起。
在步骤S1024，合成器210输出通过将放大后的第一合成信号和放大后的第二合成信号合成在一起所获得的信号。
变型
图11示出了发送机116的变型。发送机116包括用于放大来自载波合成单元114的信号的放大器。在以下，主要描述发送机116中包括的放大器。
根据实施方式的发送机116与图7中示出的发送机不同之处在于包括频带限制单元212。频带限制单元212连接到信号处理电路202和D/A变换器2041。频带限制单元212限制来自信号处理电路202的辅助信号分量的频带。具体地，频带限制单元212可以由低通滤波器（LPF）实现。
输入到D/A变换器2041的辅助信号分量不在不受限的频带内。也就是说，辅助信号分量的频带变宽，但带宽被限制。频带限制单元212使得辅助信号分量通过低频带。通过包括频带限制单元212，输入到D/A变换器2041的辅助信号分量的频带变窄，因此D/A变换器2041的D/A变换处理速度可以低。也就是说，D/A变换器2041可以用具有低采样率的D/A变换器来实现。
通过包括频带限制单元212，输入到放大器2081的辅助信号分量和输入到放大器2082的辅助信号分量可以偏离恒包络信号。然而，放大器2081和2082正执行饱和操作，所以性能没有显著下降。
失真补偿电路
图12示出了通过使用根据变型的发送机116实现的、根据一个实施方式的失真补偿电路。
失真补偿电路包括分配器402。分配器402连接到发送机116。分配器402分配来自发送机116的输出信号。分配器402经延迟线404将所分配的信号输入到减法器406。分配器402将所分配的信号输入到减法器412中。
同时，来自载波合成单元114的输出信号经延迟线408输入到幅/相调节器410。
幅/相调节器410经延迟线404连接到载波合成单元114。幅/相调节器410调节来自载波合成单元114的输出信号的幅度和相位的偏差。幅/相调节器410将已经调节了幅度和相位的偏差的信号输入到减法器412。
减法器412连接到分配器402和幅/相调节器410。减法器412通过获得来自分配器402的输出信号和来自幅/相调节器410的输出信号之间的差，来检测误差信号。来自减法器412的误差信号输入到幅/相调节器414。
幅/相调节器414连接到减法器412。幅/相调节器414调节来自减法器412的误差信号的幅度和相位的偏差。幅/相调节器414将已经调节了幅度和相位的偏差的误差信号输入到放大器416。
放大器416连接到幅/相调节器414。放大器416对来自幅/相调节器414的误差信号进行放大。幅/相调节器414将放大后的误差信号输入到减法器406。
减法器406连接到分配器402和放大器416。减法器406通过获得来自分配器402的输出信号和来自放大器416的误差信号之间的差，从来自发送机116的信号中去除误差分量。因此，执行失真补偿。减法器406输出已经过失真补偿的信号。
利用根据一个实施方式的失真补偿电路，可以通过利用原输入信号分量检测误差。因此，在不提供用于生成原输入信号分量的电路的情况下，执行失真补偿。
根据本发明的实施方式，可以有效地执行生成恒包络信号的处理。

Claims (13)

1.一种放大器，该放大器包括：
信号处理电路，其生成与输入信号正交的正交信号；
第一D/A变换器，其将所述正交信号变换成第一模拟信号；
第二D/A变换器，其将所述输入信号变换成第二模拟信号；以及
模拟计算电路，其基于来自所述第一D/A变换器的所述第一模拟信号和来自所述第二D/A变换器的所述第二模拟信号，生成恒包络信号。
2.根据权利要求1所述的放大器，其中，
所述第二D/A变换器具有比所述第一D/A变换器的分辨率性能高的分辨率性能，并且
所述第一D/A变换器具有比所述第二D/A变换器的采样率高的采样率。
3.根据权利要求1或2所述的放大器，其中，
所述模拟计算电路包括：
第一分配器，其将来自所述第一D/A变换器的第一输出信号分配成该第一输出信号和相对于该第一输出信号具有相位差的第二输出信号，
第二分配器，其将来自所述第二D/A变换器的第三输出信号分配成该第三输出信号和与该第三输出信号具有相同相位的第四输出信号，
第一合成器，其将来自所述第一分配器的所述第一输出信号与来自所述第二分配器的所述第三输出信号合成在一起，以及
第二合成器，其将来自所述第一分配器的所述第二输出信号与来自所述第二分配器的所述第四输出信号合成在一起。
4.根据权利要求1所述的放大器，该放大器还包括：
频带限制滤波器，其限制所述正交信号的频带，其中，
所述第一D/A变换器将频带已经被所述频带限制滤波器限制的所述正交信号变换成所述第一模拟信号。
5.根据权利要求4所述的放大器，其中，
所述第二D/A变换器具有比所述第一D/A变换器的分辨率性能高的分辨率性能。
6.根据权利要求1、2、4和5中的任一项所述的放大器，其中，在由x(t)exp(jθ(t))表示所述输入信号的情况下，所述信号处理电路生成由
Figure FDA00002335014100021
表示的所述正交信号，其中，k是由1、-1、j和-j表示的系数，“x(t)”是大小被归一化为1的幅度分量，“exp”是自然对数的底，“j”是虚数单位，“θ(t)”是相位分量。
7.根据权利要求1所述的放大器，其中，
所述模拟计算电路包括：
第一分配器，其将来自所述第一D/A变换器的第一输出信号分配成该第一输出信号和相对于该第一输出信号具有相位差的第二输出信号；
第二分配器，其将来自所述第二D/A变换器的第三输出信号分配成该第三输出信号和与该第三输出信号具有相同相位的第四输出信号；
第一合成器，其将来自所述第一分配器的所述第一输出信号与来自所述第二分配器的所述第三输出信号带有相位差地合成在一起；以及
第二合成器，其将来自所述第一分配器的所述第二输出信号与来自所述第二分配器的所述第四输出信号带有相位差地合成在一起。
8.根据权利要求1所述的放大器，其中，
所述模拟计算电路包括：
第一分配器，其将来自所述第一D/A变换器的第一输出信号分配成该第一输出信号和相对于该第一输出信号具有相位差的第二输出信号；
第二分配器，其将来自所述第二D/A变换器的第三输出信号分配成该第三输出信号和与该第三输出信号具有相同相位的第四输出信号；
第一合成器，其将来自所述第一分配器的所述第一输出信号与来自所述第二分配器的所述第三输出信号同相地合成在一起；以及
第二合成器，其将来自所述第一分配器的所述第二输出信号与来自所述第二分配器的所述第四输出信号同相地合成在一起。
9.根据权利要求3所述的放大器，该放大器还包括：
第一放大器，其放大来自所述第一合成器的第五输出信号；
第二放大器，其放大来自所述第二合成器的第六输出信号；以及
第三合成器，其将已经被所述第一放大器放大后的、来自所述第一合成器的第五输出信号与已经被所述第二放大器放大后的、来自所述第二合成器的第六输出信号合成在一起。
10.根据权利要求9所述的放大器，该放大器还包括：
第三分配器，其将来自所述第三合成器的第七输出信号分配为第八输出信号和第九输出信号；
第一减法器，其求出所述第三分配器进行分配所获得的所述第八输出信号与所述输入信号之间的差；以及
第二减法器，其求出所述第三分配器进行分配所获得的所述第九输出信号与来自所述第一减法器的第十输出信号之间的差。
11.一种包括权利要求1所述的放大器的发送机。
12.一种包括权利要求11所述的发送机的基站。
13.一种放大器所执行的方法，所述方法包括以下步骤：
生成与输入信号正交的正交信号；
通过将所述正交信号变换成模拟信号来生成第一模拟信号；
通过将所述输入信号变换成模拟信号来生成第二模拟信号；以及
基于所述第一模拟信号和所述第二模拟信号来生成恒包络信号。
CN2012104273672A 2011-12-08 2012-10-31 放大器 Pending CN103166578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011269365A JP5772557B2 (ja) 2011-12-08 2011-12-08 増幅器
JP2011-269365 2011-12-08

Publications (1)

Publication Number Publication Date
CN103166578A true CN103166578A (zh) 2013-06-19

Family

ID=47257453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012104273672A Pending CN103166578A (zh) 2011-12-08 2012-10-31 放大器

Country Status (5)

Country Link
US (1) US9059664B2 (zh)
EP (1) EP2602931B1 (zh)
JP (1) JP5772557B2 (zh)
KR (1) KR101394769B1 (zh)
CN (1) CN103166578A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112703677A (zh) * 2018-09-07 2021-04-23 华为技术有限公司 信号处理方法及系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6177057B2 (ja) * 2013-09-03 2017-08-09 株式会社メガチップス 無線通信用ｉｃ
US9685981B2 (en) 2015-03-06 2017-06-20 Apple Inc. Radio frequency system hybrid power amplifier systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084146A (ja) * 2000-09-08 2002-03-22 Hitachi Ltd プリディストーション型歪補償電力増幅器
US20040185805A1 (en) * 2003-02-21 2004-09-23 Postech Foundation LINC power transmitter
CN101296214A (zh) * 2008-06-25 2008-10-29 中国电子科技集团公司第五十四研究所 时间正交频分复用调制解调器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1232022A (en) * 1983-11-30 1988-01-26 Eisuke Fukuda Radio communication system
US5287069A (en) 1990-02-07 1994-02-15 Fujitsu Limited Constant-amplitude wave combination type amplifier
JP2758682B2 (ja) 1990-02-07 1998-05-28 富士通株式会社 定振幅波合成形増幅器
JPH0495409A (ja) * 1990-08-13 1992-03-27 Fujitsu Ltd 増幅器
US5710521A (en) * 1995-12-29 1998-01-20 Qualcomm Incorporated Out-of-band compensation for non-linear device
BR9909353A (pt) * 1998-04-02 2000-12-12 Ericsson Inc Amplificador de potência, processo e aparelho para amplificar um sinal de entrada de ca de amplitude variante e fase variante usando uma fonte de alimentação de cc, processos para amplificar um sinal de entrada de amplitude variante e fase variante a um nìvel de potência desejado, para gerar de um sinal de amplitude variante e fase variante, uma pluralidade de sinais de amplitude constante e fase variante, e para sintetizar de uma forma de onda de entrada, uma forma de onda de saìda em uma carga usando uma fonte de alimentação de cc, transmissor para produzir um sinal de saìda de amplitude variante em um nìvel de potência desejado e em uma frequência portadora desejada, de um sinal de entrada de amplitude variante e fase variante, sistema para gerar de um sinal de amplitude variante e fase variante, uma pluralidade de sinais de amplitude constante e fase variante, e, aparelho para sintetizar de uma forma de onda de entrada, uma forma de onda de saìda em uma carga usando uma fonte de alimentação de cc
GB9905997D0 (en) * 1999-03-16 1999-05-12 Koninkl Philips Electronics Nv Radio receiver
US6674335B1 (en) * 2002-06-28 2004-01-06 Qualcomm Incorporated Blind linearization using cross-modulation
US7327803B2 (en) * 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
KR100756041B1 (ko) * 2005-06-27 2007-09-07 삼성전자주식회사 믹서를 이용한 도허티 증폭장치 및 송신기
JP4714790B2 (ja) * 2008-01-30 2011-06-29 京セラ株式会社 電力増幅装置及び通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084146A (ja) * 2000-09-08 2002-03-22 Hitachi Ltd プリディストーション型歪補償電力増幅器
US20040185805A1 (en) * 2003-02-21 2004-09-23 Postech Foundation LINC power transmitter
CN101296214A (zh) * 2008-06-25 2008-10-29 中国电子科技集团公司第五十四研究所 时间正交频分复用调制解调器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112703677A (zh) * 2018-09-07 2021-04-23 华为技术有限公司 信号处理方法及系统
CN112703677B (zh) * 2018-09-07 2021-12-28 华为技术有限公司 信号处理方法及系统
US11411587B2 (en) 2018-09-07 2022-08-09 Huawei Technologies Co., Ltd. Signal processing method and system

Also Published As

Publication number Publication date
US9059664B2 (en) 2015-06-16
KR20130064688A (ko) 2013-06-18
EP2602931A2 (en) 2013-06-12
JP5772557B2 (ja) 2015-09-02
US20130147549A1 (en) 2013-06-13
KR101394769B1 (ko) 2014-05-15
EP2602931A3 (en) 2014-10-01
JP2013121139A (ja) 2013-06-17
EP2602931B1 (en) 2015-08-26

Similar Documents

Publication Publication Date Title
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
Sen et al. A versatile experimental testbed for ultrabroadband communication networks above 100 GHz
JP2008028509A (ja) 送信電力増幅器とその制御方法及び無線通信装置
CN104980174A (zh) 一种双频段双输入功放发射机
CN104954294A (zh) 一种发射机的支路相位失配检测和校正系统
CN108649967A (zh) 一种基于零中频芯片的宽带多服务收发机系统
US8868013B2 (en) Apparatus and method for transmitting/receiving signal
CN103166578A (zh) 放大器
CN104054312B (zh) 基于多相调制生成输出信号的发射机前端装置
JP5696622B2 (ja) 無線送信装置
US8693307B2 (en) Wireless communication system, transmitter, receiver and wireless communication method
WO1998051015A1 (en) Multi-channel base station/terminal design covering complete system frequency range
CN110199483B (zh) 一种信号处理方法及设备
JP2020167465A (ja) 送信機及び方法
JP6229738B2 (ja) 送信装置及びその制御方法
US20110098006A1 (en) Transmitter circuit and communication device using the same
JP6428915B2 (ja) 受信回路、受信装置及び受信方法
TWI577159B (zh) 資料分配方法、訊號接收方法、無線傳送及接收裝置
KR101400926B1 (ko) 신호 송신 장치 및 방법
Yang et al. A direct conversion phase conjugation arithmetic for retrodirective antenna array system
CN102355275B (zh) 一种应用于非通用频段的终端及其应用方法
JP2018133716A (ja) 送信装置およびパルス幅変調方法
US9037102B1 (en) Method and apparatus for envelope tracking
WO2011093511A1 (ja) 無線通信システム、送信機およびマルチキャリア通信方法
JP6489357B2 (ja) 通信制御装置、無線装置、通信制御装置の制御方法および制御プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130619