CN103164367B - 信号传输线的阻抗匹配的控制装置和控制方法 - Google Patents

Abstract

本发明提供一种信号传输线的阻抗匹配的控制装置和控制方法，上述控制装置包括一节点和一终端模块。上述节点用以耦接一信号传输线，此信号传输线耦接一数据储存装置。终端模块耦接上述节点，在开启时匹配信号传输线的阻抗并消耗静态功率。上述控制装置在开始自数据储存装置读取数据时的第一时间点开启终端模块，上述控制装置在完成自数据储存装置读取数据时的第二时间点关闭终端模块。

Description

信号传输线的阻抗匹配的控制装置和控制方法

技术领域

本发明是有关于信号传输线的阻抗匹配(impedancematching)，且特别是有关于上述阻抗匹配的一种控制装置和控制方法。

背景技术

双倍数据率动态随机存取存储器(doubledataratedynamicrandomaccessmemory，简称为DDRDRAM)，是目前个人电脑所采用的主流存储器。在个人电脑的系统中，DDRDRAM通常搭配一个控制芯片。在控制芯片自DDRDRAM读取数据时，为了提高读取效能，控制芯片需要一个终端(termination)模块。此终端模块可对控制芯片和DDRDRAM之间的信号传输线路提供阻抗匹配，以避免信号反射而降低读取效能。

上述终端模块通常是并列式终端(paralleltermination)架构，所以无论何时终端模块都有静态功率消耗。当控制芯片在读取模式(readmode)时，因为需要阻抗匹配，静态功率消耗尚可容忍，但是在写入模式(writemode)和闲置模式(idlemode)时，终端模块的静态功率消耗就是没必要的功耗。

为了减少静态功率消耗，可以提高终端模块的电阻值，以减少静态电流，甚至完全关闭终端模块，但是这样做会降低读取效能。

发明内容

本发明提供一种有关于信号传输线的阻抗匹配的控制装置和控制方法，不仅可维持读取效能，而且可降低写入模式和闲置模式的功率消耗。

本发明提出一种控制装置，应用于一信号传输线传输数据时，包括一节点和一终端模块。上述节点用以耦接上述信号传输线，上述信号传输线耦接一数据储存装置。终端模块耦接上述节点，在开启时匹配上述信号传输线的阻抗并消耗静态功率。上述控制装置在开始自数据储存装置读取数据时的第一时间点开启终端模块，上述控制装置在完成自数据储存装置读取数据时的第二时间点关闭终端模块。

本发明另提出一种控制方法，应用于一信号传输线传输数据时，包括下列步骤。首先，在开始自数据储存装置读取数据时的第一时间点开启一终端模块。然后在完成自数据储存装置读取数据时的第二时间点关闭终端模块。其中，终端模块在开启时匹配上述信号传输线的阻抗并消耗静态功率，上述信号传输线耦接一数据储存装置。

基于上述，本发明的控制装置和控制方法只在读取数据时动态开启并关闭终端模块，所以不仅能在读取数据时提供阻抗匹配以维持读取效能，而且能在写入模式和闲置模式时避免终端模块的静态功率消耗。

附图说明

图1是依照本发明一实施例的一种控制装置的示意图。

图2是依照本发明一实施例的一种控制方法的流程图。

图3是依照本发明一实施例的控制装置自数据储存装置读取数据的信号时序图。

附图标号：

110：控制装置

120：终端模块

122、124：终端元件

126：节点

132：输出缓冲器

134：输入缓冲器

136：电源端

138：接地端

150：信号传输线

160：数据储存装置

220、240：流程步骤

CK：时脉信号

DQ：数据信号

DQS：数据撷取信号

T0～T8：时间点

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

图1是依照本发明一实施例的一种控制装置110的示意图。控制装置110包括电源端136、接地端138、节点126、终端模块120、输出缓冲器(outputbuffer)132、以及输入缓冲器(inputbuffer)134。节点126用以耦接信号传输线150，信号传输线150耦接数据储存装置160。控制装置110通过信号传输线150将数据写入数据储存装置160，或自数据储存装置160读取数据。输出缓冲器132耦接节点126，输出控制装置110写入数据储存装置160的数据。输入缓冲器134耦接节点126，接收控制装置110自数据储存装置160读取的数据。终端模块120耦接节点126，而且耦接于电源端136与接地端138之间。

终端模块120包括终端元件122和124。其中终端元件122耦接于电源端136与节点126之间，终端元件124则耦接于节点126与接地端138之间。终端元件122和124可在终端模块120开启时匹配信号传输线150的阻抗，以避免信号反射，提高控制装置110的读取效能。在终端模块120开启时，会有一个静态电流自电源端136经过终端元件122和124流入接地端138，所以终端模块120在开启时会有静态功率的消耗。

举例来说，数据储存装置160可以是个人电脑主机板上的DDRDRAM，控制装置110可以是DDRDRAM的控制芯片。或者，数据储存装置160可以是硬盘机，控制装置110可以是硬盘机的控制芯片。本发明并不限定数据储存装置160的种类。数据储存装置160可以是任何一种有数据储存能力的硬体装置，控制装置110可以是对应的控制芯片或控制电路。

图1中的终端元件122和124，其组成可以各自由一个阻抗元件及一个开关组合而成，上述阻抗元件则可以使用晶体管(transistor)之类的主动式元件或电阻之类的被动式元件。另外，图1所示仅为其中一种实施态样，并非用以限定本发明。终端模块120更可以仅用一个终端元件耦接于节点126与电源端136之间，上述的单一终端元件同样可以由一个阻抗元件及一个开关组合而成。

图2是依照本发明一实施例的一种控制方法的流程图。此控制方法可由控制装置110或其他有相同功能的装置执行。以控制装置110为例。首先，控制装置110在开始自数据储存装置160读取数据时的第一时间点开启终端模块120(步骤220)。终端模块120开启之后会提供信号传输线150的阻抗匹配，同时开始消耗静态功率。然后，控制装置110在完成自数据储存装置160读取数据时的第二时间点关闭终端模块120(步骤240)。终端模块120关闭之后不再提供阻抗匹配，不过此时控制装置110不在读取模式，也不需要控制装置110这一端的阻抗匹配。另外，终端模块120关闭之后会停止静态功率的消耗，有助于降低控制装置110在写入模式和闲置模式所消耗的功率。

控制装置110和数据储存装置160之间的信号交换必然遵循数据储存装置160所支援的标准规范，因此控制装置110可依据此标准规范得知数据的读取何时开始，以及何时结束，以决定开启终端模块120的第一时间点和关闭终端模块120的第二时间点。

举例而言，图3是依照本发明一实施例的控制装置110自数据储存装置160读取数据的信号时序图。在此实施例中，数据储存装置160是DDRDRAM，遵循JEDEC固态科技协会(JEDECSolidStateTechnologyAssociation)所制定的DDRDRAM标准规格。当控制装置110自数据储存装置160读取数据时，数据储存装置160提供一个数据撷取信号DQS和至少一个数据信号DQ至控制装置110。控制装置110根据数据撷取信号DQS撷取每一个数据信号DQ的数值，而且控制装置110根据数据撷取信号DQS决定上述的第一时间点和第二时间点。图3的CK是来自数据储存装置160的时脉信号，在CK的每一个时脉周期，数据储存装置160可送出两笔数据至控制装置110。

当数据储存装置160即将发送数据至控制装置110时，数据储存装置160会使数据撷取信号DQS自高阻抗状态进入逻辑低状态，这个逻辑低状态会持续一个时脉周期。如图3所示，数据撷取信号DQS在T3之前处于高阻抗状态，在T3至T4的一个时脉周期之中处于逻辑低状态。控制装置110可将开启终端模块120的第一时间点设置于T3至T4的时脉周期之中，以准备接收来自数据储存装置160的数据。

接下来，数据储存装置160在T4至T6的两个时脉周期中总共送出四笔数据至控制装置110。当数据储存装置160完成发送数据至控制装置110之后，数据储存装置160会使数据撷取信号DQS恢复为高阻抗状态。如图3所示，数据撷取信号DQS在T6恢复为高阻抗状态，此时控制装置110已经完成自数据储存装置160读取数据，所以控制装置110可将关闭终端模块120的第二时间点设置于数据撷取信号DQS恢复为高阻抗状态之后的一个时脉周期之中，例如T6至T7的时脉周期之中。

除了在T6至T7的时脉周期之中关闭终端模块120，控制装置110也可以提前关闭终端模块120。如图3所示，控制装置110在T5至T6的时脉周期中接收来自数据储存装置160的最后两笔数据，其中控制装置110在T5至T5.5的半个时脉周期中接收来自数据储存装置160的倒数第二笔数据，在T5.5至T6的半个时脉周期中接收来自数据储存装置160的最后一笔数据。控制装置110在时间点T5.75完成读取来自数据储存装置160的最后一笔数据，之后就不需要阻抗匹配，所以控制装置110可将第二时间点设置于时间点T5.75之后所剩余的该时脉周期之中，也就是将关闭终端模块120的第二时间点设置于T5.75至T6的四分之一个时脉周期之中。

综上所述，本发明的控制装置和控制方法在开始读取数据时开启终端模块，在完成读取数据时关闭终端模块，所以能在维持读取效能的前提下，将终端模块的静态功率消耗降到最低程度。本发明不只适用于DDRDRAM，也适用于任何一个需要在控制装置端匹配信号传输线的阻抗的应用环境。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视以权利要求所界定范围为准。

Claims (8)

1.一种控制方法，其特征在于，应用于一信号传输线自一数据储存装置读取数据时，其中所述数据储存装置提供一数据撷取信号和至少一数据信号，所述控制方法包括：

根据所述数据撷取信号撷取所述数据信号的数值；

根据所述数据撷取信号决定一第一时间点和一第二时间点；

在开始自所述数据储存装置读取数据时的所述第一时间点开启一终端模块；以及

在完成自所述数据储存装置读取数据时的所述第二时间点关闭所述终端模块，其中所述终端模块在开启时匹配所述信号传输线的阻抗并消耗一静态功率，所述信号传输线耦接所述数据储存装置。

2.如权利要求1所述的控制方法，其特征在于，当所述数据储存装置即将发送数据时，所述数据储存装置使所述数据撷取信号自一高阻抗状态进入一逻辑低状态，所述逻辑低状态持续一第一时脉周期，所述第一时间点位于所述第一时脉周期之中。

3.如权利要求2所述的控制方法，其特征在于，当所述数据储存装置完成发送数据之后，所述数据储存装置使所述数据撷取信号恢复为所述高阻抗状态，所述第二时间点位于所述数据撷取信号恢复为所述高阻抗状态之后的一第二时脉周期之中。

4.如权利要求1所述的控制方法，其特征在于，所述控制方法更包括：

在一第三时脉周期读取来自所述数据储存装置的最后一笔数据，其中所述第二时间点位于完成读取所述最后一笔数据之后所剩余的所述第三时脉周期之中。

5.一种控制装置，其特征在于，应用于一信号传输线自一数据储存装置读取数据时，所述控制装置包括：

一节点，用以耦接所述信号传输线，其中所述信号传输线耦接一数据储存装置，其中所述数据储存装置提供一数据撷取信号和至少一数据信号；以及

一终端模块，耦接所述节点，在开启时匹配所述信号传输线的阻抗并消耗一静态功率，

其中所述控制装置根据所述数据撷取信号撷取所述数据信号的数值，而且所述控制装置根据所述数据撷取信号决定一第一时间点和一第二时间点，

其中所述控制装置在开始自所述数据储存装置读取数据时的所述第一时间点开启所述终端模块，所述控制装置在完成自所述数据储存装置读取数据时的所述第二时间点关闭所述终端模块。

6.如权利要求5所述的控制装置，其特征在于，所述控制装置更包括：

一电源端；以及

一接地端，其中所述终端模块耦接于所述电源端与所述接地端之间。

7.如权利要求6所述的控制装置，其特征在于，所述终端模块包括：

一第一终端元件，耦接于所述电源端与所述节点之间；以及

一第二终端元件，耦接于所述节点与所述接地端之间，其中所述第一终端元件和所述第二终端元件在所述终端模块开启时匹配所述信号传输线的阻抗并消耗所述静态功率。

8.如权利要求5所述的控制装置，其特征在于，所述控制装置更包括：

一输出缓冲器，耦接所述节点，输出所述控制装置写入所述数据储存装置的数据；以及

一输入缓冲器，耦接所述节点，接收所述控制装置自所述数据储存装置读取的数据。