CN103152059A - Ccsds系统rs编码中常系数矩阵的生成装置和方法 - Google Patents
Ccsds系统rs编码中常系数矩阵的生成装置和方法 Download PDFInfo
- Publication number
- CN103152059A CN103152059A CN2013100260377A CN201310026037A CN103152059A CN 103152059 A CN103152059 A CN 103152059A CN 2013100260377 A CN2013100260377 A CN 2013100260377A CN 201310026037 A CN201310026037 A CN 201310026037A CN 103152059 A CN103152059 A CN 103152059A
- Authority
- CN
- China
- Prior art keywords
- matrix
- centerdot
- constant coefficient
- binary representation
- coefficient matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明提供了一种CCSDS系统并行RS编码中常系数矩阵的生成方案,其特征在于,所述常系数矩阵的生成装置主要由控制器、域元素二进制表示查找表、基转换矩阵存储器、逆基转换矩阵存储器、乘法运算单元、存储单元六部分组成。本发明去掉了构造乘数矩阵涉及的1288次乘法和1127次加法,对于每个生成多项式系数而言,只需从域元素二进制表示查找表中取出相应的连续8个域元素的二进制表示即可构造其乘数矩阵,进而生成其常系数矩阵。本发明计算量低,易于实现,能明显提高常系数矩阵的生成速度。
Description
技术领域
本发明涉及空间数据通信领域,特别涉及一种CCSDS系统RS编码中常系数矩阵的生成方法。
背景技术
里德——索罗门(Reed-Solomon,RS)码是一类具有很强纠错能力的多进制BCH码,它既能纠正随机误码也能纠正突发误码,在现代通信系统中得到了广泛的应用。
CCSDS推荐采用有限域GF(28)上的(255,k)系统RS码。RS码长为n=255字节,码率有2种,分别是k=223,k=239。图1给出了这2种码率下RS码的生成多项式系数gi,gi用α的幂次表示形式表示。2种码率下RS码分别有32、16个生成多项式系数,共有23个不同的生成多项式系数。
CCSDS推荐两种RS码编码方法,如图2所示,一种是Berlekamp串行编码方法,对于高速应用,Berlekamp串行编码方法很难达到设计要求;另外一种是采用常规编码方法,常规编码方法常采用常规并行编码器,编码器的输入和输出都是用规范基{1,α,…,αm-1}表示,常规并行编码器结构如图3所示,它主要由移位寄存器、有限域加法器和有限域乘法器组成,其实现复杂度在很大程度上取决于有限域乘法器。现有技术采用矩阵连乘UV(gi)W实现有限域乘法,其中矩阵U和矩阵W取决于采用规范基{1,α,…,αm-1}的何种对偶基,常数乘数矩阵V(gi)的生成是设计的关键。对于有限域GF(28),乘数矩阵V(gi)的维度为8×8,对于每个生成多项式系数gi,现有技术需要进行1次查表运算得到矩阵V(gi)的第一行元素,接着进行7次复杂运算分别得到矩阵V(gi)的其余7行元素,每次复杂运算包括的平均运算量为8次乘法和7次加法。CCSDS系统共有23个不同的生成多项式系数,因此,现有方法需要进行23次查表运算、23*7*8=1288次乘法和23*7*7=1127次加法。可见现有构造乘数矩阵的方法计算量大,由此带来常系数矩阵生成速度慢的缺点。
发明内容
针对CCSDS系统RS编码存在的构造乘数矩阵计算量大的技术缺点,本发明提供了一种快速生成常系数矩阵的方法,有效降低矩阵生成的计算量,提高常系数矩阵的生成速度。
如图5所示,常系数矩阵的生成装置主要由控制器、域元素二进制表示查找表、基转换矩阵存储器、逆基转换矩阵存储器、乘法运算单元、存储单元六部分组成。整个常系数矩阵的生成过程分五步完成:第一步,根据本原多项式生成域元素二进制表示查找表,查找表的索引为域元素的幂j,其中,0≤j<255,查找表每行的内容为域元素的二进制表示;第二步,控制器以l(生成多项式系数gi的幂次表示形式为αl)为索引从域元素二进制表示查找表中读取连续8个域元素αl,αl+1,…,αl+7的二进制表示构成乘数矩阵V(gi),读取时采用循环读取方式,若l+7>254,即从第l行到表末行不足8行时,则接着从表首行(第0行)读取,直到读取完8个域元素的二进制表示;第三步,控制器读取逆基转换矩阵U,U与V(gi)在乘法运算单元完成乘法UV(gi),所得乘积T(gi)写入存储单元;第四步,控制器读取基转换矩阵W,与存储单元中的乘积中间值T(gi)在乘法运算单元完成乘法T(gi)W,所得乘积即为乘数矩阵Z(gi);第五步,重复第二、三、四步,得到所有23个生成多项式系数的常系数矩阵。
综上可见,与现有解决方案相比,本发明去掉了构造乘数矩阵涉及的23*7*8=1288次乘法和23*7*7=1127次加法,对于每个生成多项式系数gi,只需从域元素二进制表示查找表中取出相应的连续8个域元素的二进制表示即可构造其乘数矩阵,进而生成常系数矩阵,计算量低,易于实现,能明显提高常系数矩阵的生成速度。
关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。
附图说明
图1给出了2种码率下RS码的生成多项式系数gi(gi用α幂次表示形式表示);
图2给出了CCSDS系统推荐的两种RS编码方法;
图3是并行RS编码器的结构框图;
图4给出了生成常系数矩阵的简化流程图;
图5给出了常系数矩阵的生成装置功能框图;
图6给出了部分域元素的二进制表示;
图7比较了两种常系数矩阵生成方案的运算量。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,但不作为对本发明的限定。
RS编码器中的运算都是在伽罗华域中完成的,伽罗华域GF(2m)中任意元素Q都可以用基{1,α,…,αm-1}={γ0,γ1,…,γm-1}来表示,我们称这个基为规范基。通常用{γ0,γ1,…,γm-1}来表示GF(2m)上的规范基。如果另外一组基{τ0,τ1,…,τm-1}满足:
其中qi和分别为规范基和对偶基的坐标。对偶基坐标与规范基坐标可以相互转换,转换可以用矩阵形式表示如下式(3)、(4)。
规范基坐标转对偶基坐标:
其中W为基转换矩阵,表示如下:
对偶基坐标转规范基坐标:
其中U为逆基转换矩阵,表示如下:
对于0≤j≤m-1,我们可以得到一个重要的推论:
由式(8)我们可得:
其中V(A)为乘数矩阵,表示如下:
乘数矩阵V(A)中的第i行元素vi,0,vi,1,…,vi,m-1是αiA在GF(2m)上的二进制表示,第i+1行元素vi+1,0,vi+1,1,…,vi+1,m-1是αi+1A=(αiA)α在GF(2m)上的二进制表示。假设乘数A的幂次表示形式为αl,那么矩阵V(A)的m行元素分别是αl,αl+1,…,αl+m-1在GF(2m)上的二进制表示。
对于CCSDS系统,m=8。RS码本原多项式为p(x)=x8+x7+x2+x+1。图6给出了部分域元素的二进制表示,从图中可以看出,每一个元素都是上一个元素乘以α。对于RS(255,k)码的编码,乘法的乘数是生成多项式系数gi(0≤i<255-k),例如对于RS(255,239)生成多项式中x1的系数来说,乘数A=g1=α30=α0+α2+α5+α7,我们只要顺序地取出连续8个域元素α30,α31,…,α37在GF(28)上的二进制表示即可得到乘数矩阵V(α30)如下式(10)
由式(3)、(4)、(9)推导可得
其中Z(A)=UV(A)W。这样我们便得到确定常系数gi的常系数矩阵Z(gi)。容易证明常系数矩阵Z(gi)对于确定的系数gi是唯一的,也就是说,不论采用何种对偶基,Z(gi)都是固定的,所以本方法不需要寻找最优对偶基,我们可以采用任意一种对偶基,比如三角基,从而得到相应的基转换矩阵W和逆基转换矩阵U。
根据式(11)及乘数矩阵V(gi)的结构特点,本发明设计一种常系数矩阵的生成算法,具体步骤如下:
第一步,根据本原多项式生成域元素二进制表示查找表,查找表的索引为域元素的幂,查找表每行的内容为域元素的二进制表示。
第二步,以l(生成多项式系数gi的幂次表示形式为αl)为索引从域元素二进制表示查找表中读取连续8个域元素αl,αl+1,…,αl+7的二进制表示构成乘数矩阵V(gi),读取时采用循环读取方式,若l+7>254,即从第l行到表末行不足8行时,则接着从表首行(第0行)读取,直到读取完8个域元素的二进制表示。
第三步,完成矩阵连乘UV(gi)W,即可得到系数gi的常系数矩阵Z(gi)。
图4是生成常系数矩阵Z(gi)的简化流程图。
现有方法与本发明算法的第一、第三步相同,第二步的做法是先以l(生成多项式系数gi的幂次表示形式为αl)为索引从域元素二进制表示查找表中读取αl的二进制表示从而得到乘数矩阵V(gi)的第一行元素,接着进行7次复杂运算分别得到乘数矩阵V(gi)的其余7行元素。可见现有方法对于每一个系数都要多进行7次运算,每次复杂运算包括的平均运算量为8次乘法和7次加法。CCSDS系统共有23个不同的生成多项式系数,因此,现有方法需要多进行23*7*8=1288次乘法和23*7*7=1127次加法,两种常系数矩阵生成方案的运算量如图7所示。
根据上述严谨推导过程,我们得出了乘数矩阵V(gi)的结构特点,基于这一特点,本发明提供一种快速生成常系数矩阵的装置,如图5所示。该常系数矩阵生成装置实现简单,主要由控制器、域元素二进制表示查找表、基转换矩阵存储器、逆基转换矩阵存储器、乘法运算单元、存储单元六部分组成。控制器控制查找表的读取、基转换矩阵的读取、逆基转换矩阵的读取和矩阵连乘运算。域元素二进制表示查找表存储域元素的二进制表示,表的索引是域元素的幂j,其中,0≤j<255。基转换矩阵存储器存储矩阵W。逆基转换矩阵存储器存储矩阵U。乘法运算单元实现矩阵连乘UV(gi)W。存储单元存储矩阵连乘的中间结果T(gi)。
本发明设计了如下RS编码中常系数矩阵的生成方法:
第一步,根据本原多项式生成域元素二进制表示查找表,查找表的索引为域元素的幂j,其中,0≤j<255,查找表每行的内容为域元素的二进制表示。
第二步,控制器以l(生成多项式系数gi的幂次表示形式为αl)为索引从域元素二进制表示查找表中读取连续8个域元素αl,αl+1,…,αl+7的二进制表示构成乘数矩阵V(gi),读取时采用循环读取方式,若l+7>254,即从第l行到表末行不足8行时,则接着从表首行(第0行)读取,直到读取完8个域元素的二进制表示。
第三步,控制器读取逆基转换矩阵U,U与V(gi)在乘法运算单元完成乘法UV(gi),所得乘积T(gi)写入存储单元。
第四步,控制器读取基转换矩阵W,与存储单元中的乘积中间值T(gi)完成乘法T(gi)W,所得乘积即为常系数矩阵Z(gi)。
第五步,重复第二、三、四步得到所有23个系数的常系数矩阵。
综上可见,与现有解决方案相比,本发明去掉了构造乘数矩阵涉及的23*7*8=1288次乘法和23*7*7=1127次加法,对于每个生成多项式系数gi,只需从域元素二进制表示查找表中取出相应的连续8个域元素的二进制表示即可构造其乘数矩阵,进而生成常系数矩阵,计算量低,易于实现,能明显提高常系数矩阵的生成速度。
以上通过具体实施方式和实施例对本发明进行了详细的说明,本领域的技术人员在本发明技术方案范围内进行的若干变形和改进都应包含在本发明的保护范围内。
Claims (4)
1.一种CCSDS系统RS编码中常系数矩阵的生成装置,常系数矩阵Z(gi)=UV(gi)W,其中U为逆基转换矩阵,W为基转换矩阵,V(gi)为乘数矩阵,gi为生成多项式的系数,CCSDS系统采用有限域GF(28)上的(255,k)系统RS码,RS码本原多项式为p(x)=x8+x7+x2+x+1,RS码长恒为n=255字节,码率有2种,分别是k=239,k=223,2种码率下RS码分别有16、32个生成多项式系数,共有23个不同的生成多项式系数,其特征在于,所述装置包括以下部件:
控制器,用于控制查找表的读取、基转换矩阵的读取、逆基转换矩阵的读取和矩阵连乘运算、矩阵连乘的中间结果的存储与读取;
域元素二进制表示查找表,用于存储域元素的二进制表示;
基转换矩阵存储器,用于存储基转换矩阵W;
逆基转换矩阵存储器,用于存储逆基转换矩阵U;
乘法运算单元,用于实现矩阵连乘UV(gi)W;
存储单元,用于存储矩阵连乘的中间结果T(gi)=UV(gi)。
2.如权利要求1所述的常系数矩阵生成装置,其特征在于,所述域元素二进制表示查找表的索引是域元素的幂j,其中,0≤j<255,每个存储单元保存的内容为域元素的二进制表示。
3.如权利要求1所述的常系数矩阵生成装置,其特征在于,所述乘法运算单元用于实现矩阵连乘UV(gi)W:
矩阵U乘以矩阵V(gi),所得乘积T(gi)存于存储单元;
T(gi)乘以矩阵W,所得乘积即为常系数矩阵Z(gi)。
4.一种并行RS编码中常系数矩阵的生成方法,常系数矩阵Z(gi)=UV(gi)W,其中U为逆基转换矩阵,W为基转换矩阵,V(gi)为乘数矩阵,gi为生成多项式的系数,CCSDS系统采用有限域GF(28)上的(255,k)系统RS码,RS码本原多项式为p(x)=x8+x7+x2+x+1,RS码长恒为n=255字节,码率有2种,分别是k=239,k=223,2种码率下RS码分别有16、32个生成多项式系数,共有23个不同的生成多项式系数,其特征在于,所述方法包括以下步骤:
(1)根据本原多项式生成域元素二进制表示查找表,查找表的索引为域元素的幂j,其中,0≤j<255,查找表每行的内容为域元素的二进制表示;
(2)控制器以l(生成多项式系数gi的幂次表示形式为αl)为索引从域元素二进制表示查找表中读取连续8个域元素αl,αl+1,…,αl+7的二进制表示构成乘数矩阵V(gi),读取时采用循环读取方式,若l+7>254,即从第l行到表末行不足8行时,则接着从表首行(第0行)读取,直到读取完8个域元素的二进制表示;
(3)控制器读取逆基转换矩阵U,U与V(gi)在乘法运算单元完成乘法UV(gi),所得乘积T(gi)写入存储单元;
(4)控制器读取基转换矩阵W,与存储单元中的乘积中间值T(gi)在乘法运算单元完成乘法T(gi)W,所得乘积即为常系数矩阵Z(gi);
(5)重复步骤(2)、(3)、(4)得到所有23个系数的常系数矩阵。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013100260377A CN103152059A (zh) | 2013-01-18 | 2013-01-18 | Ccsds系统rs编码中常系数矩阵的生成装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013100260377A CN103152059A (zh) | 2013-01-18 | 2013-01-18 | Ccsds系统rs编码中常系数矩阵的生成装置和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103152059A true CN103152059A (zh) | 2013-06-12 |
Family
ID=48549955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013100260377A Pending CN103152059A (zh) | 2013-01-18 | 2013-01-18 | Ccsds系统rs编码中常系数矩阵的生成装置和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103152059A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103092816A (zh) * | 2013-02-05 | 2013-05-08 | 苏州威士达信息科技有限公司 | 一种并行rs编码中常系数矩阵的生成装置和方法 |
CN111884680A (zh) * | 2020-06-20 | 2020-11-03 | 青岛鼎信通讯股份有限公司 | 一种应用于电力线载波通信系统的rs编码方法 |
CN112468290A (zh) * | 2020-10-30 | 2021-03-09 | 华控清交信息科技(北京)有限公司 | 一种数据处理方法、装置和用于数据处理的装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102122964A (zh) * | 2011-03-31 | 2011-07-13 | 西安电子科技大学 | 一种基于fpga的高速rs编译码器实现方法 |
CN102843153A (zh) * | 2012-09-27 | 2012-12-26 | 苏州威士达信息科技有限公司 | 一种ccsds中多码率rs码的并行编码器和编码方法 |
CN102882534A (zh) * | 2012-10-12 | 2013-01-16 | 烽火通信科技股份有限公司 | Rs编码的并行实现方法及装置 |
-
2013
- 2013-01-18 CN CN2013100260377A patent/CN103152059A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102122964A (zh) * | 2011-03-31 | 2011-07-13 | 西安电子科技大学 | 一种基于fpga的高速rs编译码器实现方法 |
CN102843153A (zh) * | 2012-09-27 | 2012-12-26 | 苏州威士达信息科技有限公司 | 一种ccsds中多码率rs码的并行编码器和编码方法 |
CN102882534A (zh) * | 2012-10-12 | 2013-01-16 | 烽火通信科技股份有限公司 | Rs编码的并行实现方法及装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103092816A (zh) * | 2013-02-05 | 2013-05-08 | 苏州威士达信息科技有限公司 | 一种并行rs编码中常系数矩阵的生成装置和方法 |
CN111884680A (zh) * | 2020-06-20 | 2020-11-03 | 青岛鼎信通讯股份有限公司 | 一种应用于电力线载波通信系统的rs编码方法 |
CN112468290A (zh) * | 2020-10-30 | 2021-03-09 | 华控清交信息科技(北京)有限公司 | 一种数据处理方法、装置和用于数据处理的装置 |
CN112468290B (zh) * | 2020-10-30 | 2021-12-10 | 华控清交信息科技(北京)有限公司 | 一种数据处理方法、装置和用于数据处理的装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5913560B2 (ja) | 低密度パリティチェック符号を使用する符号化および復号技法 | |
CN102437857B (zh) | 一种ira-ldpc码的构造方法及其编码器 | |
CN101902228B (zh) | 快速循环冗余校验编码方法及装置 | |
CN101277119B (zh) | 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置 | |
CN103248372A (zh) | 基于循环左移的准循环ldpc串行编码器 | |
CN201153259Y (zh) | 并行数据循环冗余校验装置及双向数据传输系统 | |
CN112039535B (zh) | 一种基于准循环生成矩阵的码率兼容ldpc编码器 | |
CN103886915A (zh) | 用于校正包括邻近2比特错误的3比特错误的电路和方法 | |
CN101227194A (zh) | 用于并行bch编码的电路、编码器及方法 | |
CN103152059A (zh) | Ccsds系统rs编码中常系数矩阵的生成装置和方法 | |
CN101969358B (zh) | 一种用于空间通信的高速并行rs译码方法 | |
CN101834615B (zh) | 里德-索罗蒙编码器实现方法 | |
CN100384116C (zh) | 一种高速译码芯片 | |
CN101764621B (zh) | 星载(8176,7156)ldpc编译码器中实现缩短码与子码兼容的方法 | |
CN103092816A (zh) | 一种并行rs编码中常系数矩阵的生成装置和方法 | |
CN102891689B (zh) | 一种错误位置多项式求解方法及装置 | |
CN103023512B (zh) | Atsc系统rs编码中常系数矩阵的生成装置和方法 | |
CN111313910B (zh) | 空间通信应用的低密度奇偶校验码编码器装置 | |
CN103401566A (zh) | 参数化的bch纠错码的并行编码方法及装置 | |
CN102045073A (zh) | 一种bch码译码方法和装置 | |
CN103095418B (zh) | Cmmb系统rs编码中常系数矩阵的生成装置和方法 | |
CN100586029C (zh) | 一种结构化奇偶校验码的编码方法及其编码器 | |
CN103036577B (zh) | 一种低复杂度的低密度奇偶校验ldpc码编码电路结构 | |
CN103095417A (zh) | Dvb-t系统rs编码中常系数矩阵的生成装置和方法 | |
CN103269227A (zh) | 基于循环左移的深空通信中准循环ldpc串行编码器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130612 |