CN101764621B - 星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法 - Google Patents

星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法 Download PDF

Info

Publication number
CN101764621B
CN101764621B CN 200910243285 CN200910243285A CN101764621B CN 101764621 B CN101764621 B CN 101764621B CN 200910243285 CN200910243285 CN 200910243285 CN 200910243285 A CN200910243285 A CN 200910243285A CN 101764621 B CN101764621 B CN 101764621B
Authority
CN
China
Prior art keywords
data
signal
gate
subcode
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910243285
Other languages
English (en)
Other versions
CN101764621A (zh
Inventor
王菊花
谢天娇
宋颖
李立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Institute of Space Radio Technology
Original Assignee
Xian Institute of Space Radio Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Institute of Space Radio Technology filed Critical Xian Institute of Space Radio Technology
Priority to CN 200910243285 priority Critical patent/CN101764621B/zh
Publication of CN101764621A publication Critical patent/CN101764621A/zh
Application granted granted Critical
Publication of CN101764621B publication Critical patent/CN101764621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

星载(8176，7156)LDPC编译码器中实现缩短码与子码兼容的方法，当flag为低电平时，进行缩短码的编码或译码，当flag为高电平时，进行子码的编码或译码，即利用星载数据传输帧格式的特点，如果子码输入，则时序和数据不做改变，直接进行子码编码或译码；如果是缩短码输入，把帧头尾部时隙缩短18个时钟，对应的帧头数据暂存并把该位置填充为18个0数据，这样就与后面的信息组合成子码格式，进行子码编码或译码，编码或译码完成后，再把0比特填充数据替换成暂存的帧头数据。本方法兼容性好，实时性好，使用起来比较灵活，移植性高，可靠性高，目前已应用在多个星载型号上。

Description

星载(8176,7156)LDPC编译码器中实现缩短码与子码兼容的方法
技术领域
本发明涉及一种在星载(8176，7156)LDPC编译码器中实现缩短码与子码兼容的方法，适用于近地应用(星载、弹载、飞船等)数据传输平台和地面接收平台。
背景技术
国际空间数据系统建议委员会(CCSDS)出台了2007版近地空间和深空数据传输标准橙皮书，提出基准(8176，7156)LDPC码作为近地应用码字，本文提出基准码的子码(8176，7154)和缩短码(8160，7136)的兼容硬件设计方案；LDPC码与以往的级联码(RS+交织+卷积)和Turbo码相比，纠错性能要好，且易于硬件实现。
美国发射的Mars Reconnaissance Orbiter(MRO)火星探测器计划采用Turbo码和LDPC码的信道编码方法，数据率达为12Mbps；LDPC码已被定义为第四代高速移动通信系统的纠错编码方案；LDPC码在卫星通信领域，也已成为了新一代卫星数字视频广播标准DVB-S2采用的主要纠错技术。国际标准无线城域网IEEE802.16E草案中，LDPC码和turbo码做为编码调制的备选方案。
可以预见，LDPC码，以其优越的性能，在纠错编码领域占据了主导地位，有很好的应用前景。2007版CCSDS标准“LDPC码近地和深空应用”中，提出近地通信(8176，7154)LDPC子码及(8160，7136)LDPC缩短码；子码输入信息位长为7154，校验位长为1022，码组总长8176；缩短码输入信息位长为7136，校验位为1022，2位填充比特，码组总长8160。
子码的实现基于生成矩阵G和校验矩阵H。缩短码的实现有两种方式，一是改变生成矩阵G和校验矩阵H的轮换子矩阵的数值，变成G’和H’来实现；二是在有效信息前加18个比特的虚拟信息0而不改变两个矩阵来实现。而星载数据传输格式中，并不存在18个比特的虚拟时序，因此按一般的方法，缩短码的实现只能通过改变矩阵来实现。
不同的近地应用对这两种码字的需求不一样，如果不兼容，就要准备两套独立的子码和缩短码编译码器硬件程序(生成矩阵和校验矩阵的子矩阵初始相位不一致)，硬件实现成本提高，硬件可靠性降低，而可靠性指标是星载技术指标中最重要的一项；如果做成兼容方案，只需要一套编译码器，而且能保证矩阵初始相位的一致。国内外现有技术未见有基于星载(8176，7156)LDPC编译码器实现缩短码与子码兼容的方法。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提出一种基于(8176，7156)LDPC基准码的子码和缩短码的兼容实现方法，本方法兼容性好，实时性好，使用起来比较灵活，移植性高，可靠性高，目前已应用在多个星载型号上。
本发明的技术解决方案是：星载(8176，7156)LDPC编译码器中实现缩短码与子码兼容的方法，基准(8176，7156)LDPC码包含子码及缩短码，子码输入信息位长为7154，校验位长为1022，码组总长8176，缩短码输入信息位长为7136，校验位为1022，2位填充比特，码组总长8160；星载LDPC子码与缩短码属于分组码，每个LDPC码组前面都有同步头即帧头，长度为T比特，T＞＝32；LDPC编码器或译码器接口信号有输入门控信号synin、数据信号datin、时钟信号clkin和码型选择电平信号flag，其特征在于：当flag为低电平时，进行缩短码的编码或译码，当flag为高电平时，进行子码的编码或译码，实现步骤如下：
(1)如果flag为低电平，则把输入门控信号synin的高电平后端缩短18个时钟后变成二次门控信号syn1，二次门控信号syn1的高电平长度由输入时的长度T缩短为T-18；将与输入门控信号synin缩短位置相对应的帧头数据提取并暂时缓存为dat_reg，在取走帧头数据的相应时隙位置填充为比特0，其它数据不做改变，即输入数据信号datin在输入门控信号synin缩短位置填充为比特0，其它数据不变的情况下，变为二次数据信号dat1；如果flag为高电平，则输入门控信号synin和数据信号datin均不做改变，即输入门控信号synin直接变成二次门控信号syn1，数据信号datin直接变成二次数据信号dat1；
(2)在二次门控信号syn1的控制下，二次数据信号dat1和时钟信号clkin进入LDPC编码器或译码器进行编码或译码，编码或译码后的输出信号为同步三次门控信号syn2和三次数据信号dat2，若为编码则是基于7154个有效信息位，产生1022个校验位，若为译码则是8176比特数据进行纠错，产生7154比特信息位。
(3)如果flag为低电平，则把同步三次门控信号syn2的高电平后端加长18个时钟后变成门控输出信号synout，即门控输出信号synout的高电平长度变为T；加长的18个时钟位置对应的三次数据信号dat2，即把步骤(1)中填充的比特0还原成暂存的帧头数据dat_reg，其它数据保持不变的情况下，变成数据输出信号datout，(每个码组数据输出信号datout是由长度为T的帧头、长度为7136的有效信息位、长度为1022的校验位和2比特填充比特0组成)；如果flag为高电平，则门控输出信号syn2和三次数据信号dat2均不做改变，即同步三次门控信号syn2直接变成门控输出信号synout输出，三次数据信号dat2直接变成数据输出信号datout输出。
本发明与现有技术相比的优点在于：
本发明子码与缩短码兼容的实现方式，保证了矩阵不变的情况下，把两种码字兼容到一套编码器或译码器中，工作实时性好，实现简易可靠，灵活性高。
基于卫星应用需求，本发明缩短码与子码兼容的方法，应用在我国某些卫星型号，速率高达为350Mbps；
附图说明
图1为(8176，7156)LDPC编译码器子码与缩短码兼容实现方法框图；
图2为(8176，7156)LDPC编译码器子码与缩短码兼容实现方法时序概图；
图3为LDPC(8176，7154)码的校验矩阵；
图4为LDPC(8176，7154)码校验矩阵的散点图形；
图5为LDPC(8176，7154)码的生成矩阵；
图6为LDPC编码器框图；
图7为LDPC译码器框图；
图8为LDPC(8176，7154)译码器流水线工作时序图。
具体实施方式
本发明利用星载数据传输帧格式的特点，如果子码输入，则时序和数据不做改变，直接进行子码编码或译码；如果是缩短码输入，把帧头尾部时隙缩短18个时钟，对应的帧头数据暂存并把该位置填充为18个0数据，这样就与后面的信息组合成子码格式，进行子码编码或译码，编码或译码完成后，再把0比特填充数据替换成暂存的帧头数据。这种子码与缩短码兼容的实现方式，保证了矩阵不变的情况下，把两种码字兼容到一套编码器或译码器中，工作实时性好，实现简易可靠，灵活性高。
下面对CCSDS标准提出了一种适合近地场合应用的LDPC码进行介绍，该码是一类被称为准循环码的一个成员码。这些码的构造涉及将较小的轮换(或移位循环子矩阵)并列放置在一起而形成一个较大的校验矩阵或者基准矩阵。
1、校验矩阵
(8176，7154)LDPC码，其码组长度为8176，信息序列长度为7154，码率为0.875；
该码的校验矩阵由2×16个511×511的正方轮换构成。这样构造出的校验矩阵维数为1022×8176。校验矩阵的结构如图3所示。
每个Aij是一个511×511的轮换。32个轮换中每个轮换的行重和列重均为2；校验矩阵中每行的总行重是32，每列的总列重是4。每个轮换中首行1的位置如表1所示，其中，第1列为32个轮换矩阵名称；第2列中的数字表示每个轮换首行中1的相对列位置，由于一共仅有511个可能的位置，这些数字只能在0到510范围内变化；第3列表示1在校验矩阵中的绝对位置，共有8176个可能取值，因此这些数字只能在0到8175范围内变化。图4展示了校验矩阵的散点图形其中，矩阵中的每个1用一个点表示。
表1：轮换规范
轮换 ‘1’在轮换首行中的位置 ‘1’在校验矩阵首行中的绝对位置
    A1，1     0，176     0，176
    A1，2     12，239     523，750
    A1，3     0，352     1022，1374
    A1，4     24，431     1557，1964
    A1，5     0，392     2044，2436
    A1，6     151，409     2706，2964
    A1，7     0，351     3066，3417
    A1，8     9，359     3586，3936
    A1，9     0，307     4088，4395
A1，10 53，329 4652，4928
    A1，11     0，207     5110，5317
    A1，12     18，281     5639，5902
    A1，13     0，399     6132，6531
    A1，14     202，457     6845，7100
    A1，15     0，247     7154，7401
    A1，16     36，261     7701，7926
    A2，1     99，471     99，471
    A2，2     130，473     641，984
    A2，3     198，435     1220，1457
    A2，4     260，478     1793，2011
    A2，5     215，420     2259，2464
    A2，6     282，481     2837，3036
    A2，7     48，396     3114，3462
    A2，8     193，445     3770，4022
    A2，9     273，430     4361，4518
    A2，10     302，451     4901，5050
    A2，11     96，379     5206，5489
    A2，12     191，386     5812，6007
    A2，13     244，467     6376，6599
    A2，14     364，470     7007，7113
    A2，15     51，382     7205，7536
    A2，16     192，414     7857，8079
2、生成矩阵
LDPC(8176，7154)码的生成矩阵是一个7154×8176系统轮换形式的子矩阵，如图5所示。它由一个7154×7154的单位矩阵和511×511轮换Bij排成的两列组成，其中每列由14个轮换组成。I是511×511的单位子矩阵，0是511×511的全零子矩阵。码中的每个码组由7154个信息比特和1022个校验比特组成。轮换Bij在表2中以数值形式被列成表格。
表2：生成矩阵的轮换表格
  轮换   轮换的首行
B1，1   55BF56CC55283DFEEFEA8C8CFF04E1EBD9067710988E25048D67525426939E2068D2DC6FCD2F822BEB6BD96C8A76F4932AAE9BC53AD20A2A9C86BB461E43759C
B1，2   6855AE08698A50AA3051768793DC238544AF3FE987391021AAF6383A6503409C3CE971A80B3ECE12363EE809A01D91204F1811123EAB867D3E40E8C652585D28
B2，1   62B21CF0AEE0649FA67B7D0EA6551C1CD194CA77501E0FCF8C85867B9CF679C18BCF7939E10F8550661848A4E0A9E9EDB7DAB9EDABA18C168C8E28AACDDEAB1E
B2，2   64B71F486AD57125660C4512247B229F0017BA649C6C11148FB00B70808286F1A9790748D296A593FA4FD2C6D7AAF7750F0C71B31AEE5B400C7F5D73AAF00710
B3，1   681A8E51420BD8294ECE13E491D618083FFBBA830DB5FAF330209877D801F92B5E07117C57E75F6F0D873B3E520F21EAFD78C1612C6228111A369D5790F5929A
B3，2   04DF1DD77F1C20C1FB570D7DD7A1219EAECEA4B2877282651B0FFE713DF338A63263BC0E324A87E2DC1AD64C9F10AAA585ED6905946EE167A73CF04AD2AF9218
B4，1   35951FEE6F20C902296C9488003345E6C5526C5519230454C556B8A04FC0DC642D682D94B4594B5197037DF15B5817B26F16D0A3302C09383412822F6D2B234E
B4，2   7681CF7F278380E28F1262B22F40BF3405BFB92311A8A34D084C086464777431DBFDDD2E82A2E6742BAD6533B51B2BDEE0377E9F6E63DCA0B0F1DF97E73D5CD8
B5，1   188157AE41830744BAE0ADA6295E08B79A44081E111F69BBE7831D07BEEBF76232E065F752D4F218D39B6C5BF20AE5B8FF172A7F1F680E6BF5AAC3C4343736C2
B5，2   5D80A6007C175B5C0DD88A442440E2C29C6A136BBCE0D95A58A83B48CA0E7474E9476C92E33D164BFF943A61CE1031DFF441B0B175209B498394F4794644392E
B6，1   60CD1F1C282A1612657E8C7C1420332CA245C0756F78744C807966C3E1326438878BD2CCC83388415A612705AB192B3512EEF0D95248F7B73E5B0F412BF76DB4
B6，2   434B697B98C9F3E48502C8DBD891D0A0386996146DEBEF11D4B833033E05EDC28F808F25E8F314135E6675B7608B66F7FF3392308242930025DDC4BB65CD7B6E
B7，1   766855125CFDC804DAF8DBE3660E8686420230ED4E049DF11D82E357C54FE256EA01F5681D95544C7A1E32B7C30A8E6CF5D0869E754FFDE6AEFA6D7BE8F1B148
B7，2   222975D325A487FE560A6D146311578D9C5501D28BC0A1FB48C9BDA173E869133A3AA9506C42AE9F466E85611FC5F8F74E439638D66D2F00C682987A96D8887C
B8，1   14B5F98E8D55FC8E9B4EE453C6963E052147A857AC1E08675D99A308E7269FAC5600D7B155DE8CB1BAC786F45B46B523073692DE745FDF10724DDA38FD093B1C
B8，2   1B71AFFB8117BCF8B5D002A99FEEA49503C0359B056963FE5271140E626F6F8FCE9F29B37047F9CA89EBCE760405C6277F329065DF21AB3B779AB3E8C8955400
B9，1   0008B4E899E5F7E692BDCE69CE3FAD997183CFAEB2785D0C3D9CAE510316D4BD65A2A06CBA7F4E4C4A80839ACA81012343648EEA8DBBA2464A68E115AB3F4034
B9，2   5B7FE6808A10EA42FEF0ED9B41920F82023085C106FBBC1F56B567A14257021BC5FDA60CBA05B08FAD6DC3B0410295884C7CCDE0E56347D649DE6DDCEEB0C95E
B10，1   5E9B2B33EF82D0E64AA2226D6A0ADCD179D5932EE1CF401B336449D0FF775754CA56650716E61A43F963D59865C7F017F53830514306649822CAA72C152F6EB2
B10，2   2CD8140C8A37DE0D0261259F63AA2A420A8F81FECB661DBA5C62DF6C817B4A61D2BC1F068A50DFD0EA8FE1BD387601062E2276A4987A19A70B460C54F215E184
B11，1   06F1FF249192F2EAF063488E267EEE994E7760995C4FA6FFA0E4241825A7F5B65C74FB16AC4C891BC008D33AD4FF97523EE5BD14126916E0502FF2F8E4A07FC2
B11，2   65287840D00243278F41CE1156D1868F24E02F91D3A1886ACE906CE741662B40B4EFDFB90F76C1ADD884D920AFA8B3427EEB84A759FA02E00635743F50B942F0
B12，1   4109DA2A24E41B1F375645229981D4B7E88C36A12DAB64E91C764CC43CCEC188EC8C5855C8FF488BB91003602BEF43DBEC4A621048906A2CDC5DBD4103431DB8
B12，2   2185E3BC7076BA51AAD6B199C8C60BCD70E8245B874927136E6D8DD527DF0693DC10A1C8E51B5BE93FF7538FA138B335738F4315361ABF8C73BF40593AE22BE4
B13，1   228845775A262505B47288E065B23B4A6D78AFBDDB2356B392C692EF56A35AB4AA27767DE72F058C6484457C95A8CCDD0EF225ABA56B7657B7F0E947DC 17F972
B13，2   2630C6F79878E50CF5ABD353A6ED80BEACC7169179EA57435E44411BC7D566136DEA983019F3443DE8E4C60940BC4E31DCEAD514D755AF95A622585D69572692
B14，1   7273E8342918E097B1C1F5FEF32A150AEF5E11184782B5BD5A1D8071E94578B0AC722D7BF49E8C78D391294371FFBA7B88FABF8CC03A62B940CE60D669DFB7B6
B14，2   087EA12042793307045B283D7305E93D8F74725034E77D25D3FF043ADC5F8B5B186DB70A968A816835EFB575952EAE7EA4E76DF0D5F097590E1A2A978025573E
表2中第2列的数字代表每个轮换首行的16进制表示。由于一共只有511个位置，可以使用128个16进制数字来表示，最左边的比特填补了一个0。
下面对LDPC编码器或译码器进行简要介绍：
1、LDPC编码器
LDPC编码器为通过现场可编程逻辑阵列(FPGA)或者集成电路(ASIC)实现的编码器均可，编码原理均可采用通用的编码原理。对于(8176，7154)LDPC子码，准循环特性使人们可以利用移位寄存器，其所需逻辑门的总数与n-k，即8176-7154＝1022成正比。
图6给出了一种LDPC码编码器硬件实现框图。输入信息比特序列串行的进入编码器的同时也输出；编码器内两组(共28个)移位寄存器，每个时钟节拍输入单比特信息与相应的每行两列轮换子矩阵进行与操作，产生的2*511比特临时信息并与前一时钟节拍的临时信息进行异或，输出2*511比特信息，等输入信息结束(K＝7154)时，就产生了2*511比特校验位信息；最终把输入信息和两组校验位信息按串行方式连续输出，就完成了编码工作。
用FPGA实现LDPC(8176，7154)编码器，简单可靠，实时性好且速度高；FPGA资源仅用与门、异或门和移位寄存器就能实现，速度能够达到FPGA芯片最高处理速度。
2、LDPC译码器
LDPC译码器可以采用最小和结构进行译码，译码器是建立在校验矩阵(1022*8176)基础上，该矩阵行重为32，列重为4，共有32个511*511的轮换子矩阵组成，非零元素的位置由32个轮换子矩阵循环移位得到，每个子矩阵有两个初始相位，在实现时，需要存储64个矩阵初相位值。
最小和结构的LDPC译码算法已在许多现有技术中都有阐述，图7给出了一种译码器实现框图。算法的顶层包括6个子模块，分别是存储输入数据模块、顶层控制信号产生模块、水平运算模块、垂直运算模块、矩阵相乘判决模块和数据输出模块；另外顶层还应用了70块双口blockram(4块存储输入信息，64块存储中间迭代信息，2块存储输出信息)，用来存储各类信息。
算法的核心模块有垂直运算模块、水平运算模块和矩阵相乘判决模块。垂直运算模块是对矩阵每列的4个非零位置数据和输入相应位置数据进行求和，然后更新数据，通过存储器和加法器即可实现；垂直运算模块16列并行工作，共占用511个时钟。水平运算模块是对每行32个非零位置数据进行符号和数值运算，符号则是除去本身以外31个异或的结果，数值则是求32个数值中的最小值和次小值，求出之后与修正因子相乘，这个乘法运算可以变成移位加运算，求最小值和次小值需要几个时钟的处理速度；水平运算模块4行并行工作，共占用256个时钟。矩阵相乘判决模块，是指一个8176的向量与校验矩阵的逆相乘，得到1022个单比特结果，如果全为0，则迭代结束，否，继续迭代；这转换成硬件则为，对每一个8176和8176数据进行异或，执行1022次，得到1022个结果，然后对这1022个结果数据根据时钟，依次相加，得到最终迭代数据；本模块与水平运算模块工作时隙相同，不单独占用时钟节拍。
顶层控制信号产生模块的功能是产生整个译码器各个模块需要的时序控制信号和所有块ram需要的使能信号的读写地址，不单独占用时序；存储输入数据模块的功能是把译码器输入数据存储在4块双口ram中，此模块不单独占用时隙，就是在数据输入的同时进行存储；数据输出模块的功能是把译码迭代结束的译码数据存储到两块双口ram中，并按一定的时序格式读出。
图8为LDPC(8176，7154)译码器流水线工作时序图；从图中可以看出，数据从输入到输出共延迟两个码组的时间；而且在每一个码组i输入数据时序内，并行完了第i-2个码组的数据输出，第i-1个码组的数据处理和第i个码组的数据存储工作；正是因为这种流水线工作方式，使得译码器工作实时性好，速度高。
用XILINX FPGA实现一路LDPC(8176，7154)译码器，逻辑约占用10000个slice，块RAM占用了70块；译码器实现速度能达到FPGA芯片BLOCKRAM的最高使用速度。
下面详细阐述本发明兼容方法的实施方式：
星载LDPC码属于分组码，每个LDPC码组前面都有同步头即帧头，长度为T(T＞＝32)比特。LDPC编码器或译码器接口信号有输入门控信号synin、数据信号datin、时钟信号clkin和码型选择电平信号flag；flag为低电平，则对输入进行缩短码编码或译码，flag为高电平，则对输入进行子码编码或译码，具体实现框图如图1所示，时序概图如图2所示。
第一步：如果flag＝0，则把输入门控信号synin的高电平后端缩短18个时钟，二次门控信号syn1高电平长度由输入时的T缩短为T-18；输入门控缩短位置的帧头数据暂时缓存为dat_reg[18]，相应时隙位置数据填充为比特0，其它数据不做改变，即输入数据datin在输入门控缩短位置填充为比特0和其它数据不变的情况下，变为二次数据dat1；如果flag＝1，则需要对输入信号做子码LDPC编码或译码，在此步骤，输入门控和数据信号均不做改变，并输出为syn1和dat1。
第二步：在输入门控信号syn1控制下，做LDPC编码或译码。编码或译码输出信号为同步三次门控信号syn2和三次数据信号dat2，若为编码则是基于7154个有效信息位，产生1022个校验位，若为译码则是8176比特数据进行纠错，产生7154比特信息位。
第三步：如果flag＝0，则需要把同步三次门控信号syn2的高电平后端加长18个时钟，门控synout高电平长度变为T；加长18个钟位置对应的数据，把填充的比特0还原成第一步帧头暂存的数据dat_reg，其它数据保持不变，即每个码组数据datout是由长度为T的帧头、长度为7136的有效信息位、长度为1022的校验位和2比特填充比特0组成；如果flag＝1，则同步三次门控信号syn2和三次数据信号dat2均不做改变，并输出为synout和datout。
三次数据信号dat2由三部分组成，子码：帧头数据、信息位数据和校验数据；缩短码：分别为高电平对应的帧头数据，低电平对应的信息位数据、校验数据和填充数据。
在不影响功能、时序和矩阵不改变的情况下，用FPGA芯片(xcv600)实现LDPC编码器缩短码与子码的兼容，逻辑门及块RAM的占用量于表1所示，另外还列出了，子码单独编码，缩短码单独编码，FPGA芯片的占用量；用FPGA芯片(xc4vlx200)实现LDPC译码器缩短码与子码的兼容设计，子码单独译码，缩短码单独译码，FPGA芯片的占用量详见表3。
表3、(8176，7156)LDPC编译码器子码与缩短码兼容设计
与单独设计占用FPGA容量比较表
Figure G2009102432850D00101
因此，兼容方法不仅能够保证编码的电性能和实时性，还提高了灵活性和可移植性。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (1)

1.星载(8176，7156)LDPC编译码器中实现缩短码与子码兼容的方法，基准(8176，7156)LDPC码包含子码及缩短码，子码输入信息位长为7154，校验位长为1022，码组总长8176，缩短码输入信息位长为7136，校验位长为1022，2位填充比特，码组总长8160；星载LDPC子码与缩短码属于分组码，每个LDPC码组前面都有同步头即帧头，长度为T比特，T＞＝32；LDPC编码器或译码器接口信号有输入门控信号synin、数据信号datin、时钟信号clkin和码型选择电平信号flag，其特征在于：当flag为低电平时，进行缩短码的编码或译码，当flag为高电平时，进行子码的编码或译码，实现步骤如下：
(1)如果flag为低电平，则把输入门控信号synin的高电平后端缩短18个时钟后变成二次门控信号syn1，二次门控信号syn1的高电平长度由输入时的长度T缩短为T-18；将与输入门控信号synin缩短位置相对应的帧头数据提取并暂时缓存为dat_reg，在取走帧头数据的相应时隙位置填充为比特0，其它数据不做改变，即数据信号datin在输入门控信号synin缩短位置填充为比特0，其它数据不变的情况下，变为二次数据信号dat1；如果flag为高电平，则输入门控信号synin和数据信号datin均不做改变，即输入门控信号synin直接变成二次门控信号syn1，数据信号datin直接变成二次数据信号dat1；
(2)在二次门控信号syn1的控制下，二次数据信号dat1和时钟信号clkin进入LDPC编码器或译码器进行编码或译码，编码或译码后的输出信号为同步三次门控信号syn2和三次数据信号dat2，若为编码则是基于7154个有效信息位，产生1022个校验位，若为译码则是8176比特数据进行纠错，产生7154比特信息位；
(3)如果flag为低电平，则把同步三次门控信号syn2的高电平后端加长18个时钟后变成门控输出信号synout，即门控输出信号synout的高电平长度变为T；加长的18个时钟位置对应的三次数据信号dat2，即把步骤(1)中填充的比特0还原成暂存的帧头数据dat_reg，其它数据保持不变的情况下，变成数据输出信号datout；如果flag为高电平，则同步三次门控信号syn2和三次数据信号dat2均不做改变，即同步三次门控信号syn2直接变成门控输出信号synout输出，三次数据信号dat2直接变成数据输出信号datout输出。
CN 200910243285 2009-12-30 2009-12-30 星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法 Active CN101764621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910243285 CN101764621B (zh) 2009-12-30 2009-12-30 星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910243285 CN101764621B (zh) 2009-12-30 2009-12-30 星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法

Publications (2)

Publication Number Publication Date
CN101764621A CN101764621A (zh) 2010-06-30
CN101764621B true CN101764621B (zh) 2012-12-26

Family

ID=42495625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910243285 Active CN101764621B (zh) 2009-12-30 2009-12-30 星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法

Country Status (1)

Country Link
CN (1) CN101764621B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102118173B (zh) * 2011-01-27 2013-09-18 牛毅 一种ldpc及其缩短码的高速译码方法
CN104143992B (zh) * 2014-07-23 2017-05-10 西安空间无线电技术研究所 一种基于比特填充的ldpc编码方法
CN107615666A (zh) * 2015-09-16 2018-01-19 华为技术有限公司 Ldpc截短码的译码方法和译码设备
CN108347298B (zh) * 2017-01-24 2021-01-15 华为技术有限公司 一种编码的方法和通信装置
CN111277354B (zh) * 2018-12-04 2023-03-10 华为技术有限公司 低密度奇偶校验ldpc码的编译码方法、相关装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753315A (zh) * 2005-11-03 2006-03-29 华中科技大学 一种低密度奇偶校验码的编码方法
CN1953335A (zh) * 2005-10-21 2007-04-25 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953335A (zh) * 2005-10-21 2007-04-25 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法
CN1753315A (zh) * 2005-11-03 2006-03-29 华中科技大学 一种低密度奇偶校验码的编码方法

Also Published As

Publication number Publication date
CN101764621A (zh) 2010-06-30

Similar Documents

Publication Publication Date Title
TWI406509B (zh) 渦輪解碼器及解碼渦輪編碼信號的方法
CN101820288B (zh) 低密度校验码的信息处理方法
CN101902228B (zh) 快速循环冗余校验编码方法及装置
CN101764621B (zh) 星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法
CN102611460A (zh) Ldpc解码器的有效存储的实现
CN109327225B (zh) 信息处理的方法、装置和通信设备
CN102437857B (zh) 一种ira-ldpc码的构造方法及其编码器
CN112039535B (zh) 一种基于准循环生成矩阵的码率兼容ldpc编码器
CN109802687A (zh) 一种基于fpga的qc-ldpc码的高速码率兼容ldpc编码器
CN102142928A (zh) 交织、解交织外码编码输出码字的方法和交织、解交织器
CN101969358B (zh) 一种用于空间通信的高速并行rs译码方法
CN103023603B (zh) 基于ldpc校验矩阵的比特交织编码调制的实现方法
Kang et al. An efficient FEC encoder core for VCM LEO satellite-ground communications
CN100508405C (zh) 提高Turbo码译码速度的并行译码方法及译码装置
JP2001028549A (ja) 衛星アプリケーション用の積符号によって、セルを符号化する方法
CN101488762B (zh) 一种面积紧凑且快速的bch并行译码方法
CN102355331B (zh) 一种通用多模式译码装置
CN102820890B (zh) 短码长多进制赋权重复累加码的编码器装置及方法
CN102057580A (zh) 针对多标准的可重新配置的Turbo交织器
WO2010053152A1 (ja) 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置
CN102684707B (zh) 一种ldpc编码器
CN110741559B (zh) 极化编码器、通信单元、集成电路及其方法
CN100581089C (zh) TD-SCDMA系统中的Woven卷积码纠错编、译码器
CN103152059A (zh) Ccsds系统rs编码中常系数矩阵的生成装置和方法
CN102594371B (zh) 一种Turbo编码交织处理的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant