CN100581089C - TD-SCDMA系统中的Woven卷积码纠错编、译码器 - Google Patents

Abstract

本发明请求保护TD-SCDMA系统中的Woven卷积码纠错编、译码器，涉及TD-SCDMA系统中的信道纠错编码技术。在TD-SCDMA系统中采用Woven卷积码纠错编、译码器代替现有技术信道编译码中采用的Turbo码，Woven卷积码采用一系列的编码器代替级联码的内外编码器，并且采用两级编码结构，在译码的时候可以采用迭代译码结构。由于采用简单的卷积分量码和并行的译码结构，大大减小了译码时延和运算复杂度，因此，Woven卷积码比Turbo码更适合应用于高速率、高实时性的业务，使得系统性能获得到进一步的提高。

Description

TD-SCDMA系统中的Woven卷积码纠错编、译码器

技术领域

本发明涉及无线通信领域，尤其涉及TD-SCDMA系统中的信道纠错编码技术。

背景技术

TD-SCDMA系统标准建议，在64k、144k、384k链路中采用Turbo码作为信道编码的编码方式。Turbo码采用了软输出迭代译码算法，充分利用了译码输出的软信息，还采用了伪随机交织器分割的递归系统卷积码(RSC)作为分量码，交织器除了抗信道突发错误外，还改变了码的重量分布，以上这些使得Turbo码具有极好的纠错能力。

尽管Turbo码在抗误码方面具有极大的优越性，但它的缺点也是显而易见的。由于其复杂的交织器和迭代结构，导致其具有时延大、计算量大的缺点，这使得Turbo码无法应用于对时延要求极强的高速通信业务，如视频通信等业务。随着通信的发展，高速率、高实时性的业务将会成为通信的主要趋势，Turbo码的上述不足之处将会制约TD-SCDMA技术的进一步发展。

由Steven

等人首次提出来的Woven(编织)卷积码用一系列的并行编码器代替普通级联码的内外编码器，将卷积码以类似织物的特殊形式“编织”在一起，从而取得交织的效果，但该编码方式目前没有合适的应用。本人研究发现，在TD-SCDMA系统中Woven卷积码具有与Turbo码近似的纠错性能，且由于其采用简单的卷积分量码和并行的译码结构，因此大大减小了译码时延和运算复杂度。因此，Woven卷积码比Turbo码更适合应用于高速率、高实时性的业务。

发明内容

本发明根据TD-SCDMA系统特点，给出了Woven卷积码在TD-SCDMA系统中的编码设计方法及应用方案。本发明的目的是在TD-SCDMA系统中，提供一种Woven卷积码纠错编译码器，在编码和译码方面寻找更好的优化结果，根据这种方案，可以在保证系统误比特率的情况下，使TD-SCDMA系统提供更高速率、更高实时性的业务。

依照本发明提供的一种TD-SCDMA系统中的Woven卷积码纠错编码器，它包括：串并变换器，用于将输入的串行数据分成一系列并行的数据流；一系列并行的纠错外编码器，分别用于接收并行的数据，并进行纠错编码；交织器，用于对外编码器输入的数据进行交织；一系列并行的纠错内编码器，用于接收交织器输出的数据，并进行纠错编码；并串变换器，用于将内编码器输出的并行数据流合并成为一个数据码流。

按照TD-SCDMA系统标准，即依据CRC校验后的数据块长度、信道编码速率等选择所述纠错外编码器、纠错内编码器的结构和数量。

一系列并行的纠错外编码器、一系列并行的纠错内编码器采用递归型系统卷积码；在内、外编码器之间使用交织器。

依照本发明提供的一种TD-SCDMA系统中的Woven卷积码纠错译码器，它主要由三个序列转置器、两个串并变换器、两个并串变换器等部件构成，

其中，第一串并变换器，用于将信道中解速率匹配后的串行数据序列转换为并行数据序列送入内分量译码器，第二串并变换器，用于将第一序列转置器、第二序列转置器输出的串行数据序列转换为并行数据序列送入外译码器；

第一并串变换器，用于将内译码器输出的并行数据序列转换为串行数据序列输出到第二序列转置器，并提供硬判决输出；

第二并串变换器，用于将外译码器输出的并行数据序列转换为串行数据序列作为第三序列转置器的输入，并提供信息位码输出；

一系列并行的纠错内译码器，接收第一串并变换器输出的并行数据序列，分别进行纠错译码；

一系列并行的纠错外译码器，接收第二串并变换器输出的并行数据序列，分别进行纠错译码；

第一序列转置器，用于将从信道中接收到的串行数据序列转换为对应于外译码器译码输入的串行数据序列；第二序列转置器，用于将内译码器译码后输出的串行数据序列转换为对应于外译码器译码输入的串行数据序列；第三序列转置器，用于将外译码器译码输出的串行数据序列转换为对应于内译码器译码输入的串行数据序列。

本发明在TD-SCDMA系统中采用Woven卷积码纠错编译码器，其特点在于，它依靠本身的结构可以在保证误码率的前提下，减小译码时延和设备复杂度，使TD-SCDMA系统能够更好的支持高速率、高实时性业务。同时，因为Woven卷积码本身结构上的交织特性，采用并行的结构进行编译码，因此，它可以仅仅采用简单的交织器，或者不使用交织器，就可以获得较好的性能，这些都极大地减小了译码时延和设备复杂度。

附图说明

图1是采用Woven卷积码纠错编译码器的TD-SCDMA系统下行链路图

图2是TD-SCDMA系统中的Woven卷积码编码结构框图

图3是TD-SCDMA系统中的Woven卷积码译码结构框图

图4是系统仿真链路性能对比图

具体实施方式

下面结合附图对本发明的实施进行说明。

图1所示为一个简单的TD-SCDMA系统下行链路图，从MAC层接收到的数据流经过CRC检验后，送入信道编码部分，信道编码后的数据流分别经过交织、速率匹配、调制、扩频和加扰，与其他用户的数据叠加后组成帧发送，接收端从信道中接收到的数据流在经过信道估计、联合检测，进行物理信道解分割后，进行解调、解交织、解速率匹配等，然后与信道信息一起进行信道译码，译码输出进行CRC解校验。本发明在TD-SCDMA系统中采用Woven卷积码纠错编码器作为信道编码部分、Woven卷积码纠错译码器作为信道译码部分。

图2表示TD-SCDMA系统中Woven卷积码纠错编码器的编码结构图。

TD-SCDMA系统中，从MAC层接收到的数据流经过CRC检验后，输入串并变换器将串行数据序列变成多个并行的数据流，并行数据流分别送入外编码器Go进行外部编码处理，外编码器输出按行送入交织器，经过交织后，交织器输出多个并行的数据流，分别送入内编码器Gi进行内部编码，经内编码器处理的输出数据经过并串变换后合成一个串行数据流输出，该编码器的输出送入交织器进行交织，或者不需交织直接送入TD-SCDMA系统中的速率匹配单元进行速率匹配。

其中的分量编码器一般采用系统卷积码方式，按照系统的不同要求，也可以选用更复杂的配置。Woven码的独特创造性在于合适的选择分量编码器、交织器和译码器。

图3表示TD-SCDMA系统中Woven卷积码纠错编译码器的译码结构图。可以看出接收端的译码器要比发送端的编码器复杂得多。在译码结构中，最主要的模块就是对应每一个分量编码器的软输入软输出译码模块(APP)，它能够根据接收到的原始数据流以及其他译码模块的译码输出，计算得出精确的译码结果。在译码结构中，为了进行迭代译码，需要内译码器也能够利用外译码器的软输出信息，对内外译码器而言，与他们共同相关的序列就是内外译码器之间的序列。因此，与传统的APP算法不同，Woven卷积码的APP译码除了能够计算对应于判决输出序列的后验概率外，还需要能够计算对应于输入序列的后验概率。这样，外译码器计算得出对应于共同序列的后验概率，返回给内译码器利用，如此反复下去，进行迭代译码。

在译码结构中，信道中解速率匹配后的信息码流送入译码器的第一串并变换器输入端，信息码流y将会被分成多个并行的数据流送入内码译码器APPi进行译码，每一个内码译码器对应Woven卷积编码器的对应内码分量编码器，其初始先验概率序列为全零序列。内码译码器的输出经第一并串变换器输出串行序列Yo作为硬判决输出，同时内码译码器根据计算结果，经第一并串变换器输出最大后验概率序列Le(u)，送入序列转置模块C(第二序列转置器SortC)。

序列转置模块A(第一序列转置器Sort A)从接收序列y中获得对应于外码译码器的接收序列Yo，每个外码译码器同样对应于Woven卷积编码器的对应外分量编码器，外码译码器从序列转置模块C中得到经过排序处理的内码译码器的后验概率序列作为其先验概率L(vo)，联合从序列转置模块A中得到的接收序列Yo，经第二串并变换器变换后进入一系列外码译码器，外码译码器的输出经第二并串变换器输出对应外码编码器Go前的信息位码输出Le(vo/y)，并且计算得出外码译码器的最大后验概率Le(vo)，将Le(vo)通过序列转置模块B(第三序列转置器Sort B)进行序列重组后，送入内译码器作为内译码器的先验概率序列L(u)，这样就可以进入第二次译码，依次循环迭代，使得接收序列中的信息量能够得到最大的利用，从而提高了译码性能。

根据TD-SCDMA系统标准，高速率业务信道编码码率为1/3。根据Woven卷积码性质，整体编码码率为内外编码器码率之积，例如2/3码率的外分量编码器和1/2的内分量编码器。内外分量编码器采用递归型系统卷积码，相对于其他形式的卷积码而言，具有更优的性能和较好的收敛性，因此，在Woven卷积码中选择递归型系统卷积码可以更好的提高编码性能。例如：选取外分量编码器由矩阵

$G_o=\left\{\begin{array}{ccc}1& 0& \frac{1+D^2+D^3}{1+D^3}\\ 0& 1& \frac{1+D{+D}^3}{1+D^3}\end{array}\right\}$ 确定，

内分量编码器由矩阵

G_i＝{1 1+D²+D³}确定，

上式中D为移位寄存器的延迟因子。

另外在TD-SCDMA系统中，不同业务速率的链路在经过CRC检验后的数据块长度大小均为固定的大小，这样使我们在选择内外编码器数量的时候，具有了参照的依据。一个普通卷积码可以由(n，k，m)表示(其中，n表示编码后的码字长度，k表示编码前的信息长度，m表示编码器的约束长度)。经推导，一个不带交织器的Woven卷积码，若其外分量编码器为(n_o，k_o，m_o)，共L_o个，内分量编码器为(n_i，k_i，m_i)，共L_i个，则其效果等效于一个(N，K，M)的卷积码，其中

$K={L_i}^{\′}{k_i}^{\′}{k}_o{L}_o$

$=\frac{L_i}{\mathrm{GCD}(n_o,L_i)}\·\frac{k_i}{\mathrm{GCD}(\frac{n_o{L}_o}{\mathrm{GCD}(n_o,L_i)},k_i)}\·k_o\·L_o$

$N=\frac{K{n}_o{n}_i}{k_o{k}_i}$

M＝L_om_o+L_im_i

根据上述公式，可以较好的选择适合TD-SCDMA系统数据业务的Woven卷积码编码结构。根据1948年香农提出的信道编码定理，所选结构的等效信息长度越长，性能越好，但不可以超过TD-SCDMA系统数据业务链路加CRC校验后的数据块长度大小(在TD-SCDMA系统最小数据链路64k链路中，加CRC校验的数据块长度为1286bit)。因此所选择的Woven卷积码编码结构需要在两者之间选取一个折中。例如取外分量编码器数量Lo＝13，内分量编码器数量Li＝9。在上述结构下构成的Woven卷积码等效于(234，78，57)的卷积码。

为进一步提高性能，以达到TD-SCDMA系统的要求，可在Woven卷积码内外编码器之间添加交织器。添加的交织器需要具有设备复杂度低、运算量小等的特点。选择交织算法可遵循公式

i⁺＝iα^k+l-1 mod(L_o+1)确定，

外编码器的输出序列送交织器进行交织，每个外编码器的输出中，每Li个比特按行写入一个Lo*Li的缓冲器，然后按列进行交织后按列读出。在上述算法中，素数α的存在可以使得信息序列被打乱的程度进一步加强，可以选择α＝5，k表示截得的第k个长为L_o*L_i比特的数据块，l表示交织器中的第l列，i表示顺序打乱前(交织前)的位置，i⁺表示顺序打乱后(交织后)的位置。

在译码模块中，软输入软输出(APPi)子模块译码算法有很多种，比较常用的有BCJR、SOVA算法等等，相对于BCJR算法，SOVA算法具有译码时延低、运算量小的特点，按照本发明的TD-SCDMA系统中的Woven卷积码，可以采用SOVA算法，从而进一步减小译码时延。运算法则如下：

设u⁽ⁱ⁾(σ，σ′)表示从状态σ到状态σ的分支对应的信息输入，v⁽ⁱ⁾(σ，σ′)表示从状态σ到状态σ的分支对应的编码输出。L(u)，L(v)分别表示内、外译码器对应的先验概率，y表示接受到的输入序列。L_e＝2/σ²，σ²表示信道噪声方差。

外编码器分支量度：

$\mathrm{\λ}{(S_i=\mathrm{\σ};S_{i+1}={\mathrm{\σ}}^{\′})}^{\mathrm{def}}=\underset{i=1}{\overset{b}{\mathrm{\Σ}}}{u}^{\left(i\right)}(\mathrm{\σ},{\mathrm{\σ}}^{\′})L\left(u_i^{\left(i\right)}\right)+\underset{j=1}{\overset{c}{\mathrm{\Σ}}}{v}^{\left(j\right)}(\mathrm{\σ},{\mathrm{\σ}}^{\′})L_c{y}_i^{\left(j\right)}$

内编码器分支量度：

$\mathrm{\λ}{(S_i=\mathrm{\σ};S_{i+1}={\mathrm{\σ}}^{\′})}^{\mathrm{def}}=\underset{i=1}{\overset{b}{\mathrm{\Σ}}}{v}^{\left(i\right)}(\mathrm{\σ},{\mathrm{\σ}}^{\′})L\left(v_i^{\left(i\right)}\right)+\underset{j=1}{\overset{c}{\mathrm{\Σ}}}{v}^{\left(j\right)}(\mathrm{\σ},{\mathrm{\σ}}^{\′})L_c{y}_i^{\left(j\right)}$

路径量度：

$L(?/y_{[0,T)})=\mathrm{\Σ\λ}$ (？表示u或者v)

外译码器后验概率：

L_e(v)＝L(v|y_[0，T))-L(v)-L(y|v)

内译码器后验概率：

L_e(u)＝L(u|y_[0，T))-L(u)-L(y|u)

图4给出了上述实施方案中的Woven卷积码在TD-SCDMA系统中的仿真结果图。仿真中采用3GPP的Case2信道环境，由图所示，在384K链路中，Woven码与Turbo码相比，高信噪比时，他们有相近的性能，在信噪比不高的时候，Woven码比Turbo码差0.5db左右。并且随着链路速率的增加，Woven卷积码与Turbo码之间的差距越来越小，且随着信噪比的增加，Woven卷积码逐渐超过Turbo码的性能，具有更低的信噪比和误码率。因此，在TD-SCDMA系统中应用Woven卷积码可以大大增强TD-SCDMA系统支持高速率、高实时性业务的能力。

Woven卷积码纠错编译码器，其编码原理类似于卷积级联码，普通卷积级联码内码编码器如果出现一个错误，就会导致一个序列的错误，使得外码译码器不能正确译码，而Woven卷积码采用一系列的编码器代替级联码的内外编码器，使得其错误分散开来，另外由于其采用两级编码结构，Woven卷积码在译码的时候可以采用迭代译码结构，从而提高了译码性能，使得性能获得了进一步的提高。

上面结合附图对本发明的实施例进行了详细的说明，但本发明并不限制于上述实施例，在本申请的权利要求的精神和范围情况下，本领域的技术人员所做出的各种修改和改型，仍应属于本发明的保护范围。

Claims (7)

1、一种TD-SCDMA系统中的Woven卷积码纠错编码器，其特征在于：所述编码器包括：

串并变换器，用于将输入的数据分成一系列并行的数据流；

一系列并行的纠错外编码器，分别用于接收串并变换器输出的并行数据，并进行纠错编码；

交织器，用于对外编码器输出的数据进行交织；

一系列并行的纠错内编码器，用于接收交织器输出的数据，并进行纠错编码；

并串变换器，用于将内编码器输出的并行数据流合成为一个数据码流；

按照TD-SCDMA系统标准，依据加CRC校验后的数据块长度、信道编码速率选择所述外编码器、内编码器的结构和数量。

2、按照权利要求1所述的Woven卷积码纠错编码器，其特征在于：所述的一系列并行的纠错外编码器、一系列并行的纠错内编码器采用递归型系统卷积码，在内、外编码器之间使用交织器。

3、按照权利要求1所述的Woven卷积码纠错编码器，其特征在于：内、外编码器码率之积为1/3。

4、按照权利要求1所述的Woven卷积码纠错编码器，其特征在于：所述的外编码器由生成矩阵：

$G_o=\left\{\begin{array}{ccc}1& 0& \frac{1+D^2+D^3}{1+D^3}\\ 0& 1& \frac{1+D+D^3}{1+D^3}\end{array}\right\}$ 确定，

所述内编码器由生成矩阵：

G_i＝{1 1+D²+D³}确定，式中，D为移位寄存器的延迟因子。

5、按照权利要求2所述的Woven卷积码纠错编码器，其特征在于：所述交织器的运算法则遵循i⁺＝iα^k+l-1mod(L_o+1)获得顺序交织后的位置i⁺，式中，α为素数，k表示第k个长为L_o*L_i比特的数据块，l表示交织器中的列，i表示交织前的位置，Lo表示外编码器数量，Li表示内编码器数量。

6、一种TD-SCDMA系统中的Woven卷积码纠错译码器，其特征在于：所述译码器包括：

第一串并变换器，用于将信道中解速率匹配后的串行数据序列转换为并行数据序列送入内译码器；第二串并变换器，用于将第一序列转置器、第二序列转置器输出的串行数据序列转换为并行数据序列送入外译码器；

第一并串变换器，用于将内译码器输出的并行数据序列转换为串行数据序列输出到第二序列转置器，并提供硬判决输出；

第二并串变换器，用于将外译码器输出的并行数据序列转换为串行数据序列作为第三序列转置器的输入，并提供信息位码输出；

一系列并行的纠错内译码器，接收第一串并变换器输出的并行数据序列，分别进行纠错译码；

一系列并行的纠错外译码器，接收第二串并变换器输出的并行数据序列，分别进行纠错译码；

第一序列转置器，用于将从信道中接收到的串行数据序列转换为对应于外译码器译码输入的串行数据序列，第二序列转置器，用于将内译码器译码后输出的串行数据序列转换为对应于外译码器译码输入的串行数据序列，第三序列转置器，用于将外译码器译码输出的串行数据序列转换为对应于内译码器译码输入的串行数据序列。

7、按照权利要求6所述的Woven卷积码纠错译码器，其特征在于：内、外译码器译码算法采用SOVA算法。

Images