CN103151373A - 扩展安全工作区的半导体器件 - Google Patents

Abstract

本发明提供了一种扩展安全工作区的半导体器件，包括：场效应晶体管，该场效应晶体管具有栅极和体电极；电势关联电路，所述场效应晶体管的体电极经由该电势关联电路与所述栅极相连，以使所述体电极的电势与所述栅极的电势相关联。本发明能够避免HCI效应引起的器件退化问题，并进一步扩展场效应晶体管的安全工作区，降低开启电阻。

Description

扩展安全工作区的半导体器件

技术领域

本发明涉及半导体器件领域，尤其涉及一种扩展安全工作区的半导体器件。

背景技术

金属氧化物半导体(MOS，Metal-Oxide-Semiconductor)场效应晶体管被广泛地应用到各种领域，包括家用电器、汽车电子、照明、能源控制等，而解决方案又可分为集成电路(IC)和分立器件。MOS场效应晶体管具有共同的热载流子注入(HCI)效应，它使得器件在一定的电压和电流下的寿命受到限制。特别是高压MOS场效应晶体管器件，如集成高压横向扩散MOS(IntegratedHV-LDMOS)场效应晶体管，HCI现象带来了严重的器件退化，使得器件的安全工作区(SOA，safe-operation-area)变得非常的狭小，进而使器件在高压应用中变得难以实现。

发明内容

本发明要解决的技术问题是提供一种扩展安全工作区的半导体器件，能够避免HCI效应引起的器件退化问题，并进一步扩展场效应晶体管的安全工作区，降低开启电阻。

为解决上述技术问题，本发明提供了一种扩展安全工作区的半导体器件，包括：

场效应晶体管，该场效应晶体管具有栅极和体电极；

电势关联电路，所述场效应晶体管的体电极经由该电势关联电路与所述栅极相连，以使所述体电极的电势与所述栅极的电势相关联。

根据本发明的一个实施例，所述场效应晶体管为MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管。

根据本发明的一个实施例，所述场效应晶体管为MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管，所述电势关联电路将该MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管的体电极和栅极短接。

根据本发明的一个实施例，所述场效应晶体管为MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管，所述电势关联电路包括一个或多个串联的电阻。

根据本发明的一个实施例，所述场效应晶体管为NMOS场效应晶体管、LDNMOS场效应晶体管、VDNMOS场效应晶体管或N型沟道IGBT晶体管，所述电势关联电路包括一个或多个串联的二极管，其中所述体电极与二极管的负极相连，所述栅电极与二极管的正极相连。

根据本发明的一个实施例，所述场效应晶体管为PMOS场效应晶体管、LDPMOS场效应晶体管、VDNMOS场效应晶体管或N型沟道IGBT晶体管，所述电势关联电路包括一个或多个串联的二极管，其中所述体电极与二极管的正极相连，所述栅电极与二极管的负极相连。

根据本发明的一个实施例，所述场效应晶体管为LDMOS场效应晶体管，所述电势关联电路包括一个或多个串联的电阻。

与现有技术相比，本发明具有以下优点：

本发明实施例的半导体器件中，体电极并非短接至栅极，二者相互独立，并采用电势关联电路将体电极的电势和栅极的电势相关联，能够降低场效应晶体管在夹断时的载流子势垒高度，从而降低了沟道表面电场强度，最终实现扩展安全工作区的目的。

此外，采用本发明实施例的方案，还可以帮助载流子更多地从源极流经体区到达漏极，从而降低了表面电流密度，增大了场效应晶体管的饱和电流。

另外，采用本发明实施例的方案，还有利于降低场效应晶体管的开启电阻。

附图说明

图1a是现有技术中NMOS场效应晶体管常规的配置结构示意图；

图1b是现有技术中PMOS场效应晶体管常规的配置结构示意图；

图2a是本发明第一实施例的半导体器件的配置结构示意图，其中的场效应晶体管为NMOS场效应晶体管；

图2b是本发明第一实施例的半导体器件的配置结构示意图，其中的场效应晶体管为PMOS场效应晶体管；

图3a是本发明第二实施例的半导体器件的配置结构示意图，其中的场效应晶体管为NMOS场效应晶体管；

图3b是本发明第二实施例的半导体器件的配置结构示意图，其中的场效应晶体管为PMOS场效应晶体管；

图4a是本发明第三实施例的半导体器件的配置结构示意图，其中的场效应晶体管为NMOS场效应晶体管；

图4b是本发明第三实施例的半导体器件的配置结构示意图，其中的场效应晶体管为PMOS场效应晶体管；

图5是隔离的高压横向扩散NMOS场效应晶体管的剖面结构示意图；

图6是图5所示HVLDNMOS场效应晶体管在现有技术常规配置结构下的IdVd仿真曲线；

图7是图5所示HVLDNMOS场效应晶体管在本发明实施例的配置结构下的IdVd仿真曲线。

具体实施方式

参考图1和图2，在现有技术中，MOS场效应晶体管在应用时，体电极body和源极source通常是连接在一起的，也即体电极body和源极source具有相同的电势。在该配置下，MOS场效应晶体管的性能通常受到HCI效应的影响。

MOS场效应晶体管的HCI效应主要是由于沟道表面高碰撞电离(ImpactIonization)导致的，而碰撞电离主要是由电场强度以及电流密度决定的。大电场强度和/或大电流(电子或空穴)密度会引起高碰撞电离，进而导致HCI效应使得器件退化。因此，要实现低碰撞电离就要降低电场强度和/或减小电流密度。

沟道表面电场强度是由MOS场效应晶体管在沟道夹断(ChannelPinch-off)时载流子所对应的势垒高度决定的。降低沟道夹断时的载流子势垒高度，就能实现减小沟道表面电场强度的目的。因此，在本实施例中，采用电势关联电路将场效应晶体管的体电极的电势和栅极的电势相关联，实现了对沟道下方的体区或阱区(体硅)的电势控制，从而有效降低了载流子对应的势垒高度，实现了降低沟道表面电场强度的目的，并有利于增加饱和电流、减小开启电阻，最终达到扩展安全工作区的目的。

本实施例的方案不仅适用于MOS场效应晶体管，还可以适用于横向扩散MOS(LDMOS)场效应晶体管、垂直双扩散MOS(VDMOS)场效应晶体管、绝缘栅双极型晶体管(IGBT)，或者其他适当类型的场效应晶体管。

下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

第一实施例

参考图2a和图2b，图2a所示的器件包括NMOS场效应晶体管和电势关联电路，该电势关联电路具体为一短接互联线，将NMOS场效应晶体管的体电极Body和栅极Gate短接在一起，使得体电极Body和栅极Gate的电势相同；图2b所示的器件包括PMOS场效应晶体管和电势关联电路，该电势关联电路具体为一短接互联线，将PMOS场效应晶体管的体电极Body和栅极Gate短接在一起，使得体电极Body和栅极Gate的电势相同。

在图2a和图2b所示的配置结构下，将体电极Body和栅极Gate短接，以实现对栅极Body或阱区的电势控制，从而有利于避免HCI效应，减小开启电阻(Ron)，增大饱和电流(Idsat)，扩展MOS场效应晶体管的安全工作区。

虽然图2a和图2b是以MOS晶体管为例进行说明的，但本领域技术人员应当理解，第一实施例中的电势关联电路同样也适用于LDMOS场效应晶体管、VDMOS场效应晶体管和IGBT晶体管。

第二实施例

参考图3a和图3b，图3a所示的器件包括NMOS场效应晶体管和电势关联电路，该电势关联电路具体包括一个或多个串联的电阻30，NMOS场效应晶体管的体电极Body经由电阻30与栅极Gate相连，使得体电极Body的电势和栅极Gate的电势相关联；图2b所示的器件包括PMOS场效应晶体管和电势关联电路，该电势关联电路具体包括一个或多个串联的电阻30，PMOS场效应晶体管的体电极Body经由电阻30和栅极Gate相连，使得体电极Body的电势和栅极Gate的电势相关联。

在图3a和图3b所示的配置结构下，将体电极Body和栅极Gate经过电阻30相连，以实现对栅极Body或阱区的电势控制，从而有利于避免HCI效应，减小开启电阻(Ron)，增大饱和电流(Idsat)，扩展MOS场效应晶体管的安全工作区。

图3a和图3b中的电阻30可以采用集成或者分立器件来实现。

虽然图3a和图3b是以MOS晶体管为例进行说明的，但本领域技术人员应当理解，第二实施例中的电势关联电路同样也适用于LDMOS场效应晶体管、VDMOS场效应晶体管和IGBT晶体管。

第三实施例

参考图4a，图4a所示的器件包括NMOS场效应晶体管和电势关联电路，该电势关联电路具体包括一个或多个串联的二极管40，NMOS场效应晶体管的体电极Body经由一个或多个串联的二极管40与栅极Gate相连，其中体电极Body与二极管40的负极相连，栅电极Gate与二极管40的正极相连，使得体电极Body的电势和栅极Gate的电势相关联。

参考图4b，图4b所示的器件包括PMOS场效应晶体管和电势关联电路，该电势关联电路具体包括一个或多个串联的二极管40，PMOS场效应晶体管的体电极Body经由一个或多个串联的二极管40与栅极Gate相连，其中体电极Body与二极管40的正极相连，栅电极Gate与二极管40的负极相连，使得体电极Body的电势和栅极Gate的电势相关联。

图4a和图4b中的二极管40可以采用集成或分立器件来实现。

虽然图4a和图4b是以MOS晶体管为例进行说明的，但本领域技术人员应当理解，第三实施例中的电势关联电路同样也适用于LDMOS场效应晶体管、VDMOS场效应晶体管和IGBT晶体管。

第四实施例

参考图5，图5示出了第四实施例中隔离的高压横向扩散NMOS(IsolatedHVLDNMOS)场效应晶体管的剖面结构，包括：P型掺杂的衬底50、N型掺杂的漂移区51、P型掺杂的体区52、N型掺杂的源区53、栅极54、N型掺杂的漏区55、P型掺杂的体区引出区56、P型掺杂的衬底引出区57。

在第四实施例中，体区引出区56可以和栅极54经由电阻相连，从而使得体区52的电势和栅极54的电势相关联。采用该配置方式，得到的IdVd仿真曲线如图7所示。

图6示出了图5所示HVLDNMOS场效应晶体管在常规配置(也即体区引出区56和源区53连接)下的IdVd仿真曲线。由图6和图7的对比可知，采用本实施例的配置方式，该HVLDNMOS场效应晶体管的饱和电流(Idsat)大约可以获得5～10倍的提高，从1E-5A/μm提升至1E-4A/μm；开启电阻(Ron)获得显著改善，在线性区IdVd的斜率获得5～10倍的增加；在整个IdVd运用范围，沟道内最大的碰撞电离(impact-ionization)强度从10^23数量级下降到10^15数量级，从而使得MOS管SOA获得明显的扩展。

综上，在以上各个实施例中，通过将场效应晶体管的体电极电势与栅极电势相关联，能够避免HCI效应引起的器件退化问题，并进一步扩展场效应晶体管的安全工作区，降低开启电阻。

以上实施例中的电势关联电路可以采用电阻或二极管来实现，或者可以采用直接短接的方式，但本领域技术人员应当理解，电势关联电路还可以采用其他适当的实现方式，比如采用反馈电路等。

另外，需要说明的是：

1.为了达到控制体电极或阱区电势的目的，需要体电极或阱区独立于电源地或其他任何电极，这可以通过绝缘衬底上的硅材料(SOI)，或PN结(pn-junction)隔离来实现，具体方法属于现有技术；

2.本发明的关键是对体电极或阱区电势实现控制，本领域技术人员应当理解，除了以上实施例，对于体电极或阱区电势的控制还可以通过分流、分压线路或前级控制线路实现；

3.更广泛地，还可以对体电极或阱区的电势实现动态控制，例如对于NMOS场效应晶体管，在关断状态下，体电极或阱区电势可以等于或低于源极电势，而在导通状态下，体电极或阱区电势可以高于源极电势，使体电极或阱区对于源极的二极管处在正偏；

4.本发明的方案可以推广应用到各种CMOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管及IGBT场效应晶体管。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此，本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种扩展安全工作区的半导体器件，其特征在于，包括：

场效应晶体管，该场效应晶体管具有栅极和体电极；

电势关联电路，所述场效应晶体管的体电极经由该电势关联电路与所述栅极相连，以使所述体电极的电势与所述栅极的电势相关联。

2.根据权利要求1所述的半导体器件，其特征在于，所述场效应晶体管为MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管。

3.根据权利要求1所述的半导体器件，其特征在于，所述场效应晶体管为MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管，所述关联回路将该MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管的体电极和栅极短接。

4.根据权利要求1所述的半导体器件，其特征在于，所述场效应晶体管为MOS场效应晶体管、LDMOS场效应晶体管、VDMOS场效应晶体管或IGBT晶体管，所述电势关联电路包括一个或多个串联的电阻。

5.根据权利要求1所述的半导体器件，其特征在于，所述场效应晶体管为NMOS场效应晶体管、LDNMOS场效应晶体管、VDNMOS场效应晶体管或N型沟道IGBT晶体管，所述电势关联电路包括一个或多个串联的二极管，其中所述体电极与二极管的负极相连，所述栅电极与二极管的正极相连。

6.根据权利要求1所述的半导体器件，其特征在于，所述场效应晶体管为PMOS场效应晶体管、LDPMOS场效应晶体管、VDPMOS场效应晶体管或P型沟道IGBT晶体管，所述电势关联电路包括一个或多个串联的二极管，其中所述体电极与二极管的正极相连，所述栅电极与二极管的负极相连。

7.根据权利要求1所述的半导体器件，其特征在于，所述场效应晶体管为LDMOS场效应晶体管，所述电势关联电路包括一个或多个串联的电阻。

Images