CN103151322B - 晶圆级芯片尺寸封装件的ubm结构 - Google Patents

晶圆级芯片尺寸封装件的ubm结构 Download PDF

Info

Publication number
CN103151322B
CN103151322B CN201210193484.7A CN201210193484A CN103151322B CN 103151322 B CN103151322 B CN 103151322B CN 201210193484 A CN201210193484 A CN 201210193484A CN 103151322 B CN103151322 B CN 103151322B
Authority
CN
China
Prior art keywords
semiconductor element
edge
layer
metallization structure
underbump metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210193484.7A
Other languages
English (en)
Other versions
CN103151322A (zh
Inventor
于宗源
陈宪伟
陈英儒
梁世纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103151322A publication Critical patent/CN103151322A/zh
Application granted granted Critical
Publication of CN103151322B publication Critical patent/CN103151322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种晶圆级芯片尺寸半导体器件，包括：半导体管芯、第一凸块底部金属结构和第二凸块底部金属结构。在半导体管芯的角部区域或边部区域上形成具有第一包围件的第一凸块底部金属结构。在半导体管芯的内部区域上形成具有第二包围件的第二凸块底部金属结构。第一包围件大于第二包围件。本发明还提供了一种晶圆级芯片尺寸封装件的UBM结构。

Description

晶圆级芯片尺寸封装件的UBM结构
技术领域
本发明一般地涉及半导体领域，更具体地来说，涉及晶圆级芯片尺寸封装件。
背景技术
半导体行业由于各种电子元件（例如，晶体管、二极管、电阻器、电容器等）集成密度的不断改进而经历了快速增长。在极大程度上，这种集成密度的改进源于最小特征尺寸的不断减小，从而允许更多的元件能集成到给定区域中。由于近来对更小的电子器件的需求不断增长，所以对更小和更有创造性的半导体管芯封装技术的需求也增加。
随着半导体技术的发展，作为有效选择，已经出现了基于芯片级或芯片尺寸封装的半导体器件，从而进一步减小了半导体芯片的实际尺寸。在基于芯片级封装的半导体器件中，封装发生在具有由多种凸块提供接触件的管芯上。可以通过采用基于芯片级封装的半导体器件来实现更高的密度。此外，基于芯片级封装的半导体器件可以实现更小的外形尺寸、成本效益、提高的性能和更低的功耗。
基于芯片级封装的半导体器件可以包括多个焊球，这些焊球形成在半导体管芯的多个凸块底部金属（UBM）开口的上方。由于芯片级封装件中不同材料之间的不匹配，在芯片级封装件的角或边上，可能产生更大的应力。因此，芯片级封装件的角或边更容易发生故障。可能的故障包括超低k（ELK）材料层裂缝、焊料凸块裂缝等。通过采用凸块底部金属结构下方的适当包围件（adequateenclosure）可以减小这种应力。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：半导体管芯；第一凸块底部金属结构，具有位于所述半导体管芯的第一区域上的第一包围件；以及第二凸块底部金属结构，具有位于所述半导体管芯的第二区域上的第二包围件，其中，所述第二包围件不同于所述第一包围件。
在该器件中，所述第二包围件大于所述第一包围件。
在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域是所述半导体管芯的外部区域。
在该器件中，所述外部区域的宽度近似等于或小于所述内部区域的宽度的1/8。
在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域是所述半导体管芯的角部。
在该器件中，所述半导体管芯的所述角部是直角三角形，包括：第一边，近似等于或小于所述半导体管芯的第一长度的1/10；以及第二边，近似等于或小于所述半导体管芯的第二长度的1/10。
在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域包括邻近所述半导体管芯的角部的第二凸块底部金属结构。
根据本发明的另一方面，提供了一种装置，包括：半导体管芯；第一凸块底部金属结构，具有邻近所述半导体管芯的角部的第一包围件；以及第二凸块底部金属结构，具有不邻近所述半导体管芯的所述角部形成的第二包围件，其中，所述第二包围件不同于所述第一包围件。
在该装置中，所述半导体管芯的所述角部具有直角三角形形状，包括：第一边，近似等于或小于所述半导体管芯的水平长度的1/10；以及第二边，近似等于或小于所述半导体管芯的垂直长度的1/10。
在该装置中，所述第一包围件由所述第一凸块底部金属结构下方的第一再分布层形成；以及所述第二包围件由所述第二凸块底部金属结构下方的第二再分布层形成。
在该装置中，所述第一包围件大于所述第二包围件。
在该装置中，所述第一包围件大于或等于5μm；以及所述第二包围件大于或等于2μm。
在该装置中，所述半导体管芯包括：衬底；层间介电层，形成在所述衬底上方；多个金属化层，形成在所述层间介电层上方；钝化层，形成在所述多个金属化层上方；第一聚合物层，形成在所述钝化层上方；以及第二聚合物层，形成在所述第一聚合物层上方，其中，再分布层形成在所述第二聚合物层中。
根据本发明的又一方面，提供了一种方法，包括：形成半导体管芯；将多个第一包围件形成在所述半导体管芯上方的第一区域上；将多个第二包围件形成在所述半导体管芯上方的第二区域上，其中，所述第一包围件的第一直径不同于所述第二包围件的第二直径；将多个第一凸块底部金属结构形成在所述第一包围件上方；以及将多个第二凸块底部金属结构形成在所述第二包围件上方。
该方法进一步包括：形成所述第一包围件和所述第二包围件，其中，所述第二包围件的所述第二直径大于所述第一包围件的所述第一直径。
该方法进一步包括：选择所述半导体管芯的内部区域作为所述第一区域；以及选择所述半导体管芯的外部区域作为所述第二区域。
该方法进一步包括：选择所述半导体管芯的内部区域作为所述第一区域；以及选择所述半导体管芯的角部区域作为所述第二区域。
该方法进一步包括：将第一再分布层形成在所述第一凸块底部金属结构的下方；以及将第二再分布层形成在所述第二凸块底部金属结构的下方，其中，所述第一再分布层的直径大于所述第二再分布层的直径。
该方法进一步包括：形成衬底；形成覆盖所述衬底的层间介电层；形成覆盖所述层间介电层的多个金属化层；形成覆盖所述多个金属化层的钝化层；形成覆盖所述钝化层的第一聚合物层；以及形成在所述第一聚合物层上方的第二聚合物层。
该方法进一步包括：将第一再分布层形成在所述第二聚合物层中；以及将第二再分布层形成在所述第二聚合物层中，其中，所述第一再分布层的直径大于所述第二再分布层的直径。
附图说明
为了更完整地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1示出了根据实施例的晶圆级芯片尺寸封装件的横截面图；
图2示出了分别形成在两个再分布层（RDL）焊盘上方的两个凸块底部金属（UBM）结构的俯视图；
图3示出了RDL焊盘上的应力与UBM结构的包围尺寸（enclosuresize）的曲线图；
图4示出了根据实施例的具有不同的凸块底部金属结构包围件的半导体管芯的俯视图；
图5示出了根据另一个实施例的具有不同的凸块底部金属结构包围件的半导体管芯的俯视图；
图6示出了根据又一个实施例的具有不同的凸块底部金属结构包围件的半导体管芯的俯视图。
除非另有说明，不同附图中的相应数字和符号通常指的是相应部件。为了清楚地说明各个实施例的相关方面绘制这些附图，并且没有必要按比例绘制。
具体实施方式
下面，详细讨论本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本发明的范围。
结合具体上下文的优选实施例对本发明进行描述，即，晶圆级芯片尺寸封装件的凸块底部金属（UBM）结构设计技术。然而，本发明也可以应用于半导体工业中的各种封装件。
首先参考图1，示出了根据实施例的晶圆级芯片尺寸封装件的横截面图。如图1所示，在半导体管芯100上方形成晶圆级芯片尺寸封装件。半导体管芯100包括衬底192。衬底192可以是硅衬底。可选地，衬底192可以是绝缘体上硅衬底。衬底192可以进一步包括各种电路（未示出）。形成在衬底192上的电路可以是适合特定应用的任意类型的电路。
根据实施例，电路可以包括：各种n型金属氧化物半导体（NMOS）和/或p型金属氧化物半导体（PMOS）器件，如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。可以互连电路以实现一种或多种功能。功能可以包括存储结构、处理结构、传感器、放大器、配电、输入/输出电路等。本领域普通技术人员之一应该理解，提供以上实例仅为了说明的目的，以进一步解释本发明的各种应用，并不意味着以任何方式限制本发明。
在衬底192的顶部上方形成层间介电层182。例如，层间介电层182可以由如氧化硅的低k介电材料形成。层间介电层182可以由本领域公知的任何适当方法形成，如旋涂、化学汽相淀积（CVD）和等离子体增强化学汽相淀积（PECVD）。也应该注意，本领域技术人员之一应意识到，层间介电层182可以进一步包括多个介电层。
在层间介电层182的上方形成底部金属化层172和顶部金属化层152。如图1所示，底部金属化层172包括第一金属线174。同样地，顶部金属化层152包括第二金属线162。金属线174和162由诸如铜或铜合金等的金属材料形成。应该注意，虽然图1示出底部金属化层172和顶部金属化层152，但是本领域技术人员应该意识到，一个或多个金属间介电层（未示出）和相关金属化层（未示出）形成在底部金属化层172和顶部金属化层152之间。通常，一个或多个金属间介电层和相关金属化层用于彼此互连衬底192上的电路，并且用于供外部电连接。
在顶部金属化层152的顶部上方形成钝化层142。根据实施例，钝化层142由无机材料形成，例如未掺杂的硅酸盐玻璃、氮化硅、氧化硅等。可以在钝化层142的顶部上方形成铝焊盘160。此外，铝焊盘160可以通过通孔164连接到顶部金属线162。根据实施例，通孔164充分填充有金属材料，例如：铜、铜合金、铝、银、金、及其任意组合。通孔164可以由如CVD的适当技术形成。可选地，通孔164可以由溅射、电镀等形成。
在钝化层142的顶部上方形成第一聚合物层132。第一聚合物层132由诸如环氧树脂、聚酰亚胺等的聚合物材料制成。第一聚合物层132可以由领域内公知的任何适当方法（例如，旋涂）制成。在第一聚合物层132上方形成再分布层166。如图1所示，再分布层166连接铝焊盘160和半导体管芯100的顶面。更具体地，再分布层166提供金属线（例如，金属线162）和半导体管芯100的顶面（例如，UBM116）之间的导电通路。
在第一聚合物层132的顶部上方形成第二聚合物层122。如图1所示，再分布层166和再分布层164都内嵌在第二聚合物层122中。图案化第二聚合物层122以形成多个开口。此外，在开口的顶部上方形成各种凸块底部金属（UBM）结构（例如，UBM116）。凸块底部金属（例如，UBM116）结构用于连接再分布层（例如，再分布层166）和各种输入输出端子（例如，凸块116和凸块114）。每个UBM结构可以进一步包括各种子层，如种子层（未示出）、粘合层（未示出）等。UBM结构可以由任何适当技术形成，如蒸镀、电镀等。
为了减小UBM结构上的应力，RDL焊盘（例如，RDL164）的直径大于相应的UBM结构（例如，UBM114）的直径。如图1所示，在RDL焊盘的外边缘和UBM结构的外边缘之间可能存在第一间隙N1。根据实施例，N1等于5μm。同样地，在RDL焊盘166的外边缘和UBM结构的外边缘之间可能存在第二间隙N2。根据实施例，N2小于5μm。下面结合图2至图6，讨论了如何确定N1和N2的详细描述，特别注意，在基于不同的位置的RDL和相应的UBM结构之间建立不同的间隙。
图2出了分别地形成在两个RDL焊盘上方的两个UBM结构的俯视图。在半导体管芯上方，可能具有多个UBM结构。选择两个UBM结构以说明各种实施例的创造性方面。根据实施例，第一UBM结构114邻近半导体的角部。相反地，第二UBM结构116位于紧邻第一UBM结构114处，但不紧邻半导体管芯的角部或边部处。第一UBM结构114和第二UBM结构116之间的间距是两个UBM结构的中心之间的距离。根据实施例，间距P在约100μm至约400μm的范围内。
如图2所示，第一UBM结构114和第二UBM结构116都具有圆形的形状。另外，为了减少UBM结构上的应力，分别地在第一UBM结构114和第二UBM结构116下方形成两个RDL焊盘。此外，第一RDL焊盘和第二RDL焊盘的直径都大于其相应的UBM结构的直径。N1是第一UBM结构的外边缘和第一RDL焊盘的外边缘之间的最小距离。同样地，N2是第二UBM结构的外边缘和第二RDL焊盘的外边缘之间的最小距离。根据实施例，N1等于或大于5μm。N2等于或大于2μm。
图3示出了RDL焊盘上的应力与UBM结构的包围尺寸的曲线图。图3的横轴表示UBM结构的包围尺寸。根据实施例，包围尺寸被定义为RDL焊盘的直径和UBM结构的直径之差的一半。图3的纵轴表示RDL焊盘上的应力。曲线302示出了当采用不同包围件时RDL焊盘上的应力。
如图3所示，当包围尺寸大于5μm时，不同包围件情况下的应力非常接近点306处的应力，其中，采用5μm包围件。然而，一旦包围尺寸小于5μm时，RDL焊盘上的应力与包围尺寸成反比。例如，与当包围尺寸是约5μm时，RDL焊盘上的应力相比较，当包围尺寸是0μm时，RDL焊盘上相应应力增加20%。
图3显示了不同包围尺寸情况下的RDL焊盘上的应力。包围尺寸的增加导致RDL焊盘上的应力减小。如此，具有较大包围件的UBM结构可能适用于一些容易产生应力的区域，如半导体管芯的角部或边部。相反，较小的包围件可能用于其他区域，如半导体管芯的内部区域。下面将结合图4至图6描述如何配置具有不同包围件的UBM结构的细节。本实施例的有利特征在于，具有较大包围件和较小包围件的组合的半导体器件可以减少半导体器件有裂缝的可能性和提高了布线的灵活性。
图4示出了根据实施例的具有不同的UBM结构包围件的半导体管芯的俯视图。为了减少容易产生应力区域（例如，半导体管芯的四个角部）上的应力，在半导体管芯的每个角部处采用较大的包围件。在半导体管芯上可能存在UBM结构的阵列。为简单起见，在俯视图中仅示出了半导体管芯的左上部。如图4所示，UBM结构402位于半导体管芯的左上角。如图4所示，左上角是直角三角形，该直角三角形的边长D等于两个邻近的UBM结构之间的间距。根据实施例，UBM结构402的包围件大于或等于5μm。相反，UBM边界框404内的其他UBM结构具有约2μm的包围件。半导体管芯400的左上角处的较大包围件有助于减少UBM结构402下方的RDL焊盘（未示出）上的应力，以减小半导体管芯400的裂缝的可能性。
图5示出了根据另一个实施例的具有不同的UBM结构包围件的半导体管芯的俯视图。除了具有较大包围件的UBM结构的分配量与半导体管芯400的略有不同以外，图5中所示的半导体管芯500的结构类似于图4中所示的半导体管芯400。如在俯视图中所示，在三角形角区域中采用具有较大包围件的UBM结构（例如，UBM502）。如图5所示，三角形角区域是直角三角形。根据实施例，当半导体管芯500小于或等于5mm×5mm时，第一边D1和第二边D2分别地近似等于半导体管芯的水平长度和垂直长度的1/10。相反，当半导体管芯500的尺寸在5mm×5mm封装件和10mm×10mm封装件之间时，第一边D1和第二边D2分别地近似等于半导体管芯的水平长度和垂直长度的1/15。
根据实施例，三角形角区域可以包括第一UBM结构502、第二UBM结构504和第三UBM结构506。三角形角区域内的每个UBM结构的包围件大于或等于5μm。可选地，当半导体管芯500相对较小时，三角形角区域中的每个UBM结构的包围件可以进一步减小。尤其是，当半导体管芯小于或等于3mm×3mm时，三角形角区域中的每个UBM结构（例如，UBM502）的包围件大于或等于3μm。否则，三角形角区域中的每个UBM结构的包围件大于或等于5μm。
图6示出了根据又一个实施例的具有不同的UBM结构包围件的半导体管芯的俯视图。如图6所示，在半导体管芯600的外部区域上采用具有较大包围件的UBM结构。相反，在半导体管芯600的内部区域上采用具有较小包围件的UBM结构。可能具有限定内部区域和外部区域之间的界线的多种方式。根据实施例，外部区域包括四个边部区域。每个边部区域的宽度（例如，D3和D4）都约等于或小于半导体管芯600的相应长度（例如，D5和D6）的10%。通过在半导体管芯600的顶面上方采用不同的包围件，可以减少位于外部区域中的RDL焊盘上的应力。因此，可以减少由应力导致的裂缝。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。
而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员之一应理解，通过本发明的公开内容，现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (17)

1.一种晶圆级芯片尺寸封装器件，包括：
半导体管芯；
第一凸块底部金属结构，具有位于所述半导体管芯的第一区域上的第一包围件，其中，第一再分布层的边缘延伸超出所述第一凸块底部金属结构的边缘，所述第一包围件是所述第一再分布层的边缘和所述第一凸块底部金属结构的边缘之间的间隙；以及
第二凸块底部金属结构，具有位于所述半导体管芯的第二区域上的第二包围件，其中，第二再分布层的边缘延伸超出所述第二凸块底部金属结构的边缘，所述第二包围件是所述第二再分布层的边缘和所述第二凸块底部金属结构的边缘之间的间隙，所述第一区域远离所述半导体管芯的边缘，所述第二区域邻近所述半导体管芯的边缘，所述第二包围件大于所述第一包围件。
2.根据权利要求1所述的器件，其中：
所述第一区域是所述半导体管芯的内部区域；以及
所述第二区域是所述半导体管芯的外部区域。
3.根据权利要求2所述的器件，其中，所述外部区域的宽度等于或小于所述内部区域的宽度的1/8。
4.根据权利要求3所述的器件，其中：
所述第一区域是所述半导体管芯的内部区域；以及
所述第二区域是所述半导体管芯的角部。
5.根据权利要求4所述的器件，其中，所述半导体管芯的所述角部是直角三角形，包括：
第一边，等于或小于所述半导体管芯的第一长度的1/10；以及
第二边，等于或小于所述半导体管芯的第二长度的1/10。
6.根据权利要求1所述的器件，其中：
所述第一区域是所述半导体管芯的内部区域；以及
所述第二区域包括邻近所述半导体管芯的角部的第一凸块底部金属结构。
7.一种晶圆级芯片尺寸封装装置，包括：
半导体管芯；
第一凸块底部金属结构，具有邻近所述半导体管芯的角部的第一包围件，其中，第一再分布层的边缘延伸超出所述第一凸块底部金属结构的边缘，所述第一包围件是所述第一再分布层的边缘和所述第一凸块底部金属结构的边缘之间的间隙；以及
第二凸块底部金属结构，具有不邻近所述半导体管芯的所述角部形成的第二包围件，其中，第二再分布层的边缘延伸超出所述第二凸块底部金属结构的边缘，所述第二包围件是所述第二再分布层的边缘和所述第二凸块底部金属结构的边缘之间的间隙，所述第二包围件小于所述第一包围件。
8.根据权利要求7所述的装置，其中，所述半导体管芯的所述角部具有直角三角形形状，包括：
第一边，等于或小于所述半导体管芯的水平长度的1/10；以及
第二边，等于或小于所述半导体管芯的垂直长度的1/10。
9.根据权利要求7所述的装置，其中：
所述第一包围件由所述第一凸块底部金属结构下方的所述第一再分布层形成；以及
所述第二包围件由所述第二凸块底部金属结构下方的所述第二再分布层形成。
10.根据权利要求7所述的装置，其中：
所述第一包围件大于或等于5μm；以及
所述第二包围件大于或等于2μm。
11.根据权利要求7所述的装置，其中，所述半导体管芯包括：
衬底；
层间介电层，形成在所述衬底上方；
多个金属化层，形成在所述层间介电层上方；
钝化层，形成在所述多个金属化层上方；
第一聚合物层，形成在所述钝化层上方；以及
第二聚合物层，形成在所述第一聚合物层上方，其中，再分布层形成在所述第二聚合物层中。
12.一种形成晶圆级芯片尺寸封装件的方法，包括：
形成半导体管芯；
将多个第一包围件形成在所述半导体管芯上方的第一区域上；
将多个第二包围件形成在所述半导体管芯上方的第二区域上，其中，所述第一包围件的第一直径不同于所述第二包围件的第二直径；
将多个第一凸块底部金属结构形成在所述第一包围件上方；
将多个第二凸块底部金属结构形成在所述第二包围件上方；
将第一再分布层形成在所述第一凸块底部金属结构的下方；以及
将第二再分布层形成在所述第二凸块底部金属结构的下方；
其中，所述第一再分布层的边缘延伸超出所述第一凸块底部金属结构的边缘，所述第一包围件是所述第一再分布层的边缘和所述第一凸块底部金属结构的边缘之间的间隙；
其中，所述第二再分布层的边缘延伸超出所述第二凸块底部金属结构的边缘，所述第二包围件是所述第二再分布层的边缘和所述第二凸块底部金属结构的边缘之间的间隙，所述第一区域远离所述半导体管芯的边缘，所述第二区域邻近所述半导体管芯的边缘，所述第二包围件的所述第二直径大于所述第一包围件的所述第一直径。
13.根据权利要求12所述的方法，进一步包括：
选择所述半导体管芯的内部区域作为所述第一区域；以及
选择所述半导体管芯的外部区域作为所述第二区域。
14.根据权利要求12所述的方法，进一步包括：
选择所述半导体管芯的内部区域作为所述第一区域；以及
选择所述半导体管芯的角部区域作为所述第二区域。
15.根据权利要求12所述的方法，其中，所述第一再分布层的直径大于所述第二再分布层的直径。
16.根据权利要求12所述的方法，进一步包括：
形成衬底；
形成覆盖所述衬底的层间介电层；
形成覆盖所述层间介电层的多个金属化层；
形成覆盖所述多个金属化层的钝化层；
形成覆盖所述钝化层的第一聚合物层；以及
形成在所述第一聚合物层上方的第二聚合物层。
17.根据权利要求16所述的方法，进一步包括：
将第一再分布层形成在所述第二聚合物层中；以及
将第二再分布层形成在所述第二聚合物层中，其中，所述第一再分布层的直径大于所述第二再分布层的直径。
CN201210193484.7A 2011-12-06 2012-06-12 晶圆级芯片尺寸封装件的ubm结构 Active CN103151322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/312,538 US8692378B2 (en) 2011-12-06 2011-12-06 UBM structures for wafer level chip scale packaging
US13/312,538 2011-12-06

Publications (2)

Publication Number Publication Date
CN103151322A CN103151322A (zh) 2013-06-12
CN103151322B true CN103151322B (zh) 2016-06-08

Family

ID=48523405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210193484.7A Active CN103151322B (zh) 2011-12-06 2012-06-12 晶圆级芯片尺寸封装件的ubm结构

Country Status (2)

Country Link
US (2) US8692378B2 (zh)
CN (1) CN103151322B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263405B2 (en) * 2013-12-05 2016-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
KR102307062B1 (ko) 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
US9748212B2 (en) * 2015-04-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shadow pad for post-passivation interconnect structures
KR102456667B1 (ko) 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
US20220328435A1 (en) * 2021-04-08 2022-10-13 Mediatek Inc. Semiconductor package and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782897B2 (en) * 2002-05-23 2004-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of protecting a passivation layer during solder bump formation
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
US8686560B2 (en) * 2010-04-07 2014-04-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to mitigate failures due to stress

Also Published As

Publication number Publication date
CN103151322A (zh) 2013-06-12
US20130140706A1 (en) 2013-06-06
US8916465B2 (en) 2014-12-23
US20140170850A1 (en) 2014-06-19
US8692378B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
US9679882B2 (en) Method of multi-chip wafer level packaging
US7462930B2 (en) Stack chip and stack chip package having the same
US10475985B2 (en) MRAM magnetic shielding with fan-out wafer level packaging
US7880297B2 (en) Semiconductor chip having conductive member for reducing localized voltage drop
TWI462397B (zh) 電連接器結構及其製造方法及半導體裝置
CN103107152B (zh) 用于芯片级封装的凸块
US10074618B1 (en) Semiconductor structure and manufacturing method thereof
CN103151322B (zh) 晶圆级芯片尺寸封装件的ubm结构
US10903198B2 (en) Semiconductor package assembly and method for forming the same
CN102931173A (zh) 多芯片晶圆级封装
JP2018530160A (ja) 集積回路（ＩＣ）パッケージの間にギャップコントローラを備えるパッケージオンパッケージ（ＰｏＰ）デバイス
US11244940B2 (en) Stress reduction apparatus and method
US9806042B2 (en) Strain reduced structure for IC packaging
US8772922B2 (en) Chip structure having redistribution layer
US9576888B2 (en) Package on-package joint structure with molding open bumps
CN104051390A (zh) 具有模制开口凸块的叠层封装连结结构
TWI556394B (zh) 半導體結構及其形成方法及半導體裝置
US8754506B1 (en) Through via semiconductor die with backside redistribution layer
US11171079B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8603911B2 (en) Semiconductor device and fabrication method thereof
TWI609463B (zh) 晶片堆疊結構
US20230215808A1 (en) Semiconductor package with integrated circuit chip couplers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant