CN103140873B - 影像数据高速收发方法及装置 - Google Patents
影像数据高速收发方法及装置 Download PDFInfo
- Publication number
- CN103140873B CN103140873B CN201180047070.7A CN201180047070A CN103140873B CN 103140873 B CN103140873 B CN 103140873B CN 201180047070 A CN201180047070 A CN 201180047070A CN 103140873 B CN103140873 B CN 103140873B
- Authority
- CN
- China
- Prior art keywords
- image data
- controller
- transmission channel
- line buffer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/002—Specific input/output arrangements not covered by G06F3/01 - G06F3/16
- G06F3/005—Input arrangements through a video camera
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Storing Facsimile Image Data (AREA)
- Television Signal Processing For Recording (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Communication Control (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Image Input (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供一种影像数据高速收发方法及用以实现该方法的装置,该影像数据高速收发方法包括:通过一个以上的传输信道,将从图像传感器输出的影像数据以与传输信道的带宽相应的速度依次地传送的步骤;将通过一个以上的传输信道接收的影像数据,以与一个以上的传输信道各个的带宽之和的整个带宽对应的速度依次地记录在帧存储器的步骤。
Description
技术领域
本发明涉及影像数据收发方法及装置,更详细说是涉及一种能够在相机和影像数据处理装置之间进行影像数据收发的方法及装置。
背景技术
近来,数字影像处理领域的发展可能性进一步得到提高。数码摄录机、数码静态相机(DSC:DigitalStillCamera)及影像记录仪等拍摄装置用以将影像转换为数字信号并进行存储。并且,从这些拍摄装置发送给个人计算机(PersonnelComputer:PC)等影像信号处理装置的数字影像,将会在计算机中采用多种算法进行处理。
图1为一般的影像数据收发系统的结构。
相机10与帧捕获器20(framegrabber)连接,上述相机10和帧捕获器20通过电缆30(cable)连接。此时,上述相机10和帧捕获器20通过基于相机链路标准(cameralinkstandard)的接口执行数据收发。
根据如上所述的结构,相机10通过电缆30将拍摄影像数据发送给帧捕获器20。上述帧捕获器20为用以对相机10发送的影像数据进行接收处理的处理板,其通过PCI(peripheralcomponentinterconnect,外设部件互连标准)总线与主系统连接,以能够在一般PC环境中使用。
发明内容
技术问题
本发明提供一种用以将由相机拍摄的影像数据与影像数据处理装置进行高速收发的方法及装置。
技术方案
本发明提供一种影像数据高速发送装置,其特征在于,包括:缓冲记录控制器,其将从图像传感器输出的影像数据依次地记录在一个以上的线缓冲器中;
发送控制器,其依次地读取所述一个以上的线缓冲器中存储的影像数据,控制所述影像数据以与传输信道的带宽相应的记录速度依次地输出至一个以上的传输信道。
本发明还提供一种影像数据高速接收装置,其特征在于,包括:接收控制器,将通过一个以上的传输信道接收的影像数据依次地记录在一个以上的线缓冲器;缓冲读取控制器,将所述一个以上的线缓冲器中存储的影像数据以与所述一个以上的传输信道各个的带宽之和的整个带宽对应的速度读取,并依次地记录在帧存储器。
本发明提供一种影像数据高速发送方法,其特征在于,包括:将从图像传感器输出的影像数据按线路依次地存储的步骤;将所述存储的影像数据以与传输信道的带宽相应的记录速度依次地输出给一个以上的传输信道的步骤。
并且,本发明提供一种影像数据高速接收方法,其特征在于,包括:将通过一个以上的传输信道接收的影像数据按线路依次地存储的步骤;将所述存储的影像数据以与所述一个以上的传输信道各个的带宽之和的整个带宽对应的速度读取,并依次地记录在帧存储器的步骤。
并且,本发明提供一种影像数据高速收发方法,其特征在于,包括:通过一个以上的传输信道将从图像传感器输出的影像数据以与传输信道的带宽相应的速度依次地传送的步骤;将通过一个以上的传输信道接收的影像数据以与一个以上的传输信道各个的带宽之和的整个带宽对应的速度依次地记录在帧存储器的步骤。
有益效果
本发明通过具有多个传输信道的同轴电缆传送由图像传感器高速输出的影像数据,具有能够高速传送影像数据的优点。
本发明接收通过具有多个传输信道的同轴电缆传送的影像数据,具有能够高速接收影像数据的优点。
附图说明
图1为一般的影像数据收发系统的结构图;
图2为本发明的优选实施例中的影像数据高速收发系统的结构图;
图3为包括本发明的优选一实施例中的影像数据高速发送装置的发送端的结构图;
图4为根据影像数据高速发送装置的动作产生的信号的一例示意图;
图5为根据影像数据高速发送装置的动作产生的信号的另一例示意图;
图6为包括本发明的优选另一实施例中的影像数据高速发送装置的发送端的结构图;
图7为包括本发明的优选一实施例中的影像数据高速接收装置的接收端的结构图;
图8为根据影像数据高速接收装置的动作产生的信号的一例示意图;
图9为根据影像数据高速接收装置的动作产生的信号的另一例示意图;
图10为包括本发明的优选另一实施例中的影像数据高速接收装置的接收端的结构图。
具体实施方式
以下,参照附图,通过本发明的优选实施例对本发明进行详细的说明,以使本领域的技术人员能够容易理解并实施本发明。
在对本发明的说明中,如果认为对于相关公知功能或结构的具体说明对本发明实施例的技术思想构成不必要的混淆,将省去对其详细的说明。
在对本发明进行说明之前,整个说明书中使用的用语为考虑到本发明实施例中的功能而定义的用语,由于其为可根据使用者或应用者的意图、惯例等而充分变更的事项,该用语的定义应当以本发明的整个说明书中所贯穿的内容作为基础。
本发明提出一种影像数据高速收发方法,包括:通过一个以上的传输信道,将图像传感器输出的影像数据以与传输信道的带宽相应的速度依次地传送的步骤;将通过一个以上的传输信道接收的影像数据,以相当于一个以上的传输信道的各个带宽之和的速度依次地记录在帧存储器的步骤。
并且,本发明提出一种影像数据高速发送方法,包括:将图像传感器输出的影像数据按线路依次地存储的步骤;将上述存储的影像数据以与传输信道的带宽相应的记录速度依次地输出给一个以上的传输信道的步骤。
并且,本发明提出一种影像数据高速接收方法,包括:将通过一个以上的传输信道接收的影像数据,按线路依次地存储的步骤;将上述存储的影像数据以相当于上述一个以上的传输信道的各个带宽之和的速度读取,并依次地存储在帧存储器的步骤。
在下述的图2中示出包括用以实现如前所述的影像数据高速收发方法的装置的系统结构。
图2为根据本发明的优选实施例的影像数据高速收发系统的结构图。
根据本发明的影像数据高速收发系统,作为发送端100和接收端200的数据传输介质,利用具有多个传输信道(TransmissionChannel)的同轴电缆300(CoaxialCable),使得影像数据可以并列(Parallel)收发。
详细说,发送端100包括:图像传感器110(ImageSensor:I/S),其作为拍摄装置的摄像元件;高速影像发送装置120,用以与同轴电缆300的传输信道的带宽相应的速度,依次地输出控制从上述图像传感器110输出的影像数据;电缆发送部130,用以控制驱动同轴电缆300的传输信道,以传送从上述高速影像发送装置120输出的影像数据。
详细说,接收端200包括:电缆接收部210,用以将从同轴电缆300接收的信号转换为可进行数字处理的信号并输出;高速影像接收装置220,其用于与同轴电缆300的传输信道的带宽相应的速度,从从上述电缆接收部210依次地接收,并高速记录在帧存储器(framestore)230。
以下,参照图3对包括本发明的一优选实施例的影像数据高速发送装置的发送端的构成进行更为详细的说明。
图像传感器110是将用于最大化光的反应性质的M×N个(N、M为自然数)单位像素,即像素(Pixel)进行配置,以输出与通过相机等拍摄装置的镜头输入的各个像素的光线量相应的电信号(rawdata)(以下,为了方便而称为‘影像数据’)的拍摄元件。作为该图像传感器210,一般可使用CCD(ChargeCoupledDevice,电荷耦合装置)型图像传感器或CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)型图像传感器等固态摄像元件,其可以80万像素至150万像素左右的百万像素级拍摄出被摄体,并生成具有1440*960的分辨率的高清晰度影像数据。并且,图像传感器110可通过一个以上的输出分支(outputtap)以串列或并列输出M个按线路区分的影像数据。
电缆发送部130是使通过同轴线缆300的多个传输信道可发送影像数据的同轴电缆驱动器(CoaxialCableDriver),其与多个传输信道分别对应地设置有多个。
高速影像发送装置120控制从图像传感器110输出的影像数据,使其以与同轴电缆300的传输信道的带宽相应的速度输出。即,由于图像传感器110的输出速度大于与传输信道的带宽相应的速度,高速影像发送装置120调节影像数据的输出速度而输出。
为此,如图3所示,根据本发明的优选实施例的高速影像发送装置120,包括:线缓冲器123(LineBuffer:LB),其为一个以上的线内存(linememory);缓冲记录控制器122,其将通过上述图像传感器110的一个以上的输出分支输出的影像数据依次地记录在上述线缓冲器123;发送控制器124,其读取上述线缓冲器123中记录的影像数据并输出,使其通过电缆发送部130发送,上述高速影像发送装置120可使用FPGA(FieldProgramableGateArray,现场可编程门阵列)来实现。
并且,根据本发明的实施例,高速影像发送装置120还包括:像素缓冲器121,其与图像传感器110的一个以上的输出分支连接,用以临时存储影像数据。上述像素缓冲器121起到与图像传感器110的输出时钟同步,并以一定周期输出数据的FIFO(FirstInputFirstOutput先入先出)作用,其可以为多个线内存。此时,上述缓冲记录控制器122从上述像素缓冲器121读取影像数据。
图4及图5为示出根据影像数据高速发送装置的动作的信号例示意图。图4是假设与传输信道的带宽相应的速度为图像传感器的输出速度的1/2的情况,图5是假设与传输信道的带宽相应的速度为图像传感器的输出速度的1/3的情况。
参照图4及图5对缓冲记录控制器122及发送控制器124的动作进行说明。
随着影像数据从图像传感器110按线路输出,缓冲记录控制器122将影像数据以与图像传感器110的输出速度相应的速度依次地记录在达到可写入(WriteEnable)的线缓冲器123。
参照图4,缓冲记录控制器122在tO时点开始在线缓冲器记录影像数据。随着在t1时点线缓冲器1的内存空间已满而达到不可写入(WriteDisable),缓冲记录控制器122开始在线缓冲器2记录影像数据。如上所述,缓冲记录控制器122在线缓冲器123依次地执行写入动作。
另外,发送控制器124在缓冲记录控制器122在线缓冲器123进行记录期间,读取记录在已满的线缓冲器中的影像数据,以控制该数据通过电缆发送部130以与传输信道的带宽相应的传输速度发送。
参照图4,随着在t1时点线缓冲器1已满而达到可读取(ReadEnable)时,发送控制器124通过发送部1读取线缓冲器1中记录的影像数据并输出。此时,在图4所示的例中,与传输信道的带宽相应的传输速度为图像传感器110的输出速度的1/2,因此,发送控制器124控制在t1~t3的时间区间执行读取动作并将所述读取数据输出给发送部1。
另外,随着在t2时点线缓冲器2达到可读取(ReadEnable),发送控制器124将线缓冲器2中记录的数据发送给发送部2。即,通过使用两个传输信道使传输信道的带宽增加为两倍,从而符合图像传感器110的输出速度。
对于此,参照图5进行进一步的说明,由于图像传感器110的输出速度达到与同轴电缆的传输信道的带宽相应的传输速度的三倍,使用三个传输信道来使带宽增加为三倍。
并且,为了进行如前所述的速度调节,上述线缓冲器123的个数可以设置为大于上述传输信道的个数。
并且,发送控制器124在将影像数据传送给电缆发送部130时,可以在从线缓冲器123输出的影像数据中添加标头(header)信息,用以识别从图像传感器110按线路输出的影像数据的线路。
例如,参照图4,在t1时点将控制器124从线缓冲器1读取的第1线(line#1)影像数据输出至发送部1时,添加用以区分为第1线的标头信息并输出至发送部1。该标头信息在接收端200中用于影像数据的排列。
另外,本发明的图像传感器110可通过一个以上的输出分支,以串列或并列输出按线路区分的影像数据,在并列输出时,根据本发明的另一优选实施例,高速影像发送装置120的缓冲记录控制器122及发送控制器124可设置有多个。
此时,线缓冲器是具有多个写入及读取端口的多路端口内存,上述多个缓冲记录控制器分别对应于上述多个写入端口,上述图像传感器的一个以上的输出分支划分为多个群组,并分别分配到上述多个缓冲记录控制器。由此,上述多个缓冲记录控制器分别将从上述分配的群组的输出分支输出的影像数据记录在上述对应的写入端口。
并且,上述多个发送控制器对应于上述读取端口,上述一个以上的传输信道划分为多个群组,并分别分配到上述多个发送控制器。由此,上述多个发送控制器分别从对应的读取端口读取影像数据,并输出至上述分配的群组的传输信道。
图6中示出包括如前所述的本发明的另一优选实施例的影像数据高速发送装置的发送端的结构实例。
参照图6,包括有多个缓冲记录控制器122a、122b及发送控制器124a、124b,并分别分配有线缓冲器123a、123b及电缆发送部130a、130b而进行管理。
再者,参照图7对包括根据本发明的一优选实施例的影像数据高速接收装置的接收端的结构进行更为详细的说明。
电缆接收部210是可通过同轴电缆300的多个传输信道接收影像数据的同轴电缆驱动器(CoaxialCableDriver),其与多个传输信道分别对应地设置有多个。
帧存储器230用于存储通过上述同轴电缆300传送的图像传感器110的输出影像数据。虽未图示,该帧存储器230中存储的影像数据传送给PC等,并得到影像处理。
高速影像接收装置220控制通过多个接收部210接收的影像数据,使其以与由帧存储器230的多个接收部210所支持的带宽相应的速度输出。例如,一个接收部210的传输带宽为由R个接收部210整个所支持的传输带宽的1/R,因此,高速影像接收装置220需要以比多个接收部210各个的传输速度快R倍的速度将所述影像数据记录在帧存储器230。
为此,如图7所示,根据本发明的优选实施例的高速影像接收装置220,包括:线缓冲器222(LineBuffer:LB),其为一个以上的线内存(linememory);接收控制器221,其将通过上述一个以上的接收部210传送的影像数据依次地记录在上述线缓冲器222中;缓冲读取控制器223,其读取上述线缓冲器222中记录的影像数据,并输出至帧存储器230,上述高速影像接收装置220可使用FPGA(FieldProgramableGateArray现场可编程门阵列)来实现。
并且,根据本发明的实施例,高速影像接收装置220还可包括:像素缓冲器224,其连接到帧存储器230的一个以上的输入分支,并用以临时存储影像数据。
图8及图9为根据影像数据高速接收装置动作的信号例的示意图。图8是假设通过两个传输信道接收影像数据的情况,图9是假设通过三个传输信道接收影像数据的情况。
参照图8及图9,对接收控制器221及缓冲读取控制器223的动作进行说明。
接收控制器221随着从多个接收部210接收影像数据,将影像数据以与一个接收部210的带宽相应的速度依次地记录在达到可写入(WriteEnable)的线缓冲器222中。
参照图8,在tO时点,接收控制器221开始将通过接收部1接收的影像数据记录在线缓冲器1。并且,在t1时点,接收控制器221开始将通过接收部2接收的影像数据记录在线缓冲器2。此时,接收控制器221以与一个接收部的带宽对应的速度记录在线缓冲器,因此,在t2时点,线缓冲器1的内存空间将已满而达到不可写入(WriteDisable)。
另外,在接收控制器221在线缓冲器222中进行记录期间,缓冲读取控制器223控制记录于已满的线缓冲器中的影像数据,使其以与多个接收部210的带宽之和相应的速度读取影像数据并传送给帧存储器240。
参照图8,随着在t2时点线缓冲器1已满而达到可读取(ReadEnable),缓冲读取控制器223读取线缓冲器1中记录的影像数据并输出。此时,在图8所示的例中,与传输信道的整个带宽相应的传输速度为通过一个接收部接收的速度的两倍,因此,缓冲读取控制器223控制在t2~t3的时间区间执行读取动作并将所述读取数据输出给帧存储器230。
由此,随着在t3时点线缓冲器2达到可读取(ReadEnable),缓冲读取控制器223处于完成对线缓冲器1的读取动作的状态,因此,缓冲读取控制器223控制读取线缓冲器2中记录的数据并输出给帧存储器230。即,通过使用两个传输信道使传输信道的带宽增加为两倍,帧存储器230的记录速度将加快两倍。
对于此,参照图9进行进一步的说明,由于同轴电缆的多个传输信道的带宽之和达到一个传输信道的带宽的三倍,帧存储器230的记录速度将与三个传输信道的带宽相应地增加至三倍。
并且,为了进行如前所述的速度调节,上述线缓冲器222的个数可以大于上述传输信道的个数。
另外,根据本发明的另一实施例,高速影像接收装置的接收控制器及缓冲读取控制器可设置有多个。
此时,线缓冲器是具有多个写入及读取端口的多路端口内存,上述多个接收控制器分别对应于上述多个写入端口,上述一个以上的传输信道划分为多个群组,并分别分配到上述多个接收控制器。由此,上述多个接收控制器分别将从上述分配的群组的传输信道输出的影像数据记录在上述对应的写入端口。
并且,上述多个缓冲读取控制器分别对应于上述多个读取端口,上述帧存储器的一个以上的输入分支划分为多个群组,并分别分配到上述多个缓冲读取控制器。由此,上述多个缓冲读取控制器分别从对应的读取端口读取影像数据,并输出给上述分配的群组的输入分支。
图10中示出包括如前所述的根据本发明的另一优选实施例的影像数据高速接收装置的接收端的构成例。
参照图10,包括多个接收控制器221a、221b及缓冲读取控制器223a、223b,并分别分配有电缆接收部210a、210b及线缓冲器222a、222b进行管理。
Claims (11)
1.一种影像数据高速发送装置,其特征在于,包括:
像素缓冲器,其包括与图像传感器的一个以上的输出分支连接的多个线内存,并用以临时存储影像数据;
一个以上的线缓冲器,所述线缓冲器是具有多个写入端口的多路端口内存;
缓冲记录控制器,其与所述写入端口对应地设置有多个,所述缓冲记录控制器将从所述像素缓冲器输出的影像数据依次地记录在一个以上的线缓冲器中;以及
发送控制器,其在所述缓冲记录控制器在一个以上的线缓冲器中的另一个中进行写入期间,依次地读取所述一个以上的线缓冲器中的一个中存储的影像数据,控制所述影像数据以与传输信道的带宽相应的记录速度依次地输出至一个以上的传输信道,
所述图像传感器的一个以上的输出分支划分为多个群组,并分别分配到所述多个缓冲记录控制器,
所述多个缓冲记录控制器分别将从所述分配的群组的输出分支输出的影像数据记录在所述对应的写入端口。
2.根据权利要求1所述的影像数据高速发送装置,其特征在于,
所述线缓冲器是具有多个读取端口的多路端口内存,
所述发送控制器与所述读取端口对应地设置有多个,
所述一个以上的传输信道划分为多个群组,并分别分配到所述多个发送控制器,
所述多个发送控制器分别从对应的读取端口读取影像数据,并输出给所述分配的群组的传输信道。
3.根据权利要求1所述的影像数据高速发送装置,其特征在于,还包括:
多个像素缓冲器,临时存储从所述图像传感器的多个输出分支输出的影像数据,
所述缓冲记录控制器从所述像素缓冲器读取影像数据。
4.根据权利要求1所述的影像数据高速发送装置,其特征在于,
所述线缓冲器的个数为所述传输信道的个数以上。
5.根据权利要求1所述的影像数据高速发送装置,其特征在于,
所述发送控制器将从所述图像传感器按线路输出的影像数据的线路识别标头信息添加到影像数据,并输出给所述传输信道。
6.一种影像数据高速接收装置,其特征在于,包括:
像素缓冲器,其包括与帧存储器连接的多个线内存,并用以临时存储影像数据;
一个以上的线缓冲器;
接收控制器,将通过一个以上的传输信道接收的影像数据依次地记录在一个以上的线缓冲器;以及
缓冲读取控制器,其在所述接收控制器在一个以上的线缓冲器中的一个中进行记录期间,将所述一个以上的线缓冲器中的另一个中存储的影像数据以与所述一个以上的传输信道各个的带宽之和的整个带宽对应的速度读取,并依次地记录在所述像素缓冲器。
7.根据权利要求6所述的影像数据高速接收装置,其特征在于,
所述线缓冲器是具有多个写入端口的多路端口内存,所述接收控制器与所述写入端口对应地设置有多个,
所述一个以上的传输信道划分为多个群组,并分别分配到所述多个接收控制器,
所述多个接收控制器分别将从所述分配的群组的传输信道输出的影像数据记录在所述对应的写入端口。
8.根据权利要求6所述的影像数据高速接收装置,其特征在于,
所述线缓冲器是具有多个读取端口的多路端口内存,所述缓冲读取控制器与所述读取端口对应地设置有多个,
所述帧存储器的一个以上的输入分支划分为多个群组,并分别分配到所述多个缓冲读取控制器,
所述多个缓冲读取控制器分别从对应的读取端口读取影像数据,并输出给所述分配的群组的输入分支。
9.根据权利要求6所述的影像数据高速接收装置,其特征在于,还包括:
多个像素缓冲器,临时存储从所述帧存储器的多个输入分支输入的影像数据,
所述缓冲读取控制器将影像数据输出给所述像素缓冲器。
10.根据权利要求6所述的影像数据高速接收装置,其特征在于,
所述线缓冲器的个数为所述传输信道的个数以上。
11.一种影像数据高速接收方法,其特征在于,包括:
将通过一个以上的传输信道接收的影像数据按线路依次地存储的步骤;以及
在缓冲读取控制器在一个以上的线缓冲器中的一个中进行记录期间,将所述一个以上的线缓冲器中的另一个中存储的影像数据以与所述一个以上的传输信道各个的带宽之和的整个带宽对应的速度读取,并依次地记录在包括与帧存储器连接的多个线内存的像素缓冲器的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0094734 | 2010-09-29 | ||
KR1020100094734A KR101230397B1 (ko) | 2010-09-29 | 2010-09-29 | 영상 데이터 고속 송/수신 방법 및 장치 |
PCT/KR2011/007141 WO2012044061A2 (ko) | 2010-09-29 | 2011-09-28 | 영상 데이터 고속 송/수신 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103140873A CN103140873A (zh) | 2013-06-05 |
CN103140873B true CN103140873B (zh) | 2016-08-03 |
Family
ID=45893651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180047070.7A Expired - Fee Related CN103140873B (zh) | 2010-09-29 | 2011-09-28 | 影像数据高速收发方法及装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9218050B2 (zh) |
EP (1) | EP2624202A4 (zh) |
KR (1) | KR101230397B1 (zh) |
CN (1) | CN103140873B (zh) |
TW (1) | TWI514888B (zh) |
WO (1) | WO2012044061A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105371760A (zh) * | 2015-10-26 | 2016-03-02 | 深圳市正控科技有限公司 | 一种应用于纠偏系统的边缘检测器 |
CN110390627B (zh) * | 2019-07-10 | 2022-12-13 | 武汉视科光电技术有限责任公司 | 一种高帧频图像采集与发送系统及方法 |
CN113079336A (zh) * | 2020-01-03 | 2021-07-06 | 深圳市春盛海科技有限公司 | 高速影像的录像方法及装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835498A (en) * | 1995-10-05 | 1998-11-10 | Silicon Image, Inc. | System and method for sending multiple data signals over a serial link |
JP4178634B2 (ja) * | 1998-12-22 | 2008-11-12 | ソニー株式会社 | 映像信号伝送装置、映像信号伝送方法、映像信号撮像装置および映像信号処理装置 |
AU7555900A (en) * | 1999-10-04 | 2001-05-10 | Hamamatsu Photonics K.K. | Camera system for high-speed image processing |
JP4146654B2 (ja) * | 2002-02-28 | 2008-09-10 | 株式会社リコー | 画像処理回路、複合画像処理回路、および、画像形成装置 |
KR100473719B1 (ko) * | 2002-08-09 | 2005-03-10 | (주)네오와인 | Asic을 이용한 영상신호 전송장치 |
JP4245139B2 (ja) * | 2003-03-31 | 2009-03-25 | 株式会社メガチップス | 画像処理装置 |
KR100520585B1 (ko) * | 2003-10-28 | 2005-10-10 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 셀 및 이를 이용한 메모리 장치 |
US7724307B2 (en) * | 2004-07-28 | 2010-05-25 | Broadcom Corporation | Method and system for noise reduction in digital video |
JP4219887B2 (ja) * | 2004-12-28 | 2009-02-04 | 富士通マイクロエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
JP2007135070A (ja) * | 2005-11-11 | 2007-05-31 | Yamaha Corp | コンテンツデータ配信システム |
JP4978011B2 (ja) * | 2006-01-23 | 2012-07-18 | ヤマハ株式会社 | コンテンツデータ配信システム |
JP4404074B2 (ja) | 2006-06-30 | 2010-01-27 | ソニー株式会社 | 固体撮像装置及びデータ伝送方法並びに撮像装置 |
KR100881371B1 (ko) * | 2007-05-04 | 2009-02-02 | 이동수 | 무선 다중접속에 의한 실시간 동영상 전송장치, 무선다중접속에 의한 실시간 동영상 수신장치, 무선 다중접속에의한 실시간 동영상 송수신장치 및 무선 다중접속에 의한실시간 동영상 송수신 방법 |
US8059962B2 (en) * | 2007-05-30 | 2011-11-15 | Futurewei Technologies, Inc. | Interleaving for 10G GPON |
US7884871B2 (en) | 2007-06-15 | 2011-02-08 | Aptina Imaging Corporation | Images with high speed digital frame transfer and frame processing |
JP4528843B2 (ja) * | 2008-03-28 | 2010-08-25 | シャープ株式会社 | ラインバッファ回路、画像処理装置、および画像形成装置 |
KR100959136B1 (ko) * | 2008-07-16 | 2010-05-25 | 한국전자통신연구원 | 직접 메모리 접근 제어기 및 직접 메모리 접근 채널의데이터 전송 방법 |
US8026913B2 (en) * | 2008-07-29 | 2011-09-27 | International Business Machines Corporation | Image capture and buffering in a virtual world |
US9380260B2 (en) * | 2009-01-21 | 2016-06-28 | Texas Instruments Incorporated | Multichannel video port interface using no external memory |
TWI413943B (zh) * | 2009-02-11 | 2013-11-01 | Silicon Motion Inc | 影像處理系統及其影像處理方法 |
-
2010
- 2010-09-29 KR KR1020100094734A patent/KR101230397B1/ko active IP Right Grant
-
2011
- 2011-09-28 WO PCT/KR2011/007141 patent/WO2012044061A2/ko active Application Filing
- 2011-09-28 TW TW100135116A patent/TWI514888B/zh not_active IP Right Cessation
- 2011-09-28 US US13/824,713 patent/US9218050B2/en not_active Expired - Fee Related
- 2011-09-28 CN CN201180047070.7A patent/CN103140873B/zh not_active Expired - Fee Related
- 2011-09-28 EP EP11829567.4A patent/EP2624202A4/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
TW201215141A (en) | 2012-04-01 |
WO2012044061A3 (ko) | 2012-05-31 |
EP2624202A4 (en) | 2014-04-16 |
WO2012044061A2 (ko) | 2012-04-05 |
CN103140873A (zh) | 2013-06-05 |
KR101230397B1 (ko) | 2013-02-07 |
US20130176443A1 (en) | 2013-07-11 |
TWI514888B (zh) | 2015-12-21 |
KR20120033131A (ko) | 2012-04-06 |
US9218050B2 (en) | 2015-12-22 |
EP2624202A2 (en) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107077304B (zh) | 数据转换设备、芯片、方法、装置及影像系统 | |
TWI285499B (en) | Video camera sharing | |
US20090135256A1 (en) | Sata camera system | |
JP2001189886A (ja) | 撮像装置、情報処理装置、画像処理システム、画像処理方法、及び記憶媒体 | |
CN102402413A (zh) | 和影像传感器通讯的电子系统、控制器及控制方法 | |
CN104869381B (zh) | 一种图像处理系统、方法及装置 | |
KR20110069271A (ko) | 촬상 장치 및 칩 간의 메모리 공유 방법 | |
KR102382860B1 (ko) | 이미지 센싱 시스템 및 이의 동작 방법 | |
US20210211585A1 (en) | Image processing system and image processing method | |
CN103140873B (zh) | 影像数据高速收发方法及装置 | |
JP4245139B2 (ja) | 画像処理装置 | |
US20190324646A1 (en) | Memory access device, image-processing device, and imaging device | |
US7739428B2 (en) | Memory control apparatus and memory control method | |
US20120033103A1 (en) | Raw-Split Mode Image Capture | |
US7406548B2 (en) | Systems and methods for responding to a data transfer | |
US20100214441A1 (en) | Imaging apparatus | |
US20130169758A1 (en) | Three-dimensional image generating device | |
CN106603936A (zh) | 一种低帧频成像系统及其图像输出方法 | |
CN107544124B (zh) | 摄像设备及其控制方法和存储介质 | |
EP1890475A1 (en) | Video frame buffer | |
US20030020817A1 (en) | Electronic camera and control integrated circuit for electronic camera | |
JP6740868B2 (ja) | 撮像装置、及び画像処理システム | |
JP2009171311A (ja) | 撮像装置 | |
JP2017055217A (ja) | 画像処理装置と画像処理方法及び撮像装置 | |
JP2012209798A (ja) | 画像処理システム及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160803 Termination date: 20190928 |