CN103137602A - 带有抑噪部件的中介层以及半导体封装件 - Google Patents

带有抑噪部件的中介层以及半导体封装件 Download PDF

Info

Publication number
CN103137602A
CN103137602A CN2012104480598A CN201210448059A CN103137602A CN 103137602 A CN103137602 A CN 103137602A CN 2012104480598 A CN2012104480598 A CN 2012104480598A CN 201210448059 A CN201210448059 A CN 201210448059A CN 103137602 A CN103137602 A CN 103137602A
Authority
CN
China
Prior art keywords
intermediary
intermediary layer
layer
semiconductor element
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104480598A
Other languages
English (en)
Other versions
CN103137602B (zh
Inventor
郭丰维
李惠宇
陈焕能
陈妍臻
林佑霖
周淳朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103137602A publication Critical patent/CN103137602A/zh
Application granted granted Critical
Publication of CN103137602B publication Critical patent/CN103137602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供用于隔离和抑制半导体封装件中的诸如EM辐射的电子噪声的中介层和半导体封装件实施例。在各个实施例中，中介层包括屏蔽结构，该屏蔽结构将来自噪声源的电噪声与其他电信号或器件阻隔开。在一些实施例中，屏蔽件包括实心结构，而在其他实施例中其包括去耦电容器。连接结构包括包含在带中的多个焊球行，该多个焊球行连接部件并且包围和包含电噪声源。本发明提供了带有抑噪部件的中介层以及半导体封装件。

Description

带有抑噪部件的中介层以及半导体封装件
技术领域
本发明涉及半导体器件封装件及其元件。
背景技术
集成电路(“IC”)被结合到多种电子器件中。IC封装发展成以使多个IC可以垂直地堆叠在所谓的三维(“3D”)封装件中，从而节省印刷电路板(“PCB”)上的水平面积。被称为2.5D封装件的可选的封装技术可以使用由半导体材料(诸如，硅)形成的中介层将一个或多个半导体管芯连接至PCB。可以由异质技术形成的多个IC或其他半导体管芯可以安装在该中介层上。除了连接至多个IC管芯外，该中介层还连接至PCB并且常常连接至在PCB和中介层之间设置的封装基板。
一个或多个半导体管芯上的许多器件会通过发出EM辐射而引起电噪声和/或产生电磁(“EM”)干扰。RF器件和电感器是能产生电噪声和电磁(“EM”)干扰的器件的实例。噪声源(诸如，RF发射器或接收器)产生了可以通过空气传播的EM辐射形式的电噪声或导电结构(诸如，金属引线)中所携带的信号中的电噪声。EM辐射和导线中携带的噪声电信号可能影响中介层、与中介层相连接的其他半导体管芯、以及封装件的所有部件中的各个元件中的各种其他信号和器件。由此，噪声电信号和EM辐射在半导体封装中出现了严重的问题。
发明内容
本发明提供了一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：主体，具有相对的第一表面和第二表面，其中，所述半导体管芯的接触面通过包括多个焊球行的至少一个带连接至所述中介层的所述第一表面，所述至少一个带设置在所述半导体管芯外侧的所述接触面上并且沿着所述半导体管芯外侧的所述接触面延伸。
在所述的中介层中，所述至少一个带包括围绕包括设置在所述半导体管芯的所述接触面上的EM辐射源的区域外围延伸的带，并且所述焊球行是平行的。
在所述的中介层中，所述EM辐射源包括RF器件，所述RF器件是RF发射器和RF接收器中的至少一种。
在所述的中介层中，所述焊球行包括三个平行的行。
在所述的中介层中，所述焊球行包括两个平行的行，并且焊球沿着所述带的纵向的重复顺序包括这两行中的交替平行行中的焊球。
所述的中介层进一步包括另一半导体管芯，所述另一半导体管芯与所述半导体管芯横向地间隔开并且进一步连接至所述中介层的所述第一表面。
在所述的中介层中，所述多个焊球行中的每一行都包括在该行中布置的堆叠焊球对，每一对都介于所述半导体管芯的所述接触面和所述中介层的所述第一表面之间。
在所述的中介层中，在沿着所述带的长度的每个纵向位置上，一个焊球的至少一部分出现在横跨所述带的宽度的位置上。
本发明提供了一种半导体封装件，包括：印刷电路板；半导体管芯；以及中介层，介于所述印刷电路板和所述半导体管芯之间，所述中介层具有相对的第一表面和第二表面；并且所述第一表面与所述印刷电路板相连接，并且其中，所述半导体管芯的接触面通过包括多个焊球行的至少一个带连接至所述中介层的所述第二表面，所述至少一个带沿着所述半导体管芯外侧的所述接触面延伸。
在所述的半导体封装件中，所述多行是平行的行，并且所述半导体封装件进一步包括从所述第一表面到所述第二表面延伸穿过所述中介层的多个通孔以及介于所述中介层的所述第一表面和所述印刷电路板之间的封装基板。
在所述的半导体封装件中，所述至少一个带包括围绕所述半导体管芯的所述接触面的区域外围延伸的带，每条带均包括所述多行中的两行，并且其中，焊球沿着每条带的纵向的重复顺序包括这两行的交替行中的焊球。
在所述的半导体封装件中，所述区域包括EM辐射源。
本发明提供了一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：主体，具有相对的第一表面和第二表面以及位于其中的多个导电层，所述半导体管芯在第一位置处连接至所述中介层的所述第一表面，所述第一位置包括所述中介层的朝向所述半导体管芯的几何体部分，并且其中，所述中介层包括位于所述第一位置中的内部电磁屏蔽件，所述内部电磁屏蔽件是由所述导电层形成的电容器件。
在所述的中介层中，所述多个导电层包括金属层，并且所述电容器件是由重叠的金属板形成的金属板电容器，所述重叠的金属板由所述金属层形成。
在所述的中介层中，所述多个导电层包括金属层，并且所述电容器件是金属-绝缘体-金属(MIM)电容器，所述MIM电容器具有由所述金属层形成的电极。
在所述的中介层中，所述多个导电层包括至少一个金属层和至少一个半导体层，并且所述电容器件是金属-氧化物-半导体(MOS)电容器，所述MOS电容器具有由所述至少一个半导体层形成的一个电容器板和由所述至少一个金属层形成的另一个电容器板。
在所述的中介层中，所述多个导电层包括金属层，并且所述电容器件是由两个电容器电极形成的金属-氧化物-金属(MOM)电容器，每个电容器电极均包括由至少一个所述金属层形成的多条指状引线。
在所述的中介层中，所述多个导电层包括金属层，并且所述电容器件是由两个电容器电极形成的金属-氧化物-金属(MOM)电容器，电容器电极由多个所述金属层中的第一金属层形成，所述两个电容器电极中的第一个电容器电极包括连接在一起的多个第一平行引线，而所述两个电容器电极中的第二个电容器电极包括连接在一起的多个第二平行引线，所述第一平行引线交替地设置在相邻的所述第二平行引线之间。
在所述的中介层中，所述多个导电层包括金属层，并且所述电容器件是由两个电容器电极形成的金属-氧化物-金属(MOM)电容器，所述两个电容器电极中的第一个电容器电极由所述金属层中的第一金属层形成并包括连接在一起的多个第一平行引线，而所述两个电容器电极中的第二个电容器电极由所述金属层中的第二金属层形成并包括连接在一起的多个第二平行引线，所述第一平行引线和所述第二平行引线被设置为彼此垂直。
在所述的中介层中，所述中介层包括位于其中的电路，并且所述电容器件是去耦电容器，所述去耦电容器使所述电路的一部分与所述电路的另一部分去耦。
本发明还提供了一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：基板体，具有相对的第一表面和第二表面；多个导电层，设置在所述基板体上的介电材料中，其中，所述导电层中的一个导电层包括第一金属引线，而所述导电层中的另一个导电层包括第二金属引线，其中，所述第一金属引线通过屏蔽件与所述第二金属引线屏蔽开，所述屏蔽件包括所述导电层中的至少一个中介导电层的部分；所述第一金属引线沿着所述中介层的纵向延伸，并且所述屏蔽件连续横向地延伸跨过所述第一金属引线和所述第二金属引线之间的所述中介层的横向上的至少大部分；并且其中，所述导电层由金属材料或半导体材料形成。
所述的中介层进一步包括多个通孔，所述多个通孔从所述第一表面到所述第二表面延伸穿过所述中介层；并且其中，每个所述中介导电层都是接地的。
在所述的中介层中，所述屏蔽件包括通过导电接触件或半导体接触件连接在一起的多个所述中介导电层。
在所述的中介层中，所述屏蔽件形成所述金属材料或半导体材料的连续构件，并且不存在从所述第一金属引线到所述第二金属引线穿过所述屏蔽件的电介质路径。
在所述的中介层中，所述第一金属引线携带噪声电信号，而所述第二金属引线携带另一信号，并且所述屏蔽件将所述第二金属引线与来自所述第一金属引线的电噪声屏蔽开。
在所述的中介层中，所述第一金属引线设置在所述屏蔽件上方并且所述屏蔽件的宽度是所述第一金属引线的宽度的至少20倍。
在所述的中介层中，所述屏蔽件由所述中介导电层中的至少第一中介导电层和第二中介导电层形成，所述第一中介导电层和所述第二中介导电层中的每一层都形成为棋盘状图案并且重叠，使得当从所述多个导电层的上方看时，重叠的棋盘状图案产生不间断的实心图案。
在所述的中介层中，所述第一中介导电层和所述第二中介导电层连接在一起，使得所述屏蔽件是连续的实心体。
在所述的中介层中，所述第一中介导电层包含金属，并且所述第二中介导电层包含多晶硅。
本发明还提供了一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：基板体；多个导电层，设置在所述基板体上的介电材料中；第一金属引线；以及屏蔽件，包围所述第一金属引线，所述屏蔽件包括至少一种半导体材料、部分所述导电层和另外的金属部分。
在所述的中介层中，所述第一金属引线沿着所述中介层的纵向延伸并由所述多个导电层中的中间导电层形成，并且所述屏蔽件覆盖所述第一金属引线的相对侧以及顶部和底部。
所述的中介层进一步包括延伸穿过所述中介层的多个硅通孔，并且其中，所述第一金属引线携带电信号并且是所述多个导电层中的中间导电层的一部分。
在所述的中介层中，所述屏蔽件的下部是所述多个导电层中的下导电层的一部分，所述屏蔽件的上部是所述多个导电层中的上导电层的一部分，并且所述屏蔽件的侧部包括部分所述中间导电层。
在所述的中介层中，所述屏蔽件的所述下部和所述屏蔽件的所述上部中的至少一个是接地的。
在所述的中介层中，所述导电层中的另一层包括与电噪声源相连接的第二金属引线，所述第二金属引线设置在所述屏蔽件的外侧。
在所述的中介层中，所述中介层与半导体管芯相连接，并且其中，所述第二金属引线与在所述半导体管芯上形成的RF接收器、RF发射器和电感器中的一种相连接。
附图说明
当连接附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，对附图的各种部件不必按比例绘制。相反地，为了清楚，各种部件的尺寸可以被任意增大或减小。在整个说明书和附图中相同的标号指示相同的部件。
图1是包括中介层(interposer)的封装件的实施例的侧视图；
图2是与中介层相连接的两个半导体管芯的实施例的截面图；
图3A和图3B分别是根据本发明的中介层的一个实施例的截面图和平面图；
图4A、图4B和图4C每一个都是示出了根据本发明的中介层的实施例的透视图；
图5A和图5B分别是根据本发明的中介层的实施例的截面图和平面图；
图6是根据本发明的中介层的实施例的截面图；
图7A和图7B示出了根据本发明的中介层的另一个实施例；
图8是根据本发明的中介层的实施例的截面图；
图9是根据本发明的中介层的实施例的平面图；
图10是根据本发明的中介层的实施例的截面图。
具体实施方式
本发明的实施例提供了被设计成通过将电磁辐射和其他电噪声与其他电信号屏蔽开而隔离电磁辐射和其他电噪声的中介层结构、包括中介层的封装组件、以及位于中介层和半导体管芯之间的连接件(coupling)。
图1示出了半导体封装布置的一个实施例。中介层2设置在半导体管芯4和6与PCB(印刷电路板)8之间。更具体地，半导体管芯4和6与中介层2的第一表面10相连接，而中介层2的相对的第二表面12朝向PCB8并且直接与封装基板16相连接。
在所示实施例中，封装基板16通过焊球18连接至PCB 8并且通过焊料凸块20连接至中介层2。焊球24将中介层2连接至半导体管芯4和6。焊球泛指是这样的，但并不需要完全是如所示实施例中的“球形”。在各个实施例中，焊球可选地被称为焊料凸块并且呈现出各种形状。焊球在物理上将相应的元件连接在一起并且将相应元件的电子部件电连接在一起。
在一个实施例中，焊球18具有约200-300μm的尺寸，而在一个实施例中，焊球18是BGA型焊球。球栅阵列(BGA)是一种用于集成电路的表面安装封装类型，并且BGA焊球是在BGA应用中常用的焊球类型和尺寸，并且是本领域中已知的。在其他示例性实施例中，焊球18具有不同的尺寸。在一个实施例中，焊料凸块20的直径为约50-150μm，但在其他示例性实施例中具有不同的尺寸。中介层2可以包括基本上从第一表面10延伸至第二表面12的硅通孔(“TSV”)，但是在所示实施例中并未示出完全延伸穿过中介层2的TSV。TSV 26是示例性的并且从焊料凸块20延伸至与焊料凸块24相连接的电引线。这种结构也是示例性的。图1所示的布局仅仅是示例性的并且用于示出包括在封装件内的中介层的实施例，该封装件还包括PCB 8和半导体管芯4和6。在其他实施例中，不使用封装基板16，并且在其他实施例中，另外的半导体管芯和其他元件与中介层2相连接。
本文所描述的各种中介层实施例可以应用于图1的示例性封装件布置设置中或各种其他布置中。
在一个实施例中，中介层2包括由硅制成的基板体。在另一个实施例中，中介层2包括由硅-玻璃或半导体领域中常用的其他适当的材料制成的基板体。中介层2包括适于满足所期望的具体封装应用的要求的厚度。
图2是示出了中介层30和两个半导体管芯32和34的布置的截面图。中介层30是如前面所述的中介层2。中介层30包括由各种适当的材料(诸如但并不限于硅、玻璃-硅和半导体领域中常用的其他适当的基板材料)形成的基板体36。中介层30还包括被介电层40分开的多个导电层38，其中，介电层40由各种适当的介电材料形成。在各个示例性实施例中，中介层30还包括与用于连接另外元件的导电层38和焊球44相连接的TSV 42。在一个实施例中，焊球44具有约为200-300μm的尺寸，而在另一个实施例中，焊球44具有约为50-150μm的尺寸，但在其他示例性实施例中其具有不同的尺寸。半导体管芯32由适当的基板材料形成并且在其上包括有电路。在一个实施例中，半导体管芯32是集成电路，但在各个其他实施例中，其可以是各种其他半导体器件中的任何一种。在所示实施例中，半导体管芯32是包括有N阱区域48和深N阱区域(“DNW”)50的P型基板，但这仅仅是示例性的。在一个实施例中，半导体管芯32是GPS(全球定位传感器)管芯，该GPS管芯发送和接收RF信号并且在其电路中包括EM(电磁)辐射源55。在一个实施例中，EM辐射源55是天线。在另一个实施例中，EM辐射源55是位于GPS(全球定位传感器)芯片上的RF接收器或RF发射器。在又一个实施例中，EM辐射源55是电感器，但在其他实施例中EM辐射源可以是产生EM辐射的各种其他电路元件。
利用箭头表示EM辐射56，该箭头示出EM辐射通过空气传播并且到达半导体管芯34。EM辐射56可能对半导体管芯34上的电路、信号和器件或者中介层30或与中介层30相连接的元件的其他信号或部件产生不利影响。在其他实施例中，半导体管芯32包括带有电子噪声的电信号，该电信号与中介层30相连接并且沿着在中介层30中形成的引线行进。该带有电噪声的电信号可以由RF发射器、RF接收器、天线、电感器或其他噪声产生结构发射出来。
本发明提供了中介层的多个实施例，使得中介层和/或位于中介层和封装件的其他元件之间的连接件阻止EM辐射和电噪声对其他半导体管芯产生不利的影响，即，这些实施例隔离了EM辐射和电噪声，尤其是对与同一中介层相连接的半导体管芯而言。根据图2中所示的一个实施例，中介层和/或位于该中介层和其他元件之间的连接件阻止来自半导体管芯32的EM辐射56对半导体管芯34产生不利影响。
图3A和图3B表示根据本发明的中介层实施例的截面图和平面图。中介层30包括带有TSV 42和焊球44的基板体36。这些部件仅仅是示例性的。中介层30还包括多个导电层38以及位于导电层38之间的介电层40。所示实施例中的四个导电层38是示例性的，并且在其他实施例中，可以包括不同数量的导电层。在一个实施例中，导电层38由铝形成，在另一个实施例中，导电层38由铜形成。在其他示例性的实施例中，导电层38由铝或铜的合金或各种其他适当的导电材料形成。在其他实施例中，导电层38由半导体材料(诸如，多晶硅)形成，但这些导电层被统称为导电层38。使用在半导体领域中所用的各种适当的介电材料作为介电层40。
半导体管芯32包括EM辐射源55，该EM辐射源55示意性地示出在图3A中并且表示产生EM辐射的电子器件部件。在一个实施例中，EM辐射源55是天线。在另一个实施例中，EM辐射源55是位于GPS(全球定位传感器)芯片上的RF接收器或RF发射器。在另一个实施例中，EM辐射源55是电感器，但在其他实施例中其可以是产生EM辐射的各种其他电路元件。在一个实施例中，半导体管芯32是接收和发射无线电信号的GPS管芯。在另一个实施例中，半导体管芯32是基带管芯。半导体管芯32表示具有EM辐射源的各种其他集成电路或其他半导体器件中的任何一种。
参考图3A和图3B，半导体管芯32通过由焊料凸块行形成的带连接至中介层30。图3B示出了四条示例性的带，沿着半导体管芯32的北侧、南侧、东侧和西侧的外部一边一条带。
每条带60包括将半导体管芯32连接至中介层30的至少两个焊球行，并且在图3B的示例性实施例中，这些行是平行的。
在一些实施例中，当半导体管芯32连接至中介层30时，焊球带60包围了包括EM辐射源55的区域。
每条带60均包括焊球的内侧行62。在一个实施例中，除了内侧行62以外，每条带60还包括至少另一个焊球行。在一个实施例中，第二平行的焊球行由焊球64构成(在图3B中用虚线表示)，而在另一个实施例中，第二平行的焊料凸块行用焊球66(在图3B中用虚线表示)表示。在一个实施例中，带60包括三个平行的焊球行。焊球64和66中的每一个都用虚线示出以表示平行的焊球行中的任一行或这两行都可以与平行的焊球行62一起使用。
在图3A所示的实施例中，焊球58的内侧行62包括两个堆叠的焊球58，而外侧行70也包括两个堆叠的焊球58。这是示例性的。外侧行70可以表示图3B中所示的焊球行64和66中的任一行或另一个非平行的行。在其他实施例中，焊球行可以仅包括将半导体管芯32连接至中介层30的单个焊球。
焊球58泛指是这样的，但并不需要完全是如所示实施例中的“球形”。在各个实施例中，焊球58可选地被描述成焊料凸块并且呈现出各种形状。焊球58由封装领域中所用的各种适当的焊料材料中的任何一种形成。在一个实施例中，焊球58是圆形的并且具有为约15-30μm的直径，但在其他示例性的实施例中使用各种其他尺寸。在一个实施例中，焊球沿着带60的纵向的间距为30-60微英寸，但在其他示例性的实施例中使用各种其他间距。在一个实施例中，平行的焊球行中的焊球沿着带60的纵向布置，使得沿着纵向出现了交替顺序的不同焊球行中的焊球。这仅仅是示例性的并且在其他示例性实施例中使用其他布置。
在一些实施例中，带60的焊球被布置成使得在带60中沿着带60的长度的所有直线位置出现焊球。在一些实施例中，带60包括一种焊球布置，其中，焊球未被布置成一系列的行，而是使得带60在沿着其长度的所有直线位置上在横跨带60的某些点上填充有焊球。在一个实施例中，当半导体管芯32连接至中介层时，包围EM辐射源55的区域具有置于EM辐射源55和包围EM辐射源55的区域的每个外围位置之间的焊球。在一些实施例中(未示出)，带60相交并且完全包围包括EM辐射源55的区域。
图4A-图4C示出了根据本发明的中介层的三个其他实施例。在整个说明书中相同的标号指示相同的部件，并且，例如，图4A-图4C中分别示出的中介层74、90和100可以组装在诸如图1所示的封装件实施例中。中介层74、90和100每一个都包括通过诸如上面结合中介层30所描述的介电层彼此隔离开的导电层38。
图4A示出了带有EM辐射源55的半导体管芯32。焊球76具有适当的尺寸并且将半导体管芯32连接至中介层74的所示部分。在半导体管芯32上方示意性地示出的部分中介层74与半导体管芯32相连接，使得中介层74的所示部分置于EM辐射源55的上方。当中介层74连接至半导体管芯32时，在中介层74的所示部分内形成电容器80并将其设置在EM辐射源55上方。在一些实施例中，电容器80是金属-氧化物-金属(“MOM”)电容器并且用于两种目的。在一些实施例中，电容器80是去耦电容器并且还对从EM辐射源55发射出的电磁辐射提供屏蔽。在一些实施例中，电容器80减轻电源线纹波(power line ripple)或另外使在中介层74中形成的电路的一部分与另一部分去耦。电容器80屏蔽了EM辐射源55并且阻止了在中介层74的虚线部分82中形成的其他元件(诸如，中介层74的元件(未示出))中的电磁干扰以及在与中介层74相连接的其他管芯或其他元件上形成的器件中的电磁干扰。电容器80包括两个电极84和86。在一个实施例中，电极84和86每一个都是多个互连的平行指状物(parallel digits)，并且相应的板84和86的平行指状物在彼此之间以交替的方式进行设置。在一个实施例中，电极84和86由中介层74的同一导电层形成。在另一个实施例中，电极84和86由不同的导电层形成。根据电极84和86由不同的导电层形成的另一个实施例，电极84和86是重叠的，使得电极84的平行指状物垂直于电极86的平行指状物。
图4B示出了带有EM辐射源55的半导体管芯32。焊球76具有适当的尺寸并且将半导体管芯32连接至中介层90的所示部分。在半导体管芯32上方示意性地示出的部分中介层90与半导体管芯32相连接，使得中介层90的所示部分置于EM辐射源55的上方。当中介层90连接至半导体管芯32时，在中介层90的所示部分内形成电容器92并且将其设置在EM辐射源55上方。在一些实施例中，电容器92是金属板电容器并且用于两种目的。在一些实施例中，电容器92是去耦电容器并且还为从EM辐射源55发射出的电磁辐射提供屏蔽。在一些实施例中，电容器92减轻电源线纹波或另外使中介层90的其他电子元件去耦。电容器92屏蔽了EM辐射源55并且阻止了在中介层90的虚线部分98中形成的其他元件(诸如，中介层90的元件(未示出))中的电磁干扰以及在与中介层90相连接的其他管芯或其他元件中形成的器件中的电磁干扰。电容器92包括两个电极94和96。电极94和96由中介层90的不同导电层形成。
图4C示出了带有EM辐射源55的半导体管芯32。焊球76具有适当的尺寸并且将半导体管芯32连接至中介层100的所示部分。在半导体管芯32上方示意性地示出的部分中介层100与半导体管芯32相连接，使得当中介层100连接至半导体管芯32时中介层100的所示部分置于EM辐射源55的上方。在中介层100的所示部分内形成电容器102并且将其放置在EM辐射源55的上方。在一些实施例中，电容器102是金属-绝缘体-金属(“MIM”)或金属-绝缘体-半导体(“MIS”)电容器并且用于两种目的。将各种电介质用于电容器电介质。在一些实施例中，电容器102是用于减轻电源线纹波的去耦电容器并且还为从EM辐射源55发射出的电磁辐射提供屏蔽。电容器102阻止在中介层100的虚线部分108中形成的其他元件(诸如，中介层100的元件(未示出))中的电磁干扰。电容器102还阻止与中介层100相连接的其他元件(诸如，其他半导体管芯)中的电磁干扰。电容器102包括两个电极106和104。电极104和106由中介层100的不同层的导电层38形成。在一些实施例中，导电层38中的一层是半导体层(诸如，多晶硅)并且用作电容器板104或106。
图5A和图5B示出了本发明的另一个中介层实施例。图5A是中介层120的截面图。中介层120由各种适当的基板材料形成并且包括被介电材料124隔离开的导电层122。在一个实施例中，将各种适当的金属材料(诸如，铝、铜或它们的合金)用于导电层122。在其他示例性实施例中，导电层122由适当的半导体材料(诸如，多晶硅)形成，但在下文中这些导电层被统一简称为导电层122。导电层122也被指定成“M1”、“M2”、“M3”和“M4”。中介层120通过焊料凸块130连接至半导体管芯126和128。焊料凸块132将中介层120连接至其他元件，诸如封装基板或PCB(未示出)。在所示实施例中，硅通孔(“TSV”)136完全延伸穿过中介层120。在一个实施例中，半导体管芯126是发射和接收RF信号的GPS管芯，而半导体管芯128是基带管芯，但这仅仅是示例性的。在所示实施例中，在M1导电层122上示出“噪声源”，表明沿着M1导电层122内的至少一条引线携带噪声电信号。该“噪声源”引线与诸如可以包含在半导体管芯126或128中的各种电噪声源中的任何一种相连接。在所示实施例中，M4导电层122也被鉴定为“信号源”并且表示沿着M4导电层122中形成的引线携带信号，并且期望将该信号通过屏蔽结构与M1导电层122的“噪声源”电引线的电噪声屏蔽开。该屏蔽结构至少由诸如图5B中所示的M2导电层122和M3导电层122形成。在本发明中，M1、M4可以作为“信号源”或“噪声源”。M1或M4中的任一层是“信号源”。
图5B示出了由部分的M2导电层122和部分的M3导电层122形成的屏蔽件140。在图5B的平面图中，该屏蔽件是从附图的顶部连续延伸到底部的连续屏蔽件，并且将位于屏蔽件140上方的任何噪声源与屏蔽件140下方的任何信号源或其他元件屏蔽开。由M1导电层122形成的导线146中的任一个或全部都可以是噪声源，并且阻止由该噪声源产生的噪声干扰屏蔽件140下面的信号源或其他元件。设置在M3导电层122上方的部分M2导电层122利用通孔、接触件或其他连接结构连接至部分M3导电层122以提供实心屏蔽件，使得没有穿过屏蔽件140的电介质路径。连接结构由适当的金属或半导体材料形成。在图6中示出了显示这种互连的实施例。仍参考图5B，屏蔽件140由吸收或阻挡电噪声的材料形成，并且由此，来自携带噪声信号的导线146的任何电噪声不得不完全绕过屏蔽件140才能影响在屏蔽件140下面设置的信号(例如，图5A中所示的信号源)。
图6是示出了示例性屏蔽件的实施例的截面图并且示出了实心、连续性质的屏蔽件162，这些特性也适用于图5B中所示的屏蔽件140。根据本发明的实施例，在中介层内包括屏蔽件162。更具体地，根据本发明的实施例，在中介层的体基板上方形成的介电层中包括屏蔽件162。
图6是沿着横向于中介层的纵向(即，横向于中介层的信号携带方向)的方向截取的截面图，并且示出了在一个实施例中由上导电层形成并进出附图页面延伸的导线150。导线152由下导电层形成。在一个实施例中，导线150中的一条或全部都携带噪声信号，并且导线152携带期望与诸如可以从一条或多条导线150发射出的电噪声和EM辐射屏蔽开的另一信号。在另一个实施例中，互换导线150和152的作用。阻挡部分154和156每一个都由另一层形成，该另一层可以是如上面多个实施例中所描述的导电层。阻挡部分154通过接触结构158连接至阻挡部分156。在各个实施例中，接触结构158由导电材料(诸如，金属)或半导体材料形成。
选择足够大的由阻挡部分154、阻挡部分156以及接触结构158形成的屏蔽件162的横向尺寸160，使得以EM发射辐射或其他电噪声形式的任何噪声不得不从导线150并且围绕屏蔽件162行进一大段距离才能到达导线152，并且有利的是在到达导线152之前变得基本上消散了。屏蔽件162阻止EM辐射(诸如，EM辐射164)穿过屏蔽件162。在一个实施例中，横向尺寸160基本上完全横跨中介层延伸。在一些实施例中，横向尺寸160表示包含屏蔽件162的中介层的至少大部分的宽度。在一个实施例中，横向尺寸160为导线150的宽度的至少约15至20倍。这些仅仅是示例性的。应该理解，屏蔽件162的横向尺寸160是根据噪声信号和期望屏蔽噪声的信号源或其他部件的位置来选择的，使得来自噪声源的任何EM辐射或其他噪声不得不完全围绕屏蔽件162行进并且在其到达目标信号源时基本上消散。在一些实施例中，阻挡部分154和156中的任一个或这两者都是接地的。在一个实施例中，下导线152由下导电层形成，阻挡部分156和154由中间导电层形成，而导线150由上导电层形成。
图7A和图7B示出了根据本发明另一个实施例的包含在中介层内的屏蔽件的另一个实施例。图7A是设置在导线146下面的屏蔽件170的俯视图。导线146可以由上导电层(诸如，图5A中所示的M1导电层122)形成。在一个实施例中，导线146中的一条或全部都携带噪声信号，而设置在屏蔽件170下面的一条或多条另外的导线携带另一个信号并且期望与电噪声和EM辐射屏蔽开。屏蔽件170由连接在一起的导电材料的部分形成。图7B示出了两个示例性的棋盘状图案。上棋盘状图案174由导电层或半导体层形成，而下棋盘状图案176也由导电层或半导体层形成。在一个实施例中，上棋盘状图案174由图5A中所示的部分M2导电层122形成，下棋盘状图案176由图5A中所示的部分M3导电层122形成，并且导线146由图5A中所示的部分M1导电层122形成。上棋盘状图案174和下棋盘状图案176是重叠的从而组合形成了图7A中所示的屏蔽件170。当从上往下看时，屏蔽件170是由不间断的实心图案形成的连续构件，该不间断的实心图案是通过重叠和互连的棋盘状图案形成的。部分上棋盘状图案174通过在图7A中看不到的一系列接触件或通孔连接至部分下棋盘状图案176。屏蔽件170由此是基本上实心的构件，该构件阻止来自设置在屏蔽件170上方的噪声源的噪声影响设置在屏蔽件170下方的信号源。导线146中的任一条或全部都可以是信号源或噪声源。随着上棋盘状图案174连接至下棋盘状图案176以形成实心的屏蔽件170，不存在延伸穿过屏蔽件170的电介质开口。
图8是沿着横向于中介层的纵向(即，横向于中介层的信号携带方向)的方向截取的截面图，并且示出了在一个实施例中由上导电层形成的导线182。屏蔽件180沿着导线182和184的纵向延伸，导线182和184延伸进出附图页面。屏蔽件180放置在上导线182和下导线184之间。屏蔽件180由上层的部分186、下层的部分188以及将上部186连接至下部188的接触结构190形成。屏蔽件180的尺寸被构造成包括适当大的尺寸，使得来自导线182之一的任何EM辐射或其他电噪声(例如，EM辐射192)必须经过非常长的距离并且在到达导线184之前基本上消散，反之亦然。
图9示出了根据本发明的屏蔽件的另一个实施例。图9是示出了包括阻挡部分196和198的屏蔽件194的俯视图。阻挡部分196和198连接在一起，使得屏蔽件194是实心结构。导线200设置在屏蔽件194上方并且用虚线204表示设置在屏蔽件194下面的另外的导线。在一个实施例中，可以设置在屏蔽件194上方的导线200中一条或全部都携带噪声信号，并且设置在屏蔽件194下面的另外的导线携带另一信号，并且期望与诸如来自一条或多条导线200的电噪声和EM辐射屏蔽开。屏蔽件194的尺寸被构造成阻止来自导线200的EM辐射干扰导线204中携带的信号。在一个实施例中，阻挡部分198和200由两个中间导电层或半导体层形成，这两个中间导电层或半导体层通过接触件和/或通孔连接在一起。在一个实施例中，屏蔽件194可以是导线200的宽度210的至少15至20倍。
图10示出了根据本发明的在中介层内形成的屏蔽件的另一个实施例。更具体地，根据本发明的实施例，屏蔽件222包括在中介层的基板体上方形成的介电层内。图10是沿着横向于中介层的纵向(即，横向于中介层的信号携带方向)的方向截取的截面图，并且示出了导线220。屏蔽件222包括：由在各个实施例中是导电层的上层224形成的上部、在各个实施例中是导电材料的中间层226的部分、以及在各个实施例中是导电层的下层228的部分。如上面所限定的那样，在各个示例性的实施例中，包括上层224、中间层226和下层228的导电层可以由适当的金属或半导体材料形成。这些层通过接触结构230和232连接在一起。
屏蔽件222形成在电介质材料234内，该电介质材料234也出现在导线220和屏蔽件222之间，并且设置在基板体上方。在一个实施例中，导线220是信号源，而导线242是电噪声源。在另一个实施例中，导线242是信号源，而导线220是噪声源。屏蔽件222基本上包围相应的导线220并且将导线220与导线242屏蔽开，反之亦然。在一个实施例中，层224、226、228和242是设置在中介层中的电介质(诸如，电介质234)内的金属、其他导电材料或半导体材料的连续层。在一个实施例中，导电层224、226和228中的任一个或全部都是接地的并且用作接地屏蔽件。
在图6、图8和图10的截面中所示的结构是示例性的。图10示出了一个实施例，在该实施例中，导电层形成了屏蔽件，该屏蔽件完全包围导线，使得在被包围的导线和可能出现在屏蔽件外侧的任何电噪声(诸如EM辐射)之间不存在电介质路径。图6和图8示出了带有连续的实心屏蔽件的实施例，该屏蔽件不包括穿过其的电介质开口。本发明的各个屏蔽件实施例应用各种数量的金属和半导体材料的层。这些布置中的每一个都是示例性的并且各个其他实施例包括组合所示出的示例性屏蔽件的部件的布置，例如，包围屏蔽件(诸如，图10中的屏蔽件222)可以结合宽屏蔽件(诸如，图8的屏蔽件180)一起使用。
根据一个实施例，提供了用于将半导体管芯连接至印刷电路板的中介层。该中介层包括具有相对的第一和第二表面的主体。半导体管芯的接触面(facing surface)通过包括多个焊球行的至少一个带连接至中介层的第一表面，该至少一个带设置在半导体管芯外侧上的接触面上并且沿着半导体管芯外侧上的接触面延伸。
根据另一个实施例，一种半导体封装件包括印刷电路板；半导体管芯；以及介于印刷电路板和半导体管芯之间的中介层，该中介层具有相对的第一和第二表面。第一表面与印刷电路板相连接。半导体管芯的接触面通过包括平行的焊球行的至少一个带连接至中介层的第二表面，该至少一个带沿着半导体管芯外侧上的接触面延伸。
根据另一个实施例，提供了一种用于将半导体管芯连接至印刷电路板的中介层。该中介层包括具有相对的第一和第二表面以及位于其中的多个导电层的主体。该半导体管芯在第一位置处连接至中介层的第一表面，该第一位置包括中介层的朝向半导体管芯的几何体部分。该中介层包括位于第一位置中的内部电磁屏蔽件，该内部电磁屏蔽件是由导电层形成的电容器件。
根据另一个实施例，提供了一种用于将半导体管芯连接至印刷电路板的中介层。该中介层包括具有相对的第一和第二表面的主体；位于该中介层内的多个导电层，其中，导电层中的一个导电层包括第一金属引线，以及导电层中的另一个导电层包括第二金属引线，并且第一金属引线通过包括导电层中的至少一个中介导电层的屏蔽件与第二金属引线屏蔽开。第一金属引线沿着中介层的纵向延伸并且该屏蔽件连续横向延伸跨过第一和第二金属引线之间的中介层的横向上的至少大部分。导电层由金属材料或半导体材料形成。
根据另一个实施例，提供了一种用于将半导体管芯连接至印刷电路板的中介层。该中介层包括基板体；设置在基板体上的介电材料中的多个导电层；第一金属引线；以及包围第一金属引线的屏蔽件，该屏蔽件包括至少一种半导体材料、部分导电层和另外的金属部分。
以上仅示出了本发明的原理。因此可以理解，本领域普通技术人员将能够设想出尽管在本文中未明确描述或示出但体现了本发明的原理并包括在其精神和范围内的各种布置。另外，本文所引用的所有实例和条件语句原则上仅特地用于教育目的并且帮助读者理解本发明的原理和发明人为促进本领域的发展所贡献的理念，并且将其解释成不限于这些具体引用的实例和条件。而且，本文中详述的本发明的原理、方面和实施例以及其具体实例的所有声明均旨在包括其结构等效物和功能等效物两者。此外，预期这些等效物包括现在已知的等效物和将来开发出的等效物(即，开发的执行相同功能而不考虑结构的任何元件)。
预期结合附图一起阅读示例性实施例的这种描述，所述附图被视为整个书面说明书的一部分。在说明书中，相对术语诸如“下”、“上”、“水平的”、“垂直的“、“在...上方”、“在...下方”、“向上”、“向下”、“顶部”和“底部”以及其派生词(例如，“水平地”、“向下地”、“向上地”等)应被解释为是指如随后所述的或如论述中的附图所示出的方位。这些相对术语是为了便于描述，并不要求在特定的方位上构造或操作装置。除非另有明确描述，关于接合、连接等的术语(诸如“连接的”和“互连的”)是指结构直接或通过插入结构间接地固定或接合至另一结构的关系，以及两者都是可移动或刚性的接合或关系。
尽管已经借助示例性实施例对本发明进行了描述，但本发明并不局限于此。相反，所附权利要求应按广义进行解释，以包括本领域普通技术人员在不背离本发明的等效物的范围和领域的情况下可以做出的本发明的其他变体和实施例。

Claims (10)

1.一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：
主体，具有相对的第一表面和第二表面，其中，所述半导体管芯的接触面通过包括多个焊球行的至少一个带连接至所述中介层的所述第一表面，所述至少一个带设置在所述半导体管芯外侧的所述接触面上并且沿着所述半导体管芯外侧的所述接触面延伸。
2.根据权利要求1所述的中介层，其中，所述至少一个带包括围绕包括设置在所述半导体管芯的所述接触面上的EM辐射源的区域外围延伸的带，并且所述焊球行是平行的。
3.一种半导体封装件，包括：
印刷电路板；
半导体管芯；以及
中介层，介于所述印刷电路板和所述半导体管芯之间，所述中介层具有相对的第一表面和第二表面；并且
所述第一表面与所述印刷电路板相连接，并且其中，所述半导体管芯的接触面通过包括多个焊球行的至少一个带连接至所述中介层的所述第二表面，所述至少一个带沿着所述半导体管芯外侧的所述接触面延伸。
4.根据权利要求3所述的半导体封装件，其中，所述多行是平行的行，并且所述半导体封装件进一步包括从所述第一表面到所述第二表面延伸穿过所述中介层的多个通孔以及介于所述中介层的所述第一表面和所述印刷电路板之间的封装基板。
5.一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：
主体，具有相对的第一表面和第二表面以及位于其中的多个导电层，所述半导体管芯在第一位置处连接至所述中介层的所述第一表面，所述第一位置包括所述中介层的朝向所述半导体管芯的几何体部分，并且其中，所述中介层包括位于所述第一位置中的内部电磁屏蔽件，所述内部电磁屏蔽件是由所述导电层形成的电容器件。
6.一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：
基板体，具有相对的第一表面和第二表面；
多个导电层，设置在所述基板体上的介电材料中，其中，所述导电层中的一个导电层包括第一金属引线，而所述导电层中的另一个导电层包括第二金属引线，其中，所述第一金属引线通过屏蔽件与所述第二金属引线屏蔽开，所述屏蔽件包括所述导电层中的至少一个中介导电层的部分；
所述第一金属引线沿着所述中介层的纵向延伸，并且所述屏蔽件连续横向地延伸跨过所述第一金属引线和所述第二金属引线之间的所述中介层的横向上的至少大部分；并且
其中，所述导电层由金属材料或半导体材料形成。
7.根据权利要求6所述的中介层，进一步包括多个通孔，所述多个通孔从所述第一表面到所述第二表面延伸穿过所述中介层；并且其中，每个所述中介导电层都是接地的。
8.根据权利要求6所述的中介层，其中，所述屏蔽件由所述中介导电层中的至少第一中介导电层和第二中介导电层形成，所述第一中介导电层和所述第二中介导电层中的每一层都形成为棋盘状图案并且重叠，使得当从所述多个导电层的上方看时，重叠的棋盘状图案产生不间断的实心图案。
9.一种用于将半导体管芯连接至印刷电路板的中介层，所述中介层包括：
基板体；
多个导电层，设置在所述基板体上的介电材料中；
第一金属引线；以及
屏蔽件，包围所述第一金属引线，所述屏蔽件包括至少一种半导体材料、部分所述导电层和另外的金属部分。
10.根据权利要求9所述的中介层，进一步包括延伸穿过所述中介层的多个硅通孔，并且其中，所述第一金属引线携带电信号并且是所述多个导电层中的中间导电层的一部分。
CN201210448059.8A 2011-11-30 2012-11-09 带有抑噪部件的中介层以及半导体封装件 Active CN103137602B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161565353P 2011-11-30 2011-11-30
US61/565,353 2011-11-30
US13/360,958 2012-01-30
US13/360,958 US20130134553A1 (en) 2011-11-30 2012-01-30 Interposer and semiconductor package with noise suppression features

Publications (2)

Publication Number Publication Date
CN103137602A true CN103137602A (zh) 2013-06-05
CN103137602B CN103137602B (zh) 2016-08-03

Family

ID=48466063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210448059.8A Active CN103137602B (zh) 2011-11-30 2012-11-09 带有抑噪部件的中介层以及半导体封装件

Country Status (2)

Country Link
US (3) US20130134553A1 (zh)
CN (1) CN103137602B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112890A (zh) * 2014-06-23 2014-10-22 中国电子科技集团公司第五十五研究所 X波段低损耗高隔离度封装结构
CN110783295A (zh) * 2018-07-24 2020-02-11 三星电子株式会社 半导体封装件安装板
CN111916992A (zh) * 2019-05-07 2020-11-10 Ibeo汽车系统有限公司 半导体封装和lidar发射单元
CN111987061A (zh) * 2019-05-21 2020-11-24 台湾积体电路制造股份有限公司 半导体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648592B2 (en) * 2011-09-13 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device components and methods
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8704364B2 (en) 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
JP5865275B2 (ja) * 2013-01-25 2016-02-17 株式会社東芝 高周波半導体スイッチ
US9214433B2 (en) * 2013-05-21 2015-12-15 Xilinx, Inc. Charge damage protection on an interposer for a stacked die assembly
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US10134729B2 (en) * 2013-09-27 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical noise reduction in 3D stacked semiconductor devices
US9468098B2 (en) 2014-03-20 2016-10-11 Qualcomm Incorporated Face-up substrate integration with solder ball connection in semiconductor package
JP6260871B2 (ja) * 2014-06-27 2018-01-17 パナソニックＩｐマネジメント株式会社 プレパラート部品セット、プレパラート、プレパラートの作製方法、画像撮影装置、および画像撮影方法
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
US9565768B2 (en) * 2015-03-25 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated output inductor on a printed circuit board
US10037897B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging
US10930603B2 (en) 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
US9899313B2 (en) 2016-07-11 2018-02-20 International Business Machines Corporation Multi terminal capacitor within input output path of semiconductor package interconnect
US10510828B2 (en) * 2016-10-04 2019-12-17 Nano Henry, Inc. Capacitor with high aspect radio silicon cores
US10872950B2 (en) * 2016-10-04 2020-12-22 Nanohenry Inc. Method for growing very thick thermal local silicon oxide structures and silicon oxide embedded spiral inductors
US10665554B2 (en) * 2017-10-30 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic structure for transmission lines in a package system
US11367695B2 (en) * 2018-07-31 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer with capacitors
KR20200099261A (ko) 2019-02-14 2020-08-24 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2512114Y (zh) * 2001-10-31 2002-09-18 威盛电子股份有限公司 可重复堆叠的倒装片焊球阵列封装体
JP2004304159A (ja) * 2003-03-19 2004-10-28 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US20050280146A1 (en) * 2004-06-17 2005-12-22 Cornelius William P Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US8347244B2 (en) 2002-03-06 2013-01-01 International Business Machines Corporation Topologies and methodologies for AMS integrated circuit design
US6734472B2 (en) 2002-04-25 2004-05-11 Synplicity, Inc. Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device
GB2398169B (en) * 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
US8269329B2 (en) * 2003-07-24 2012-09-18 Via Technologies, Inc. Multi-chip package
US7239194B2 (en) * 2004-03-25 2007-07-03 Integral Wave Technologies, Inc. Trench capacitor power supply system and method
EP1775761A4 (en) * 2004-07-06 2007-08-29 Tokyo Electron Ltd SUBSTRATE AND INTERMEDIATE AND METHOD FOR PRODUCING A SUBSTRATE
US7253502B2 (en) * 2004-07-28 2007-08-07 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same
JP2005051818A (ja) 2004-10-19 2005-02-24 Canon Inc 画像処理装置及び方法、画像処理プログラムが記録されたコンピュータ可読記録媒体
JP4304189B2 (ja) * 2005-04-20 2009-07-29 エスペック株式会社 Ｉｃソケット
KR100810349B1 (ko) 2006-08-04 2008-03-04 삼성전자주식회사 인터포저와 그를 이용한 반도체 패키지
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US8324028B2 (en) * 2006-12-01 2012-12-04 Infineon Technologies Ag Assembly comprising a support element and a chip, support element, method for shielding, and method for protecting
TWI321970B (en) * 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
US20080192452A1 (en) * 2007-02-12 2008-08-14 Randall Michael S Passive electronic device
US8946873B2 (en) * 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
JP5552423B2 (ja) * 2008-05-23 2014-07-16 パナソニック株式会社 実装構造体
JP2011082450A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8779562B2 (en) * 2011-03-24 2014-07-15 Stats Chippac Ltd. Integrated circuit packaging system with interposer shield and method of manufacture thereof
US9704766B2 (en) * 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2512114Y (zh) * 2001-10-31 2002-09-18 威盛电子股份有限公司 可重复堆叠的倒装片焊球阵列封装体
JP2004304159A (ja) * 2003-03-19 2004-10-28 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US20050280146A1 (en) * 2004-06-17 2005-12-22 Cornelius William P Interposer containing bypass capacitors for reducing voltage noise in an IC device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112890A (zh) * 2014-06-23 2014-10-22 中国电子科技集团公司第五十五研究所 X波段低损耗高隔离度封装结构
CN104112890B (zh) * 2014-06-23 2016-09-21 中国电子科技集团公司第五十五研究所 X波段低损耗高隔离度封装结构
CN110783295A (zh) * 2018-07-24 2020-02-11 三星电子株式会社 半导体封装件安装板
CN110783295B (zh) * 2018-07-24 2024-09-24 三星电子株式会社 半导体封装件安装板
CN111916992A (zh) * 2019-05-07 2020-11-10 Ibeo汽车系统有限公司 半导体封装和lidar发射单元
CN111987061A (zh) * 2019-05-21 2020-11-24 台湾积体电路制造股份有限公司 半导体装置
CN111987061B (zh) * 2019-05-21 2023-03-28 台湾积体电路制造股份有限公司 半导体装置

Also Published As

Publication number Publication date
US20140001609A1 (en) 2014-01-02
US10192833B2 (en) 2019-01-29
US20130134553A1 (en) 2013-05-30
US9219039B2 (en) 2015-12-22
CN103137602B (zh) 2016-08-03
US20160071805A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
CN103137602B (zh) 带有抑噪部件的中介层以及半导体封装件
KR102266668B1 (ko) 고주파 모듈
US10424556B2 (en) Shielded electronic component package
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US12074125B2 (en) Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US20140084416A1 (en) Stacked Package and Method of Manufacturing the Same
CN109087905B (zh) 半导体封装装置及其半导体配线基板
US8143713B2 (en) Chip-on-board package
US9226388B2 (en) Printed circuit board
US11710713B2 (en) Semi-conductor package structure
US20190348360A1 (en) Signal routing in integrated circuit packaging
US9059084B2 (en) Stacked semiconductor device and printed circuit board
US8791369B2 (en) Electronic component
KR101648113B1 (ko) 반도체 장치
CN108878399B (zh) 电子装置及其制造方法
US20050167797A1 (en) Structure package
CN109509737B (zh) 电子封装构件以及电路布局结构
WO2013001692A1 (ja) 電子装置及びノイズ抑制方法
US9601818B2 (en) Microwave circuit
US10516207B2 (en) High frequency system, communication link
KR20140023587A (ko) 코일 구조 및 이를 구비하는 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant