CN103137567B - 一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法 - Google Patents
一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法 Download PDFInfo
- Publication number
- CN103137567B CN103137567B CN201110388108.9A CN201110388108A CN103137567B CN 103137567 B CN103137567 B CN 103137567B CN 201110388108 A CN201110388108 A CN 201110388108A CN 103137567 B CN103137567 B CN 103137567B
- Authority
- CN
- China
- Prior art keywords
- metal
- circle structure
- crystal circle
- layer
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Professional, Industrial, Or Sporting Protective Garments (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法,该晶圆结构包括高密度金属层和位于其上方的氧化物钝化保护层,氧化物钝化保护层包括无图形连线的金属层和位于无图形连线的金属层上方的研磨垫层;晶圆结构还包括开窗和金属伪器件,开窗设置在晶圆结构的特征图形上方的氧化物钝化保护层上,金属伪器件设置在晶圆结构的无图形连线的金属层上。本发明能够防止晶圆切割时大能量的应力崩裂发生,或缩短崩裂的破坏距离。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法。
背景技术
现有的CMOS工艺中,当切割道内的版图(layout)图形密度,特别是金属通孔/接触(MVIA/CONT)层的密度高,并且面积较大时,在芯片切割的时候,容易因高密度的金属连线聚集,而造成切割时大面积严重的崩裂,同时造成到上层钝化保护层(passivation)更大程度的崩裂。该应力破坏甚至会破坏芯片保护环(sealring),并进入客户芯片,造成芯片失效。该效应越靠近芯片的拐角(corner),情况越严重。
目前,业界比较常用的改善晶圆切割应力破坏的方法主要有两种:
方法一、降低切割时的机械应力:主要是改善切割刀片、切割速度和切割深度等切割项参数。
方法二、保证安全距离:主要是保证切割道(ScribeLine)和芯片保护环SealRing的宽度(越宽越安全)。
方法一可以从源头减小应力问题,但是切割技术也有其极限,且越高质量的切割技术带来的是更多的切割费用,出于产品成本考量,晶圆切割技术的选择有其局限性。
方法二也可以有效的防护芯片受损,但该方法是基于牺牲晶圆有效使用面积的基础上的。越大的应力就要牺牲越多的ScribeLine面积和SealRing面积。
在IC市场竞争日益激烈的今天,成本控制越发显得重要。提高晶圆的有效使用面积,已经成为提高设计厂家产品竞争力的重要因素之一,同时也是晶圆代工厂Foundry服务品质和竞争力的重要体现。如何利用相同面积的晶圆制作出更多数量的芯片,降低芯片的单位成本,已经成为了IC产品生产环节中的一个不可或缺的决胜因素。
在如此的背景环境下,芯片设计厂家不断地在追求最优ScribeLine和SealRing方案,在不断的减小ScribeLine和SealRing宽度的同时,也就减弱了芯片的防护能力,将面临更大的切割风险。情况严重时,可能会使切割造成的损失反而大于节省面积而获得的成本效益。
然而,在芯片防护结构不得不向越来越紧张的成本控制妥协的前提下,该专利提供了一种可以降低晶圆切割应力破坏的版图设计方法,该方法可以最大程度的控制切割应力的破坏范围,将防止更大能量应力的崩裂发生,并将缩短不可避免的应力崩裂所造成的破坏距离。使得在保证安全切割的前提下,芯片设计厂家可以有条件选择更窄的ScribeLine和SealRing。有效降低芯片单位成本的同时,保证芯片切割的高良率。
如上所述,结合附图1a和1b所示,现有的CMOS工艺中,当切割道内的版图图形特征满足layout图形密度,特别是MVIA/CONT层的密度高,并且面积较大的条件时,以截面图(图1a)来看,该layout有着高密度MVIA/CONT图形。从平面图(图1b)看,该图形区长度L较长,宽度W较宽,接近ScribeLineedge,在切割的时候,容易因底层高密度聚集的金属连线短时间粘附在切刀颗粒缝隙内,导致切刀短暂切割能力下降,从而造成顶层passivation层大面积严重的崩裂。因为芯片corner处,应力抵抗能力最弱,所以,越靠近芯片corner,该情况越严重,如图2a和2b所示。该应力破坏严重情况下,可以破坏chipsealring,进入芯片内部,直接造成芯片失效。
发明内容
针对现有技术中存在的上述缺陷和不足,本发明的目的在于提供一种减轻晶圆切割应力破坏的晶圆结构,其能够防止晶圆切割时大能量的应力崩裂发生,或缩短崩裂的破坏距离。
为了实现上述目的,本发明采用以下技术方案:
一种减轻晶圆切割应力破坏的晶圆结构,所述晶圆结构包括高密度金属层和位于其上方的氧化物钝化保护层,所述氧化物钝化保护层包括无图形连线的金属层和位于所述无图形连线的金属层上方的研磨垫层;
所述晶圆结构还包括开窗和金属伪器件,所述开窗设置在所述晶圆结构的特征图形上方的氧化物钝化保护层上,所述金属伪器件设置在所述晶圆结构的无图形连线的金属层上。
进一步地,所述开窗设置在所述研磨垫上。
进一步地,所述开窗的区域边界位于所述高密度金属层和顶层金属层的区域边界内。
进一步地,所述开窗的宽度配置为小于或等于测试键垫层(TestkeyPAD)窗口的宽度,同时大于切割时的切割宽度。
进一步地,所述金属伪器件的长和宽与位于其下方的高密度金属层的长和宽相等。
相应地,本发明还提供一种减轻晶圆切割应力破坏的版图设计方法,所述晶圆包括高密度金属层和位于其上方的氧化物钝化保护层,所述氧化物钝化保护层包括无图形连线的金属层和位于所述无图形连线的金属层上方的研磨垫层;
在所述晶圆的特征图形上方的氧化物钝化保护层设置开窗,并在无图形连线的金属层增加金属伪器件。
进一步地,将所述开窗设置在所述研磨垫层上。
进一步地,将所述开窗的区域边界配置为位于所述高密度金属层和顶层金属层的区域边界内。
进一步地,将所述开窗的宽度配置为小于或等于测试键垫层窗口的宽度,同时大于切割时的切割宽度。
进一步地,将所述金属伪器件的长和宽配置为与位于其下方的高密度金属层的长和宽相等。
本发明在特征图形上方的钝化保护层设计一个开窗(openwindow),同时,在没有图形连线的金属层加大块金属伪器件(MetalDummy),既保证了在切割道边缘留有一定宽度,钝化保护层盖住下面图形,又保证了大于切割宽度(Diesawwidth)。因此,本发明与现有设计中的产品相比,有能力防止更大能量的应力崩裂发生。即使在崩裂情况发生时,可以比改良前缩短应力崩裂的破坏距离。
附图说明
图1a为现有技术中的晶圆结构的截面示意图。
图1b为图1a所示的晶圆结构的平面示意图。
图2a表示了现有技术中切割时芯片边缘(ChipEdge)的崩裂现象。
图2b表示了现有技术中切割时芯片拐角(ChipCorner)的崩裂现象。
图3为本发明的一种减轻晶圆切割应力破坏的晶圆结构的截面示意图。
图4为图3所示的晶圆结构的平面示意图。
图5为图3所示的晶圆结构的另一平面示意图。
图6为现有技术中的晶圆结构切割效果图。
图7为本发明的晶圆结构切割效果图。
附图标记列表:
1、金属层之前的工艺层(BeforeMetal);2、高密度金属层;3、氧化物金属层(无金属连线的金属层);4、研磨垫(层);5、开窗;6、金属伪器件(层);7、测试键垫层窗口;8、金属高密度区域;10、晶圆结构;11、高密度Mvia/Cont;12、氧化物钝化保护层;
A、大块区域(Largearea)&高密度Mvia/Cont;B、切割线边缘。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚,下面结合附图及实施例,对本发明进行进一步详细说明。此处所描述的具体实施例仅用以解释本发明,但并不用于限定本发明。
本发明提供一种减轻晶圆切割应力破坏的晶圆结构,如图3所示,该晶圆结构10包括高密度金属层和位于其上的氧化物钝化保护层,氧化物钝化保护层包括无图形连线的金属层3和位于无图形连线的金属层3上方的研磨垫层4;晶圆结构还包括开窗5和金属伪器件6,开窗5设置在晶圆结构10的特征图形上方的氧化物钝化保护层上,金属伪器件6设置在晶圆结构的无图形连线的金属层3上。
本发明提供的经改进的晶圆结构,在特征图形上方的钝化保护层设计一个开窗(openwindow),同时,在没有图形连线的金属层加大块金属伪器件(MetalDummy),既保证了在切割道边缘留有一定宽度,钝化保护层盖住下面图形,又保证了大于切割宽度(Diesawwidth)。从而,在一定程度防止下面图形崩裂的同时,有效降低了高密度图形区顶层比较脆弱的钝化保护层与切刀接触的机会,防止因钝化保护层直接接触切刀而引起的破坏性崩裂。再加上,大块MetalDummy的配合,增强了防止下方图形崩裂的效果,并且金属材质没有钝化保护层那么脆,可以防止崩裂的扩大化。因此,本发明与现有设计中的产品相比,有能力防止更大能量的应力崩裂发生。即使在崩裂情况发生时,可以比改良前缩短应力崩裂的破坏距离。
作为一个优选实施例,本发明的开窗设置在所述研磨垫上(该实施例同样可参见图3所示)。
为使本发明的开窗能够获得最佳的预期效果,即最佳地实现减轻晶圆切割应力给晶圆带来的破坏,本发明的晶圆结构开窗的区域边界位于高密度金属层和顶层金属层的区域边界内。如图4所示,从俯视的角度看,本发明的研磨垫层的开窗的区域边界为位于下方的高密度金属层(densemetal)的区域边界向内收缩一定距离后形成的区域边界,该距离遵循产品PADwindow设计规则。即研磨垫层的开窗(PADwindowopen)面积要比顶层金属层(topmetal)的面积小一圈。此处的顶层金属层可以理解为顶层的所加金属伪器件的金属层。
进一步地,作为另一优选实施例,如图5所示,开窗的宽度配置为小于或等于测试键垫层窗口的宽度,同时大于切割时的切割宽度。
为了使金属伪器件更好地发挥放置下方图形崩裂的作用,本发明的金属伪器件为大块的金属伪器件,作为一个优选实施例,本发明的金属伪器件的长和宽与位于其下方的高密度金属层的长和宽相等。
相应地,为了能够设计出本发明上述的晶圆结构,本发明还提供一种减轻晶圆切割应力破坏的版图设计方法,该晶圆包括高密度金属层和位于其上的氧化物钝化保护层,氧化物钝化保护层包括无图形连线的金属层和位于无图形连线的金属层上方的研磨垫层;在晶圆的特征图形上方的氧化物钝化保护层开设开窗,并在无图形连线的金属层增加金属伪器件。
相应地,作为优选实施例,本发明将开窗配置为在研磨垫层上开设的开窗。
相应地,为使本发明的开窗能够获得最佳的预期效果,本发明将开窗的区域边界配置为位于高密度金属层和顶层金属层的区域边界内。
进一步地,作为另一优选实施例,本发明将开窗的宽度配置为小于或等于测试键垫层窗口的宽度,同时大于切割时的切割宽度。
为了使金属伪器件更好地发挥放置下方图形崩裂的作用,本发明将金属伪器件的长和宽配置为与位于其下方的高密度金属层的长和宽相等。
本发明与现有设计相比,晶圆的切割效果比对图如图6a、图6b和图7所示,可以明显看到,同样的高密度图形区,在改良前,切割时,崩裂情况严重。顶层已经破坏到sealring,导致芯片失效。而改良后的设计图形,非常好地保护了该高密度区域,使得崩裂状况被限制在了安全范围内。甚至防止了某些崩裂的发生。
以上所述仅为本发明的较佳实施例,并非用来限定本发明的实施范围;如果不脱离本发明的精神和范围,对本发明进行修改或者等同替换,均应涵盖在本发明权利要求的保护范围当中。
Claims (8)
1.一种减轻晶圆切割应力破坏的晶圆结构,其特征在于,所述晶圆结构包括高密度金属层和位于其上方的氧化物钝化保护层,所述氧化物钝化保护层包括无图形连线的金属层和位于所述无图形连线的金属层上方的研磨垫层;
所述晶圆结构还包括开窗和金属伪器件,所述开窗设置在所述晶圆结构的特征图形上方的氧化物钝化保护层的研磨垫上,所述金属伪器件设置在所述晶圆结构的无图形连线的金属层上。
2.根据权利要求1所述的晶圆结构,其特征在于,所述开窗的区域边界位于所述高密度金属层和顶层金属层的区域边界内。
3.根据权利要求2所述的晶圆结构,其特征在于,所述开窗的宽度配置为小于或等于测试键垫层窗口的宽度,同时大于切割时的切割宽度。
4.根据权利要求1-3中任意一项权利要求所述的晶圆结构,其特征在于,所述金属伪器件的长和宽与位于其下方的高密度金属层的长和宽相等。
5.一种减轻晶圆切割应力破坏的版图设计方法,其特征在于,所述晶圆包括高密度金属层和位于其上方的氧化物钝化保护层,所述氧化物钝化保护层包括无图形连线的金属层和位于所述无图形连线的金属层上方的研磨垫层;
在所述晶圆的特征图形上方的氧化物钝化保护层的研磨垫层上设置开窗,并在无图形连线的金属层增加金属伪器件。
6.根据权利要求5所述的版图设计方法,其特征在于,将所述开窗的区域边界配置为位于所述高密度金属层和顶层金属层的区域边界内。
7.根据权利要求6所述的版图设计方法,其特征在于,将所述开窗的宽度配置为小于或等于测试键垫层窗口的宽度,同时大于切割时的切割宽度。
8.根据权利要求5-7中任意一项权利要求所述的版图设计方法,其特征在于,将所述金属伪器件的长和宽配置为与位于其下方的高密度金属层的长和宽相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110388108.9A CN103137567B (zh) | 2011-11-30 | 2011-11-30 | 一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110388108.9A CN103137567B (zh) | 2011-11-30 | 2011-11-30 | 一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137567A CN103137567A (zh) | 2013-06-05 |
CN103137567B true CN103137567B (zh) | 2016-05-25 |
Family
ID=48497195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110388108.9A Active CN103137567B (zh) | 2011-11-30 | 2011-11-30 | 一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137567B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108428670B (zh) * | 2017-02-14 | 2020-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及电子装置 |
CN110021562B (zh) * | 2018-01-09 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体封装测试结构及形成方法、半导体封装结构 |
CN116404006B (zh) * | 2023-06-09 | 2023-08-25 | 合肥晶合集成电路股份有限公司 | 一种芯片版图 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1542992A (zh) * | 1997-10-30 | 2004-11-03 | 住友电气工业株式会社 | GaN单晶衬底及其制造方法 |
CN1585114A (zh) * | 2003-08-22 | 2005-02-23 | 全懋精密科技股份有限公司 | 有电性连接垫金属保护层的半导体封装基板结构及其制法 |
CN102024752A (zh) * | 2009-09-17 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种改进芯片切割的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202560B2 (en) * | 2004-12-15 | 2007-04-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Wafer bonding of micro-electro mechanical systems to active circuitry |
CN101026107A (zh) * | 2006-02-24 | 2007-08-29 | 日月光半导体制造股份有限公司 | 晶圆级封装的凸块制造方法 |
CN101587873A (zh) * | 2008-05-21 | 2009-11-25 | 福葆电子股份有限公司 | 降低应力的介电层结构及其制造方法 |
-
2011
- 2011-11-30 CN CN201110388108.9A patent/CN103137567B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1542992A (zh) * | 1997-10-30 | 2004-11-03 | 住友电气工业株式会社 | GaN单晶衬底及其制造方法 |
CN1585114A (zh) * | 2003-08-22 | 2005-02-23 | 全懋精密科技股份有限公司 | 有电性连接垫金属保护层的半导体封装基板结构及其制法 |
CN102024752A (zh) * | 2009-09-17 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种改进芯片切割的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103137567A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103137567B (zh) | 一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法 | |
US8097965B2 (en) | Semiconductor device and method of manufacturing the same | |
CN201383498Y (zh) | 一种半导体二极管芯片 | |
WO2019214285A1 (zh) | 显示面板母板、显示面板及显示面板制备方法 | |
EP2416461A4 (en) | PROCESS FOR PRODUCING SPARK PLUGS | |
JPS58170A (ja) | 半導体装置 | |
CN202196781U (zh) | 阵列基板 | |
CN203859109U (zh) | 一种芯片封装结构 | |
CN205355041U (zh) | 带应力释放环的金属凸块结构 | |
CN207204289U (zh) | 一种自动排铁型对轮破碎机 | |
CN104602455B (zh) | 封装基板单面阻焊板铣外形加工方法 | |
US6501150B2 (en) | Fuse configuration for a semiconductor apparatus | |
CN203918807U (zh) | 一种改进结构的砂轮 | |
CN201498525U (zh) | 一种激光隔离硅太阳能电池表面漏电区的设备 | |
CN107601822A (zh) | 一种tft液晶玻璃铂金通道液位口砖 | |
US2208178A (en) | Spark plug | |
CN206112061U (zh) | V型支撑钢带 | |
US10618143B2 (en) | Grinding method, OGS substrate and manufacturing method of OGS mother substrate | |
CN213236076U (zh) | 一种发电厂锅炉磨煤机底部密封结构 | |
CN207068783U (zh) | 一种适用于断路器的引弧片结构 | |
CN100559613C (zh) | 带有热斑激光刻蚀环的硅太阳能电池及其制备方法 | |
CN204029776U (zh) | 用于半导体芯片的加工装置 | |
CN207123271U (zh) | 一种改进的间隙检测装置 | |
CN202386522U (zh) | 一种焊接复合锅底的节能锅 | |
CN207789350U (zh) | 一种连齿波纹金刚石锯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu Patentee after: Warship chip manufacturing (Suzhou) Limited by Share Ltd Address before: 215123 No. 333 Xinghua street, Suzhou Industrial Park, Jiangsu, Suzhou, Jiangsu Patentee before: Hejian Technology (Suzhou) Co., Ltd. |