CN103137531A - 晶圆对位方法 - Google Patents

晶圆对位方法 Download PDF

Info

Publication number
CN103137531A
CN103137531A CN2011103946558A CN201110394655A CN103137531A CN 103137531 A CN103137531 A CN 103137531A CN 2011103946558 A CN2011103946558 A CN 2011103946558A CN 201110394655 A CN201110394655 A CN 201110394655A CN 103137531 A CN103137531 A CN 103137531A
Authority
CN
China
Prior art keywords
wafer
low power
power
wafer alignment
alignment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103946558A
Other languages
English (en)
Other versions
CN103137531B (zh
Inventor
连晓谦
凌耀君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201110394655.8A priority Critical patent/CN103137531B/zh
Publication of CN103137531A publication Critical patent/CN103137531A/zh
Application granted granted Critical
Publication of CN103137531B publication Critical patent/CN103137531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种晶圆对位方法。所述方法包括以下步骤：a根据芯片的大小将晶圆划分成多个块；b初步定位晶圆；c确定基准块，其中所述基准块为所述多个块中位于晶圆中心的块；d在低倍显微镜下在基准块中确定低倍图形；e根据低倍图形来调整晶圆角度从而对位晶圆；f在高倍显微镜下在基准块中确定高倍图形；g根据高倍图形来调整晶圆角度从而进一步对位晶圆。利用本发明可以较好地定位晶圆。

Description

晶圆对位方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶圆对位方法。
背景技术
半导体组件的制造过程通常可分为晶圆制程、晶圆测试、封装及最后的测试。晶圆制程是在硅晶圆上制作电子电路组件，制作完成之后，晶圆上形成格状排列的芯片（die）。晶圆测试步骤针对芯片作电性测试，将不合格的芯片淘汰。之后将晶圆切割成若干个芯片。封装是将合格的芯片经过包装等步骤，使芯片成为集成电路。最后要再经过电性测试确保集成电路的质量。
因此，晶圆测试是非常重要且必不可少的一个过程，而在晶圆测试中首先需要准确对位晶圆，然后才可以利用测试模块来测试晶圆。因此对于本领域技术人员而言，如何对位晶圆成为非常重要的问题。
发明内容
有鉴于此，本发明提供一种晶圆对位方法，对晶圆进行对位。
本发明提供以下技术方案：
1、一种晶圆对位方法，其特征在于，所述晶圆对位方法包括以下步骤：
a根据芯片的大小将晶圆划分成多个块；
b初步定位晶圆；
c确定基准块，其中所述基准块为所述多个块中位于晶圆中心的块；
d在低倍显微镜下在基准块中确定低倍图形；
e根据低倍图形来调整晶圆角度从而对位晶圆；
f在高倍显微镜下在基准块中确定高倍图形；
g根据高倍图形来调整晶圆角度从而进一步对位晶圆。
2、如技术方案1所述的晶圆对位方法，其特征在于，步骤b包括以下步骤：
确定晶圆边缘左上角、右上角和右下角三个位置；
根据所述三个位置和缺角来初步定位晶圆。
3、如技术方案1所述的晶圆对位方法，其特征在于，所述低倍图形为轮廓清晰、黑白分明、在芯片的四分之一范围内无相同图形的图形。
4、如技术方案1所述的晶圆对位方法，其特征在于，所述低倍对位图形位于测试引脚定位在晶圆的位置之外的位置。
5、如技术方案1所述的晶圆对位方法，其特征在于，在基准块的上下左右中位置处确定低倍图形。
6、如技术方案1所述的晶圆对位方法，其特征在于，所述高倍对位图形为轮廓清晰、黑白分明、在高倍显微镜显示范围内无相同图形的图形。
7、如技术方案1至6之一所述的晶圆对位方法，其特征在于，步骤e包括以下步骤：
e1移动至目标块之一，所述目标块为以基准块为中心的四个块；
e2在低倍显微镜下确定在目标块中是否存在低倍图形或近似低倍图形，其中近似低倍图形与低倍图形的不同之处不超过5%；
e3如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在低倍图形或近似低倍图形；
e4重复步骤e1至e3，直至测试完所有目标块。
8、如技术方案1至6之一所述的晶圆对位方法，其特征在于，步骤g包括以下步骤：
g1移动至目标块之一，所述目标块为以基准块为中心的四个块；
g2在高倍显微镜下确定在目标块中是否存在高倍图形或近似低倍图形，其中近似高倍图形与高倍图形的不同之处不超过5%；
g3如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在高倍图形或近似高倍图形；
g4重复步骤g1至g3，直至测试完所有目标块。
9、如技术方案1至6之一所述的晶圆对位方法，其特征在于，所述方法还包括定位测试模块的测试引脚。
10、如技术方案9所述的晶圆对位方法，其特征在于，所述方法还包括核对晶圆对位信息，所述晶圆对位信息包括至少一个以下项：晶圆的边缘定位、低倍图形、高倍图形、测试模块的定义、晶圆厚度、扎针深度、块尺寸，其中
核对晶圆对位信息包括根据所述晶圆对位信息再次定位晶圆并返回定位结果。
利用本发明可以较好地定位晶圆。
附图说明
图1为根据本发明的实施例的晶圆对位方法的流程图。
具体实施方式
下面将结合附图详细描述本发明的优选实施例，在附图中相同的参考标号表示相同的元件。
图1为根据本发明的晶圆对位方法的流程图。如图1所示，在步骤100处，根据芯片的大小将晶圆划分成多个块，其中每个块的大小和形状与芯片的大小和形状相同。
在步骤101处，初步定位晶圆。具体而言，首先确定晶圆边缘左上角、右上角和右下角三个位置；然后根据所述三个位置和缺角来初步定位晶圆。
在步骤102处，确定基准块，其中所述基准块为所述多个块中位于晶圆中心的块。
在步骤103处，在低倍显微镜下在基准块中确定低倍图形。优选地，分别在基准块的上下左右中5个位置处确定低倍图形。但本发明并不局限于此，本领域的技术人员可以根据实际需要来确定低倍图形的数量和在基准块中的位置。
优选地，低倍图形为轮廓清晰、黑白分明、在芯片的四分之一范围内无相同图形的图形。优选地，所述低倍对位图形位于测试引脚定位在晶圆的位置之外的位置，从而可以避免在步骤S104中由于测试引脚的针迹所带来的错误，提高对位精度。优选地，所述低倍显微镜的放大倍率为7倍。
在步骤104处，根据低倍图形来调整晶圆角度从而对位晶圆。优选地，步骤104包括以下步骤：
移动至目标块之一，所述目标块为以基准块为中心的四个块；
在低倍显微镜下确定在目标块中是否存在低倍图形或近似低倍图形，其中近似低倍图形与低倍图形的不同之处不超过5%；
如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在低倍图形或近似低倍图形；在该步骤中以nm级别调整晶圆的角度。
重复上述三个步骤，直至测试完所有目标块。
在步骤105处，在高倍显微镜下在基准块中确定高倍图形。优选地，高倍图形的数量为5个。但是本发明并不局限于此，本领域的技术人员可以根据实际需要来确定高倍图形的数量。优选地，所述高倍对位图形为轮廓清晰、黑白分明、在高倍显微镜显示范围内无相同图形的图形。优选地，所述高倍显微镜的放大倍率为300倍。
在步骤106处，根据高倍图形来调整晶圆角度从而进一步对位晶圆。优选地，步骤106包括以下步骤：
步骤g1，移动至目标块之一，所述目标块为以基准块为中心的四个块；
步骤g2，在高倍显微镜下确定在目标块中是否存在高倍图形或近似低倍图形，其中近似高倍图形与高倍图形的不同之处不超过5%；
步骤g3，如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在高倍图形或近似高倍图形；在该步骤中以微米级别调整晶圆的角度。
重复上述三个步骤g1至g3，直至测试完所有目标块。
可选地，本发明的方法还包括步骤107和108。在步骤107处，定位测试模块的测试引脚。在步骤108处，核对晶圆对位信息。所述晶圆对位信息包括至少一个以下项：晶圆的边缘定位、低倍图形、高倍图形、测试模块的定义、晶圆厚度、扎针深度、块尺寸。优选地，在步骤108中，根据所述晶圆对位信息再次定位晶圆并返回定位结果。
利用本发明可以较好地定位晶圆。同时，本发明可以手动对位晶圆边缘、缩小了块对位尺寸、缩短了晶圆对位时间。
鉴于这些教导，熟悉本领域的技术人员将容易想到本发明的其它实施例、组合和修改。因此，当结合上述说明和附图进行阅读时，本发明仅仅由权利要求限定。

Claims (10)

1.一种晶圆对位方法，其特征在于，所述晶圆对位方法包括以下步骤：
a根据芯片的大小将晶圆划分成多个块；
b初步定位晶圆；
c确定基准块，其中所述基准块为所述多个块中位于晶圆中心的块；
d在低倍显微镜下在基准块中确定低倍图形；
e根据低倍图形来调整晶圆角度从而对位晶圆；
f在高倍显微镜下在基准块中确定高倍图形；
g根据高倍图形来调整晶圆角度从而进一步对位晶圆。
2.如权利要求1所述的晶圆对位方法，其特征在于，步骤b包括以下步骤：
确定晶圆边缘左上角、右上角和右下角三个位置；
根据所述三个位置和缺角来初步定位晶圆。
3.如权利要求1所述的晶圆对位方法，其特征在于，所述低倍图形为轮廓清晰、黑白分明、在芯片的四分之一范围内无相同图形的图形。
4.如权利要求1所述的晶圆对位方法，其特征在于，所述低倍对位图形位于测试引脚定位在晶圆的位置之外的位置。
5.如权利要求1所述的晶圆对位方法，其特征在于，在基准块的上下左右中位置处确定低倍图形。
6.如权利要求1所述的晶圆对位方法，其特征在于，所述高倍对位图形为轮廓清晰、黑白分明、在高倍显微镜显示范围内无相同图形的图形。
7.如权利要求1至6之一所述的晶圆对位方法，其特征在于，步骤e包括以下步骤：
e1移动至目标块之一，所述目标块为以基准块为中心的四个块；
e2在低倍显微镜下确定在目标块中是否存在低倍图形或近似低倍图形，其中近似低倍图形与低倍图形的不同之处不超过5%；
e3如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在低倍图形或近似低倍图形；
e4重复步骤e1至e3，直至测试完所有目标块。
8.如权利要求1至6之一所述的晶圆对位方法，其特征在于，步骤g包括以下步骤：
g1移动至目标块之一，所述目标块为以基准块为中心的四个块；
g2在高倍显微镜下确定在目标块中是否存在高倍图形或近似低倍图形，其中近似高倍图形与高倍图形的不同之处不超过5%；
g3如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在高倍图形或近似高倍图形；
g4重复步骤g1至g3，直至测试完所有目标块。
9.如权利要求1至6之一所述的晶圆对位方法，其特征在于，所述方法还包括定位测试模块的测试引脚。
10.如权利要求9所述的晶圆对位方法，其特征在于，所述方法还包括核对晶圆对位信息，所述晶圆对位信息包括至少一个以下项：晶圆的边缘定位、低倍图形、高倍图形、测试模块的定义、晶圆厚度、扎针深度、块尺寸，其中
核对晶圆对位信息包括根据所述晶圆对位信息再次定位晶圆并返回定位结果。
CN201110394655.8A 2011-12-02 2011-12-02 晶圆对位方法 Active CN103137531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110394655.8A CN103137531B (zh) 2011-12-02 2011-12-02 晶圆对位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110394655.8A CN103137531B (zh) 2011-12-02 2011-12-02 晶圆对位方法

Publications (2)

Publication Number Publication Date
CN103137531A true CN103137531A (zh) 2013-06-05
CN103137531B CN103137531B (zh) 2016-09-07

Family

ID=48497168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110394655.8A Active CN103137531B (zh) 2011-12-02 2011-12-02 晶圆对位方法

Country Status (1)

Country Link
CN (1) CN103137531B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428291A (zh) * 2014-06-18 2016-03-23 上海华力微电子有限公司 一种晶圆横向水平对准的方法
CN106093742A (zh) * 2016-06-06 2016-11-09 深圳市矽电半导体设备有限公司 一种led测试扎针位置校正方法及装置
CN109378278A (zh) * 2018-11-06 2019-02-22 德淮半导体有限公司 晶圆对位的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855365A (zh) * 2005-04-04 2006-11-01 Fei公司 使用电子束的面下成像

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855365A (zh) * 2005-04-04 2006-11-01 Fei公司 使用电子束的面下成像

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428291A (zh) * 2014-06-18 2016-03-23 上海华力微电子有限公司 一种晶圆横向水平对准的方法
CN106093742A (zh) * 2016-06-06 2016-11-09 深圳市矽电半导体设备有限公司 一种led测试扎针位置校正方法及装置
CN106093742B (zh) * 2016-06-06 2019-04-26 深圳市矽电半导体设备有限公司 一种led测试扎针位置校正方法及装置
CN109378278A (zh) * 2018-11-06 2019-02-22 德淮半导体有限公司 晶圆对位的方法
CN109378278B (zh) * 2018-11-06 2021-01-22 德淮半导体有限公司 晶圆对位的方法

Also Published As

Publication number Publication date
CN103137531B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
US10161965B2 (en) Method of test probe alignment control
US8759119B2 (en) Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state
US7968374B2 (en) Layered chip package with wiring on the side surfaces
JP4359576B2 (ja) 第２の基板上に第１の基板のチップを配置する方法
CN108519550A (zh) 集成电路晶圆测试优化方法
US8489225B2 (en) Wafer alignment system with optical coherence tomography
CN108122801B (zh) 晶圆标记方法及晶圆标记系统
CN110164789A (zh) 晶圆测试方法及晶圆测试装置
US20120235142A1 (en) Semiconductor light emitting diode chip, method of manufacturing thereof and method for quality control thereof
CN103137531B (zh) 晶圆对位方法
US11362059B2 (en) Manufacturing method and manufacturing apparatus for stacked substrate, and program
KR102145325B1 (ko) 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
CN104916586A (zh) 半导体装置的制造方法
CN111434191B (zh) 集成半导体晶片的方法和装置
US20150061718A1 (en) Wafer-level testing method for singulated 3d-stacked chip cubes
CN102800604A (zh) 获取离子注入工艺参数的方法、监测晶片及其制造方法
CN110767590A (zh) 一种用硅片凹口对准键合两片硅片的方法
CN102915999B (zh) 沟槽多晶硅过腐蚀台阶测试图形及其形成方法
CN104009020B (zh) 晶圆及其可接受测试方法
KR102620433B1 (ko) 웨이퍼 맵의 형성 방법
CN208954938U (zh) 晶圆及识别装置
CN103824799B (zh) 对准结构及晶圆
US7106084B2 (en) Method of screening semiconductor device
KR101343048B1 (ko) 복수개의 웨이퍼 본딩에 사용되는 정렬 마크를 갖는 반도체 웨이퍼 및 그 가공방법.
CN114023724A (zh) 一种晶圆结构、制造方法和三维存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant