CN103137464B

CN103137464B - 源漏多晶硅自对准干法刻蚀方法

Info

Publication number: CN103137464B
Application number: CN201110388989.4A
Authority: CN
Inventors: 吴智勇; 孙娟
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-11-30
Filing date: 2011-11-30
Publication date: 2016-04-13
Anticipated expiration: 2031-11-30
Also published as: CN103137464A

Abstract

本发明公开了一种源漏多晶硅自对准干法刻蚀方法，包括步骤：1)在硅衬底上制作多晶硅栅极、栅极中间的刻蚀阻挡层及栅极边墙；2)淀积源漏多晶硅；3)涂布有机底部抗反射层；4)各向同性自对准刻蚀源漏多晶硅；5)去除刻蚀阻挡层。该方法利用底部抗反射层作为掩膜，栅极中间的停止层作为刻蚀阻挡层，并利用栅极边墙隔离源漏多晶硅和栅，自对准刻蚀形成与有源区直接接触的源漏多晶硅，使接触孔得以直接落在源漏多晶硅上，而不是落在有源区上，从而缩小了有源区的面积，增加了接触孔的工艺窗口，提高了半导体器件的集成度。

Description

源漏多晶硅自对准干法刻蚀方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种源漏多晶硅的自对准干法刻蚀工艺方法。

背景技术

在目前的经济型SiGeBiCMOS(锗硅-双极性晶体管-互补型金属氧化场效应管)的结构中，没有源漏多晶硅，接触孔(CT)只能直接落在有源区(AA)上。随着器件集成度的不断提高，有源区的面积不断缩小，但接触孔的尺寸却无法过度减少，这限制了SiGeBiCMOS的集成度的进一步提高。

发明内容

本发明要解决的技术问题是提供一种源漏多晶硅自对准干法刻蚀方法，它可以缩小器件有源区的面积，提高器件的集成度。

为解决上述技术问题，本发明的源漏多晶硅自对准干法刻蚀方法，包括以下步骤：

1)在硅衬底上制作多晶硅栅极、栅极中间的刻蚀阻挡层以及栅极边墙；

2)淀积源漏多晶硅；

3)在源漏多晶硅上涂布有机底部抗反射层；

4)各向同性地自对准刻蚀源漏多晶硅；

5)干法或湿法去除所述刻蚀阻挡层。

本发明利用底部抗反射层作为掩膜，栅极中间的氮化硅(或氧化硅)作为刻蚀阻挡层，并利用栅极边墙的氮化硅(或氧化硅)隔离源漏多晶硅和栅，自对准刻蚀形成可与有源区直接接触的源漏多晶硅(SDPOLY)，使接触孔得以直接落在源漏多晶硅上，而不是落在有源区上，从而缩小了有源区的面积，增加了接触孔的工艺窗口，提高了半导体器件的集成度。

附图说明

图1是本发明的方法示意图。其中，(A)源漏多晶硅刻蚀前的SiGeBiCMOS结构；(B)底部抗反射层刻蚀后的结构；(C)源漏多晶硅形成后的结构。

图2是本发明实施例源漏多晶硅刻蚀前的SEM(扫描电子显微镜)图。

图3是本发明实施例源漏多晶硅形成后的SEM图。

图中附图标记说明如下：

1：光刻胶

2：抗反射层

3：源漏多晶硅

4：硅衬底

5：氮化硅边墙

6：氮化硅阻挡层

7：多晶硅栅极

8：二氧化硅

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

本实施例的源漏多晶硅自对准干法刻蚀方法，应用于SiGeBiCMOS，其具体的工艺流程如下：

步骤1，在硅衬底4上制作多晶硅栅极7。SiGeBiCMOS中，栅极一般采用PNP(多晶硅-氮化硅-多晶硅)或POP(多晶硅-氧化硅-多晶硅)结构。在本实施例中，多晶硅栅极7中间为氮化硅阻挡层6(厚度一般在左右)，边墙为氮化硅，底部为二氧化硅8。

步骤2，在硅衬底4上低压炉管生长一层厚度为100埃米～1.2微米的源漏多晶硅3。

步骤3，利用有机物的流动性，在源漏多晶硅3上涂布一层厚度大于多晶硅栅极7的高度(即图形中最大台阶的高度)的有机底部抗反射层(BARC)2。

由于图形之间的高度差，在凸起的多晶硅栅极7区域涂布的抗反射层2的厚度会比平坦区域的抗反射层薄很多，如图1(A)所示。

步骤4，在抗反射层2上多晶硅栅极7以外的区域，涂布一层光刻胶1，利用抗反射层2的厚度差异，对抗反射层2进行自对准干法刻蚀，将多晶硅栅极7顶部的抗反射层2刻蚀干净，并消耗掉多晶硅栅极7顶部大约五分之一的源漏多晶硅3。

刻蚀气体可以氯气(Cl₂)或四氟化碳(CF₄)为主。氯气可以提高抗反射层2对多晶硅的刻蚀选择比。若采用四氟化碳为主的刻蚀气体，则抗反射层2对多晶硅的选择比会很低，但由于刻蚀时会损失一部分多晶硅，因此，多晶硅的残膜厚度对结构的依赖性会比较小。

本步刻蚀完成后，在硅片的平坦区域，例如有源区等，会留下部分抗反射层2，如图1(B)所示。抗反射层2的剩余量由刻蚀的时间决定，并会影响后面源漏多晶硅刻蚀时的阻挡能力。

当步骤3中涂布的抗反射层2非常均匀时，步骤4也可以省略，即在涂布完抗反射层2后，自动把凸起部分露出来。

步骤5，各向异性地自对准刻蚀源漏多晶硅3，将多晶硅栅极7顶部的源漏多晶硅3刻蚀干净。刻蚀一般采用高压(50～120毫托)、低上部功率(100～500瓦)和高下部功率(电压-200～-350伏特)，刻蚀气体主要由HBr(溴化氢)、O2(氧气)和He(氦气)组成，以提高对多晶硅栅极7的氮化硅或氧化硅的刻蚀选择比，保证在刻蚀过程中不会损伤多晶硅栅极7。

由于多晶硅栅极7顶部的抗反射层2已经在步骤4中被刻蚀掉了，因此，多晶硅栅极7顶部的源漏多晶硅3会在本步骤5中被刻蚀去除；而硅片上的平坦区域，因为留有部分抗反射层2，源漏多晶硅3会被保留。

本步骤5可以省略，但省略后，源漏多晶硅3的硅片面内均一性会变差。

步骤6，各向同性地自对准刻蚀源漏多晶硅3，将多晶硅栅极7之间的源漏极(SD)多晶硅的残膜厚度控制在400～1200埃米，如图1(C)所示。刻蚀时，一般采用高压(50～110毫托)、低上部功率(50～300瓦)和低下部功率(0～50瓦)，刻蚀气体主要由SF₆(六氟化硫)、O₂(氧气)和He(氦气)组成，以提高对多晶硅栅极7的氮化硅或氧化硅的刻蚀选择比。

为了控制源漏极(SD)多晶硅的残膜厚度，本步骤中还要将步骤5残留的抗反射层2全部去掉。

步骤7，干法或湿法去除多晶硅栅极7中间的氮化硅阻挡层6。

Claims

1.源漏多晶硅自对准干法刻蚀方法，其特征在于，包括以下步骤：

1)在硅衬底上制作多晶硅栅极、栅极中间的刻蚀阻挡层以及栅极边墙；所述刻蚀阻挡层和栅极边墙为氮化硅或氧化硅；

2)淀积源漏多晶硅；

3)在源漏多晶硅上涂布有机底部抗反射层；在所述抗反射层上多晶硅栅极以外的区域，涂布光刻胶，对抗反射层进行自对准干法刻蚀，去除多晶硅栅极顶部的抗反射层和一部分源漏多晶硅；所述自对准干法刻蚀的刻蚀气体主要包括氯气或四氟化碳；

4)各向同性地自对准刻蚀源漏多晶硅，刻蚀气体的主要成分包括六氟化硫、氧气和氦气；

5)干法或湿法去除所述刻蚀阻挡层。

2.根据权利要求1所述的方法，其特征在于，步骤1)，所述刻蚀阻挡层的厚度为100～500埃米。

3.根据权利要求1所述的方法，其特征在于，步骤2)淀积的源漏多晶硅的厚度为100埃米～1.2微米。

4.根据权利要求1所述的方法，其特征在于，步骤3)，所述抗反射层的厚度大于所述多晶硅栅极的高度。

5.根据权利要求1所述的方法，其特征在于，步骤3)、4)之间，还包括步骤：

b)各向异性地自对准刻蚀源漏多晶硅，将多晶硅栅极顶部的源漏多晶硅刻蚀干净。

6.根据权利要求5所述的方法，其特征在于，步骤b)，刻蚀条件为：压力50～120毫托，上部功率100～500瓦，下部电压-200～-350伏特，刻蚀气体的主要成分包括溴化氢、氧气和氦气。

7.根据权利要求1所述的方法，其特征在于，步骤4)，刻蚀条件为：压力50～110毫托，上部功率50～300瓦，下部功率0～50瓦。

8.根据权利要求1或7所述的方法，其特征在于，步骤4)，刻蚀完成后，多晶硅栅极之间的源漏多晶硅残膜的厚度为400～1200埃米。