CN103135656A - 用于具有可编程温度斜率的电流的电路 - Google Patents

Abstract

一种用于具有可编程温度斜率的电流的电路。公开了一种电流基准电路，其被配置成生成具有可编程温度斜率的基准电流。电流基准电路包括电阻器。电流基准电路包括带隙电压电路，其被配置成生成带隙电压并且耦合到电阻器。电流基准电路包括偏置电压电路，其被配置成生成极性可变的偏置电压并且耦合到带隙电压电路。带隙电压电路被配置成将极性可变的偏置电压添加到带隙电压，以生成通过电阻器的基准电流。

Description

用于具有可编程温度斜率的电流的电路

技术领域

本发明一般涉及模拟电路，并且更加特别地，涉及具有已知温度系数的模拟的电流基准电路。

发明背景

模拟电路的许多应用都要求稳定的、可预知的电流基准。这些应用可包括但不限于感测和放大电路、信号变换器、信号调节电路、可编程的参考信号、信号比较器、温控时钟发生器、温控延迟电路、函数发生器、噪声发生器、测量系统、功率优化和保护电路。在一些应用中，可预见性转化为一种电路，其随着时间、温度、过程变化等等的变化产生恒定的电压或电流。

不是所有的应用都要求严格地抗环境和处理参数干扰，而是可能仅需要随着给定参数可预见地改变。例如，一个应用可能需要以一种可预见的方式随时间变化的电流，比如具有相对于温度升高的正线性斜率的电流基准。相关的技术包括一些设备，其利用独立的电路来分别正比于绝对的温度电流基准、恒定的（即零温度系数）电流基准、以及与绝对的温度电流基准互补（即负斜率）地产生电流。而在其他相关技术中，电流基准可基于具有不同温度系数的多个电阻器。

遗憾的是，相关技术中的电流基准通常不提供对温度斜率的控制，或者可能受到由于其复杂性所造成的大尺寸和功效低下的不利影响，或者受到对于过程变化的高度敏感所造成的不利影响。

附图简述

通过结合附图进行考虑，本发明的实施方式从以下所展示的示例性的实施方式的详细描述中更加容易理解，在所述附图中，相同的参考标记指的是相似的元件，并且其中：

图1描绘了电流基准电路的一个实施方式的电气框图，所述电流基准电路被配置成生成具有可编程温度斜率的电流。

图2描绘了电流基准电路的另一个实施方式的电气框图，所述电流基准电路被配置成生成具有可编程温度斜率的电流。

图3描绘了图1和图2中的电路各自的简化等效电路的电气示意图。

图4描绘了图2中的电流基准电路的一个实施方式的详细电气示意图，其中不包括偏置电压电路并且仅施加了偏置电压Vb。

图5是用于生成偏置电压Vb的偏置电压电路的一个实施方式的电气示意框图。

图5a是使用具有倍增因子Kr的复制电路由现有偏置电压生成图5的偏置电压Vb的一种方法的详细电气示意图，所述现有偏置电压为Vbias（例如作为非易失性存储器的保护电压）。

图6是用于生成偏置电压Vb的图2的偏置电压电路的另一个实施方式的电气示意框图。

图7是关于根据图4所描绘的实施方式实现的实际电路的、输出电流变化与温度的关系示图。

图8是用于单个的非易失性存储单元的感测电路的框图，所述感测电路利用了图4的电流基准电路用于优化感测窗。

图9是关于由图4的电流基准电路所生成的基准电流的、电流变化与温度的关系示图，以及单个的非易失性存储单元在逻辑0和逻辑1状态下的输出电流与温度的关系示图。

详细描述

公开了一种电流基准电路，其被配置成生成具有可编程温度斜率的电流。在实施方式中，电流基准电路包括电阻器。电流基准电路包括带隙电压电路，其被配置成生成带隙电压并且耦合到电阻器。电流基准电路包括偏置电压电路，其被配置成生成极性可变的偏置电压并且耦合到带隙电压电路。带隙电压电路被配置成将极性可变的偏置电压添加到带隙电压，以生成通过电阻器的基准电流。

在另一个实施方式中，电流基准电路包括电阻器。带隙电压电路耦合到电阻器。电流基准电路包括带隙电压电路，其被配置成生成带隙电压并且耦合到电阻器。电流基准电路包括偏置电压电路，其被配置成生成偏置电压并且耦合到带隙电压电路。电流基准电路包括至少一个开关，其耦合在偏置电压电路与带隙电压电路之间，并且被配置成改变被施加到带隙电压电路的偏置端子上的偏置电压的极性，带隙电压电路被配置成将偏置电压添加到带隙电压，以生成通过电阻器的基准电流。

对于两个实施方式而言，电流基准电路被配置成具有可编程为正、零或负的温度斜率。在实施方式中，带隙电压电路包括：具有标准化面积为1（此处1被用作面积比的基准）的第一双极型晶体管，其耦合到第二双极型晶体管，该第二双极型晶体管具有面积M（第二双极型晶体管的面积M倍于第一双极型晶体管的面积）。带隙电压电路的带隙电压通过第一双极型晶体管的发射极-基极电压与第二双极型晶体管的发射极-基极电压之间的差来确定。第一开关可耦合到第一双极型晶体管的基极，并且第二开关可耦合到第二晶体管的基极。第一开关和第二开关可被配置成将偏置电压施加到第一双极型晶体管的基极或者第二双极型晶体管的基极中的任何一个。第一开关和第二开关还可被配置成将地电势施加到第一双极型晶体管的基极或第二双极型晶体管的基极中的另一个。

在实施方式中，带隙电压电路还可包括电流镜，其耦合到两个双极型晶体管的发射极以及耦合到输出负载。电流镜通过运算放大器的输出来驱动，所述运算放大器具有输入，这些输入被连接成使得带隙电压被施加到电阻器，以便生成要施加（镜像）到负载上的、具有可编程温度斜率的电流。运算放大器耦合在电流镜的第一支路与第二支路之间，以强制电流镜的第一支路和第二支路达到共同的电势，允许带隙电压被施加到电阻器。

在实施方式中，电流基准电路的一个应用是用在电流控制的感测电路中，用于读取存储在非易失性存储单元中的数据。所生成的、具有可编程温度斜率的电流是感测电路（通常称为感测放大器）的电流基准，该感测电路被用于从非易失性存储单元读取数据，在该感测电路中要执行存储单元电流与基准电流之间的比较。为了在各种操作条件下执行精确读取操作，该基准电流能被编程使得其关于通过非易失性存储单元的对应于所存储的两个可能的逻辑状态的电流具有最佳的值和变化（斜率），从而实现感测窗优化。可选择地，电流基准电路可用在其他的电路中，比如其他的感测和放大电路、信号变换器、信号调节电路、可编程的参考信号、信号比较器、温控时钟发生器、温控延迟电路、函数发生器、噪声发生器、测量系统、功率优化和保护电路或者类似的电路，这正如由得益于本公开的领域中的技术人员将会认识到的一样。

利用以上电流基准电路的可能的优势可包括为需要可编程温度斜率的应用提供精确且通用的电流基准。电流基准电路的实施方式被实现为小面积的、低复杂度的电路，其能够生成具有可编程的正、零或负温度斜率的电流。电流基准电路的实施方式适用于模拟或数字系统的大范围应用，其能够以低成本制造并且能够以低功耗工作。

图1描绘了电流基准电路100的实施方式的电气框图，该电流基准电路100被配置成生成具有可编程温度斜率的基准电流I_REF。电流基准电路100包括电阻器102（R_C），其具有已知的温度系数α。在一个实施方式中，电阻器102可以例如是扩散电阻器。在另一个实施方式中，电阻器102可以是数字式可编程的。

电流基准电路100包括带隙电压电路104，其被配置成生成带隙电压ΔV_eb，并且耦合到电阻器102以将与电压Vb结合（+/-）的带隙电压ΔV_eb施加到电阻器102。这生成了通过电阻器102的电流I_REF，其具有可编程温度斜率。在实施方式中，偏置电压电路106被配置成将极性可变的偏置电压±V_b施加到带隙电压电路104。在实施方式中，偏置电压电路106的偏置电压±V_b的幅度可以是可编程的。

在所描述的实施方式中，带隙电压电路104将带隙电压ΔV_eb与极性可变的偏置电压±V_b结合，并且将所结合的电压应用到电阻器102的两端以生成电流I_REF。基准电流I_REF被传输至电流镜108。电流镜108被配置成提供外部端子110和地电势112之间的I_REF，负载114被插入在外部端子110和地电势112之间。因为电路106和电阻器102是可编程的，因此基准电流I_REF本身是可编程的。在实施方式中，可编程的基准电流I_REF可具有正温度斜率、零温度斜率或负温度斜率中的一个。

图2描绘了电流基准电路200的第二实施方式的电气框图，电流基准电路200被配置成生成具有可编程温度斜率的基准电流I_REF。相同的参考标记指的是相似的元件。电流基准电路200包括电阻器102（R_C），其具有已知的温度系数α。在一个实施方式中，电阻器102可以例如是扩散电阻器。在另一个实施方式中，电阻器102可以是数字式可编程的。

电流基准电路200包括带隙电压电路104，其被配置成生成带隙电压ΔV_eb并且耦合到电阻器102，以将与电压Vb结合（+/-）的带隙电压ΔV_eb施加到电阻器102。这生成了通过电阻器102的、具有可编程温度斜率的电流I_REF。在实施方式中，偏置电压电路202被配置成生成偏置电压V_b，偏置电压V_b通过开关204a-204n耦合到带隙电压电路104，所述开关204a-204n被配置成改变被施加到带隙电压电路104的偏置端子的、偏置电压电路202的偏置电压V_b的极性。开关204a-204n的工作关于图4更详细地描述。在实施方式中，偏置电压电路202的偏置电压V_b的幅度可以是可编程的。在图1和2中所描绘的实施方式之间的主要差别在于，在图1中，偏置电压电路106生成极性可变的偏置电压±V_b，而在图2中，偏置电压电路202生成偏置电压V_b，其极性通过开关204a-204n而成为可切换的。除此之外，组件104-118相对于图1中的组件而言在类型和功能上是一致的。

在所描绘的实施方式中，带隙电压电路104将带隙电压ΔV_eb与极性可变的偏置电压±V_b结合，并且将所结合的电压施加到电阻器102的两端以生成电流I_REF。基准电流I_REF被传输至电流镜108。电流镜108被配置成提供外部端子110和地电势112之间的I_REF，负载114被插入在外部端子110和地电势112之间。因为电路202和电阻器102是可编程的，所以基准电流I_REF本身是可编程的。在实施方式中，可编程的基准电流I_REF可具有正温度斜率、零温度斜率或负温度斜率中的一个。

图3描绘了图1和图2中的电路100、200各自的简化等效电路的电气示意图300。电流基准电路100、200被配置成将可编程的极性可变的偏置电压±V_b与带隙电压ΔV_eb相加，并且将总的电压ΔV_eb±V_b施加到电阻器102（RC）。在实施方式中，带隙电压ΔV_eb在带隙电压电路104中被生成为具有不同的电流密度（由于不同的面积）的两个双极型晶体管的发射极-基极电压之间的差。ΔV_eb与+Vb或-Vb相加，这依赖于哪一个双极型晶体管的基极Vb被施加，而同时，施加到另一晶体管的基极的电压是地电势。

图4描绘了电流基准电路400的一个实施方式的详细电气示意图。偏置电压电路202的实现的两种实施方式在以下要描述的图5和6中有所描绘。电流基准电路400可包括带隙电压电路104，其利用了两个双极型的p-n-p晶体管402、404（也被分别标记为B1和B2），这些p-n-p晶体管402、404具有面积_B2/面积_B1=M的面积比，M>1。带隙电压电路104可耦合到电流镜108，其可在一侧108a上实现，其中一对p型金属氧化物半导体（PMOS）场效应晶体管（FET）406、408（也被分别标记为P1和P2）连接带隙电压电路104的两条相应的支路410、412。输出电流可通过第三PMOS晶体管414（也被标记为P3）提供，该第三PMOS晶体管414被配置成将电流镜108的电流提供给负载114。带隙电压电路104的右侧支路412包括面积为M的较大的双极型器件，并且包括具有已知的温度系数α的电阻器102（也被标记为Rc）。电流基准电路400还包括运算放大器118，其被配置成将电流镜108的一侧108a的第一支路410和第二支路412设置到在节点Ve1和Vi上共同的电势。

代替如在已知带隙电路配置中一样被连接到Vss（vgnd），双极型晶体管B1和B2的基极通过n型金属氧化物半导体（NMOS）FET晶体管418a-418d（被配置为开关n1、n1’和n2、n2’）被连接到Vss（vgnd）或者被连接到偏置电压Vb。开关418a-418d由两个逻辑信号Spos和SOneg控制，其代表关于根据温度生成的电流的斜率极性的选择信号。

两个双极型p-n-p晶体管402、404的发射极-基极电压之间的差ΔV_eb可通过流过第一双极型晶体管402和第二双极型晶体管404的电流密度的差来生成，并且正比于第一双极型晶体管402和第二双极型晶体管404中的电流流过的面积（比率为M：1）的差。在另一个实施方式中，电流基准电路400使用相反掺杂类型的晶体管来实现，所述相反掺杂类型晶体管替代晶体管402、404（n-p-n），晶体管406、408、412（NMOS），和晶体管418a-418d（PMOS），这正如由得益于本公开的领域中的技术人员将会认识到的一样。

图5是用于生成偏置电压Vb的偏置电压电路202的一个实施方式500的电气示意框图。在所示实施方式中，Vb可以由闭环电路中的外部基准电压Vrefa（502）生成，所述闭环电路包括：电阻分压器504，其包括电阻器506、508（也被标记为Ra和Rb）；以及，运算放大器（未显示）。在另一个实施方式中，Vb可以根据现有的偏置电压Vbias（其本身由恒定的基准电压生成）生成，在这种情况下，电阻分压器504和驱动PMOS晶体管Pb是生成图5a中所示的Vbias的电路的复制组件（replica component）。在任一实现中，被应用到电阻分压器504的电压（Ra的上部端子）是恒定的、精确的基准电压Vrefa，其由第二可编程的电阻器Rb在值Vb上进行分配。在实施方式中，值Vb可在0mV到大约200mV的范围内变化，这依赖于电流基准组件的参数以及电流-温度特征的被编程的斜率。

电阻分压器504被使用数字输入例如二进制输入Sprog编程。在一个实施方式中，数字输入Sprog的编程位的数量依赖于用户选择的分辨率（通常为2至4位或更多位）。

图6是用于生成偏置电压Vb的偏置电压电路202的另一个实施方式600的电气示意框图。在所示实施方式中，Vb可以由数字-模拟转换器（DAC）电路602生成，其中输入为基准电压Vrefb（604）和数字输入例如二进制输入Sprog（606）。

回到图4，假设由于对运算放大器118的高DC增益，在节点电势Ve1和Vi之间的差是可忽略不计的（零），并且假设电阻器Rc的二阶温度系数是可忽略不计的，则以下方程可被用于选择可编程的基准电流I_REF，以分别具有正温度斜率、零温度斜率或负温度斜率：

在一个实施方式中，对于正极性斜率（电流正比于绝对温度）：Spos=Vcc，SOneg＝0得到Vb1=0，Vb2=Vb，其中n1和n2’设置到“接通”并且n1’和n2设置到“关断”。应当注意的是，在下面的方程1-3中的电流I1与图4的右支路412（即Rc所在位置）上的电流相同，以及与Iref相同，这是由于电流镜108包括了具有相同尺寸（比率为1：1：1）的FET器件（PMOS）：

R_c＝R₀[1+α(T-T₀)]

V_eb1＝I₁*R_c+V_eb2+V_b

$V_{\mathrm{eb}1}-V_{\mathrm{eb}2}=\left(\frac{\mathrm{KT}}{q}\right)\ln M$

$I_1=\frac{\left(\frac{\mathrm{KT}}{q}\ln M\right)-V_b}{R_0[1+\mathrm{\α}(T-T0)]}$ →方程1

其中V_eb1、V_eb2是双极型晶体管B1、B2的发射极-基极电压；K是玻尔兹曼常数；T是以开尔文为单位的绝对温度；q是基本电荷；R₀是在温度T₀下的电阻器Rc的值；以及，T₀是用户选择的基准温度。

方程1显示了在Vb增加时，电流变化随着温度（温度斜率）增加。Rc连同Vb被编程的输入Sprog调整，以便在温度T0处保持相同的电流值。可选择地，其他的方程可被用于对正极性斜率编程，这正如由得益于本公开的领域中的技术人员将会认识到的一样。

在一个实施方式中，对于零斜率（在各温度下有恒定电流）：Spos=0，SOneg=Vcc得到Vb1=Vb，Vb2=0其中n1’和n2设置为“接通”并且n1和n2’设置为“关断”，如下：

$I_1=\frac{\left(\frac{\mathrm{KT}}{q}\ln M\right)+V_b}{R_0[1+\mathrm{\α}(T-T0)]}$

$\mathrm{Vb}=\left(\frac{\mathrm{KT}}{q}\ln M\right)*\frac{1-\mathrm{\α}{T}_0}{\mathrm{\α}}$ →方程2

$I_1=\frac{\frac{K}{q}\ln M}{\mathrm{\α}{R}_0}$ →方程3

方程2显示了Vb电压的值，对于该Vb电压，由方程3给出的电流是恒定的（与温度无关或者温度斜率为零）。可选择地，其他的方程可被用于对零斜率编程，这正如由得益于本公开的领域中的技术人员将会认识到的一样。

在一个实施方式中，对于负极性斜率（电流与绝对温度互补）：Spos=0，SOneg=Vcc得到Vb1=Vb，Vb2=0其中n1’和n2设置为“接通”并且n1和n2’设置为“关断”，并且当

$\mathrm{Vb}>\left(\frac{\mathrm{KT}}{q}\ln M\right)*\frac{1-\mathrm{\α}{T}_0}{\mathrm{\α}}$ →方程4

方程4显示了Vb的最小值，对于该最小值，电流随温度的改变变为负。通过编程的输入Sprog来调整Rc以及Vb，以便在温度T0处保持相同的电流。可选择地，其他的方程可被用于对负极性斜率进行编程，这正如由得益于本公开的领域中的技术人员将会认识到的一样。

图7是关于根据图4所描绘的实施方式实现的电路的、输出电流变化与温度的关系示图700。在图7中所示的例子中，在参考温度T₀处的电流值是3uA。所实现的最大的正温度斜率是30nA/°C，以5nA/°C为梯级，并且最小的负温度斜率是5nA/°C。在该实现中，电阻器是具有正温度系数的扩散电阻器。双极型晶体管的偏置电压Vb在10mV到120mV的范围内。在关于器件、电源电压、和温度的过程变化上的全局精度为小于3%。这显示出，除了提供可变的温度斜率之外，图4的电流基准电路400可在需要高精度的应用中来使用。图7中所描绘的电流和温度仅仅是示例性的。可使用其他的值，这正如由得益于本公开的领域中的技术人员将会认识到的一样。

用于图4的可被编程以具有正温度斜率、零温度斜率或负温度斜率的电流基准电路400的一种应用是在用于非易失性存储单元的感测电路的实现中。电流基准电路400可被编程以在大范围的温度上优化感测窗。图8是单个非易失性存储单元802的框图800，所述单个非易失性存储单元802利用图4的电流基准电路400，用于优化感测窗。利用电流感测电路804以比较贯穿非易失性存储单元802和电流基准电路400的电流。感测电路804是电流感测放大器，其作用类似于电流比较器。感测电路804的目的是关于非易失性存储单元802相对于由电流基准电路400产生的电流的逻辑状态作出决定。感测电路804包括数据输出线806，如果由非易失性存储单元802输出的电流I_cell大于由电流基准电路200输出的电流I_ref则数据输出线806输出逻辑0，否则其输出逻辑1。利用电流基准电路400保证了I_ref是基准点，其允许在所需的温度范围上正确地进行感测。例如，I_ref可被设置为在非易失性存储单元802的操作的所需温度范围上的I_cell之间的大约一半。

图9是关于I_ref的电流变化与温度的关系以及关于在逻辑0和逻辑1两个状态下的I_cell的电流变化与温度的关系的示图900，其说明了可以如何对图4的电流基准电路400编程以优化感测窗。实线902、904、906分别显示了关于I_ref和在逻辑1和逻辑0两个状态下的I_cell的、电流随温度的改变，而虚线908、910、912显示了由于过程变化所导致的上述电流的改变，并因此需要使用受到精确控制的斜率随温度改变I_ref，从而在存储单元802的逻辑0和逻辑1之间进行清楚地区分。

除了优化用于非易失性存储单元的电流感测电路的感测窗和上述其他应用之外，本发明的实施方式可被用于由可编程的基准电流生成电压，生成其频率由可编程的基准电流控制的数字时钟，等等。可选地，电流基准电路可被用作电路的电流基准，所述电路比如是感测和放大电路、信号转换器、信号调节电路、可编程的参考信号、信号比较器、温控时钟发生器、温控延迟电路、函数发生器、噪声发生器、测量系统、功率优化和保护电路或者类似的电路，这正如由得益于本公开的领域中的技术人员将会认识到的一样。

在实施方式中，图4的电流基准电路400可使用相反极性的晶体管来实现。此外，可选的实现可包括，例如利用用于增加精确度的级联电流镜，以及为了基准电流的额外的可编程能力而在输出处使用数字受控电流镜，这正如由得益于本公开的领域中的技术人员将会认识到的一样。

在以上说明书中，本发明已参照其具体的示例性实施方式进行了描述。然而，很明显的是，可对这些实施方式作出各种不同的修正和改变而不偏离如在所附权利要求中所阐述的本发明较宽的精神和范围。因此，本说明书和附图被认为是示意性的而非限制性的。

Claims (21)

1.一种电路，包括

电流基准电路，其被配置成生成基准电流，该基准电流具有可编程温度斜率，其中所述电流基准电路包括：

电阻器；

带隙电压电路，其被配置成生成带隙电压并且耦合到所述电阻器；以及

偏置电压电路，其被配置成生成极性可变的偏置电压并且耦合到所述带隙电压电路，

其中所述带隙电压电路被配置成将所述极性可变的偏置电压添加到所述带隙电压，以生成通过所述电阻器的所述基准电流。

2.如权利要求1所述的电路，其中所述电流基准电路还包括电流镜，该电流镜耦合到所述带隙电压电路并且被配置成将具有可编程温度斜率的所述电流施加到负载。

3.如权利要求2所述的电路，其中所述负载是用于非易失性存储单元的电流感测电路的一部分，并且具有所述可编程温度斜率的所述电流是电流感测电路的电流基准，针对该电流基准对感测窗进行设置，用于最佳地感测贯穿非易失性存储单元的电流。

4.如权利要求2所述的电路，其中所述电流镜包括

第一场效应晶体管（FET），其耦合到所述带隙电压电路的一个端子，以形成第一支路；

第二FET，其耦合到所述电阻器的第一端子，其中所述电阻器的第二端子耦合到所述带隙电压电路的第二端子，以形成第二支路；以及

第三FET，其耦合到所述第一FET和所述第二FET，并且被配置成将所生成的具有所述可编程温度斜率的电流施加到所述负载。

5.如权利要求2所述的电路，其中所述电流基准电路还包括运算放大器，用于将所述电流镜的第一支路和第二支路设置到共同的电势。

6.如权利要求1所述的电路，其中所述偏置电压电路包括数字-模拟转换器，该数字-模拟转换器耦合到所述带隙电压电路。

7.如权利要求1所述的电路，其中所述偏置电压电路包括可编程的分压器，该可编程的分压器耦合到所述带隙电压电路。

8.一种电路，包括：

电流基准电路，其被配置成生成基准电流，该基准电流具有可编程温度斜率，其中所述电流基准电路包括：

电阻器；

带隙电压电路，其被配置成生成带隙电压并且耦合到所述电阻器；

偏置电压电路，其被配置成生成偏置电压并且耦合到所述带隙电压电路；以及

至少一个开关，其耦合在所述偏置电压电路与所述带隙电压电路之间，并且被配置成改变被施加到所述带隙电压电路的偏置端子的所述偏置电压的极性，

其中所述带隙电压电路被配置成将所述偏置电压添加到所述带隙电压，以生成通过所述电阻器的所述基准电流。

9.如权利要求8所述的电路，其中所述电流基准电路还包括电流镜，该电流镜耦合到所述带隙电压电路，并且被配置成将具有可编程温度斜率的所述电流施加到负载。

10.如权利要求8所述的电路，其中所述负载是用于非易失性存储单元的电流感测电路的一部分，并且具有所述可编程温度斜率的所述电流是电流感测电路的电流基准，针对该电流基准对感测窗进行设置，用于最佳地感测贯穿非易失性存储单元的电流。

11.如权利要求8所述的电路，其中所述电流镜包括

第一场效应晶体管（FET），其耦合到所述带隙电压电路的一个端子，以形成第一支路；

第二FET，其耦合到所述电阻器的第一端子，其中所述电阻器的第二端子耦合到所述带隙电压电路的第二端子，以形成第二支路；以及

第三FET，其耦合到所述第一FET和所述第二FET，并且被配置成将所生成的具有所述可编程温度斜率的电流施加到所述负载。

12.如权利要求8所述的电路，其中所述电流基准电路还包括运算放大器，用于将所述电流镜的第一支路和第二支路设置到共同的电势。

13.如权利要求8所述的电路，其中所述偏置电压电路包括耦合到所述带隙电压电路的数字-模拟转换器。

14.如权利要求8所述的电路，其中所配置的所述偏置电压电路还包括耦合到所述带隙电压电路的可编程的分压器。

15.如权利要求4所述的电路，

其中所述带隙电压电路还包括第一双极型晶体管和第二双极型晶体管，以及

其中耦合在所述偏置电压电路与所述带隙电压电路之间的所述至少一个开关包括：耦合到所述第一双极型晶体管的基极的第一开关以及耦合到所述第二双极型晶体管的基极的第二开关，其中所述第一开关和所述第二开关被配置成将偏置电压施加到所述第一双极型晶体管的基极和所述第二双极型晶体管的基极中的一个，并且将地电势施加到所述第一双极型晶体管的基极和所述第二双极型晶体管的基极中的另一个。

16.如权利要求15所述的电路，其中所述第一开关和所述第二开关是n型金属氧化物半导体（NMOS）晶体管。

17.如权利要求16所述的电路，其中所述偏置电压的极性是基于供电电压和地电势来选择的，所述供电电压被施加到所述第一NMOS晶体管的栅极和所述第二NMOS晶体管的栅极中的一个，而所述地电势被施加到所述第一NMOS晶体管的栅极和所述第二NMOS晶体管的栅极中的另一个。

18.如权利要求15所述的电路，其中所述偏置电压电路包括耦合到所述第一开关和所述第二开关的数字-模拟转换器。

19.如权利要求15所述的电路，其中所述偏置电压电路包括耦合到所述第一开关和所述第二开关的可编程的分压器。

20.一种方法，包括：

将带隙电压电路的带隙电压施加到电阻器，以形成基准电流，以及

对偏置电压电路编程，以将极性可变的偏置电压添加到所述带隙电压，从而导致所述基准电流具有相对于温度能够变化的斜率。

21.如权利要求20所述的方法，其中可编程温度斜率相对于温度能够被编程为正、零、和负中的一种。

Images