CN103116563A

CN103116563A - 一种主机通信方法、一种主机及通信系统

Info

Publication number: CN103116563A
Application number: CN2012104493193A
Authority: CN
Inventors: 艾宁; 刘鹏
Original assignee: Raisecom Technology Co Ltd
Current assignee: Raisecom Technology Co Ltd
Priority date: 2012-11-09
Filing date: 2012-11-09
Publication date: 2013-05-22
Anticipated expiration: 2032-11-09
Also published as: CN103116563B

Abstract

本发明公开了本发明实施例提供了一种主机通信方法、一种主机及通信系统，用以解决现有通信系统中总线控制器不支持多个主机通信的问题。本发明提供的一种主机通信方法，包括：当主机有通信需求时，检测总线状态线，其中该总线状态线与该主机所属通信系统中的每一主机相连，用于检测该通信系统中的主机是否占用总线进行通信，若总线状态线为空闲状态，则主机抢占总线；若总线状态线为占用状态，则主机按照第一预设时间等待后重新检测状态线；判断抢占总线是否成功，如果是，则将总线状态线设置为占用状态并将此占用状态保持，主机进行通信，通信结束后，将总线状态线恢复为空闲状态；否则，主机按照第二预设时间进行等待后重新检测总线状态线。

Description

一种主机通信方法、一种主机及通信系统

技术领域

本发明涉及通信技术领域，尤其涉及一种主机通信方法、一种主机及通信系统。

背景技术

IIC、485等总线作为管理总线应用已经非常广泛，大多都是一个主机访问多个设备的结构，不过IIC本身是支持多主协议的，但是大多数芯片内置的协议机并不支持载波侦听和冲突检测，比如说Freescale的PowerPC，所以要想做到同一条总线上实现多主机还是比较麻烦的。

目前主要的手段主要有两种，一种是选择控制芯片时需要内置完整的标准的IIC协议，这样会将选型的范围变得很窄，而且大多数情况IIC仅是辅助通信系统，主体功能并不在它，因为一个小的方面就把众多的选择排斥在外，这非常的不合适。还有一种方法是在逻辑器件譬如CPLD或FPGA灯芯片做一级中继，把IIC协议在逻辑中完成，但这样会增加逻辑器件的成本，而且如果是插卡式设备，每个IIC的主机在不同板子上的话，那样所增加的成本将会更高。

发明内容

本发明实施例提供了一种一种主机通信方法、一种主机及通信系统，用以解决现有通信系统中总线控制器不支持多个主机通信的问题。

本发明实施例提供的一种主机通信方法，包括：

当主机有通信需求时，检测总线状态线，其中该总线状态线与该主机所属通信系统中的每一主机相连，用于检测该通信系统中的主机是否占用总线进行通信，若总线状态线为空闲状态，则主机抢占总线；若总线状态线为占用状态，则主机按照第一预设时间等待后重新检测状态线；

判断抢占总线是否成功，若判断结果为抢占总线成功，则将总线状态线设置为占用状态并将此占用状态保持，主机进行通信，通信结束后，将总线状态线恢复为空闲状态；若判断结果为抢占总线失败，则主机按照第二预设时间进行等待后重新检测总线状态线。

本发明实施例提供的一种主机，包括：

抢占总线单元，用于当主机有通信需求时，检测总线状态线，其中该总线状态线与该主机所属通信系统中的每一主机相连，用于检测该通信系统中的主机是否占用总线进行通信，若总线状态线为空闲状态，则主机抢占总线；若总线状态线为占用状态，则主机按照第一预设时间等待后重新检测状态线；

总线状态控制单元，判断抢占总线是否成功，若判断结果为抢占总线成功，则将总线状态线设置为占用状态并将此占用状态保持，主机进行通信，通信结束后，将总线状态线恢复为空闲状态；若判断结果为抢占总线失败，则主机按照第二预设时间进行等待后重新检测总线状态线。

本发明实施例提供的一种通信系统，包括总线时钟信号线和总线数据线，并且，该通信系统还包括：

至少一台主机，其中每台主机均与总线时钟信号线和总线数据线相连，并且每台主机均为上述的主机；

总线状态线，与每台主机相连，用于检测主机是否占用总线进行通信。

本发明实施例提供的一种多个主机通信系统及方法，该多个主机通信系统包括至少一台主机，以及与每台主机相连的总线时钟信号线和总线数据线，通过在该多个主机通信系统中增加与每台主机相连的用于检测主机是否占用总线进行通信的总线状态线，解决了现有总线控制器不支持多个主机通信的问题，实现了总线上多个主机自由通信的效果。

附图说明

图1为本发明实施例提供的一种主机通信方法的流程示意图；

图2为本发明实施例提供的一种主机的结构示意图；

图3为本发明实施例提供的一种通信系统的结构示意图；

图4为本发明实施例1所述的CPU1抢占总线的过程示意图；

图5为本发明实施例2所述的CPU1与CPU3同时抢占总线的过程示意图；

图6为本发明实施例3所述的CPU1与CPU2同时抢占总线的过程示意图。

具体实施方式

本发明实施例提供了一种主机通信方法和主机及通信系统，用以解决现有通信系统中总线控制器不支持多个主机通信的问题。

本发明实施例提供的一种主机通信方法，包括：

较佳地，所述若总线状态线为空闲状态，则主机抢占总线，包括：

根据检测输入口检测到的总线状态线的数据确定总线状态线为空闲状态，则主机通过状态输出口将该主机地址数据输出到总线状态线；

主机的检测输入口检测总线状态线地址数据，并将检测到的总线状态线的地址数据缓存到所述检测输入口；

其中，主机的检测输入口和状态输出口分别与总线状态线相连。

较佳地，所述主机判断抢占总线是否成功，包括：

判断检测输入口缓存的总线状态线的地址数据与主机地址数据是否相同，如果是，则抢占总线成功；否则，抢占总线失败。

较佳地，所述若判断结果为抢占总线成功，则将总线状态线设置为占用状态，包括：

通过状态输出口将占用状态输出到总线状态线。

较佳地，若判断结果为抢占总线失败时，所述第二预设时间为根据该主机的地址预先设置的时间。

为了更好的理解本发明提供的技术方案，参见图1所示的流程图，本发明提供的多个主机通信系统的多个主机通信方法，包括：

步骤S101，主机判断其是否有通信需求，若有，则继续步骤S102，若无，则不进行任何操作；

步骤S102，主机检测输入口GPIO2检测总线状态线是否为低电平；若否，则继续步骤S103；若是，则继续步骤S104；

步骤S103，等待1ms时间，继续步骤S102；其中具体等待时间时间可根据不同情况进行修改，例如，等待时间受到通信速率和数据量、以及CPU占用率、通信实时性的限制，如过平均每一次通信大约占用信道时间为1ms，那么我们的等待时间设为1ms（通过定时器中断方式实现）即可，或者有些操作系统每个任务时间片为10ms，这样可以每隔10ms获取一次状态，但是相对实时性也会下降。如果对通信实时性要求高，也可以等待100us、50us等，但是过小的间隔或持续不断无间隔地获取状态，会造成CPU利用率满的情况。故这个等待时间是根据通信速率、单次通信平局数据量、通信实时性、CPU利用率等种种限制合在一起权衡出来的一个时间；

步骤S104，通过GPIO1输出本主机的地址数据信息，并同时通过GPIO2对STA线上的地址数据进行检测并缓存；

步骤S105，判断缓存中地址数据是否与本主机地址相同，若不相同，则继续步骤S106，若相同，则继续步骤S107；

步骤S106，等待第二类等待时间，例如，本实施例中该第二类等待时间为主机地址数据乘以10微秒；继续步骤S102；

步骤S107，GPIO1输出高电平拉低STA线电平，并开始正常通信，例如，本发明中GPIO1输出1将STA线拉低；

步骤S108，通信结束后，GPIO1输出低电平释放STA线为高，例如，本发明中GPIO1输出0，则STA线恢复为高电平，即释放为空闲状态。

需要说明的是，GPIO1输出1，为输出低电平，将STA线写入低电平使其保持占用状态；GPIO1输出0，为不输出，STA线自行恢复为高电平，即恢复空闲状态。

本发明提供的一种主机，参见图2所示的结构，包括：

抢占总线单元Z101，用于当主机有通信需求时，检测总线状态线，其中该总线状态线与该主机所属通信系统中的每一主机相连，用于检测该通信系统中的主机是否占用总线进行通信，若总线状态线为空闲状态，则主机抢占总线；若总线状态线为占用状态，则主机按照第一预设时间等待后重新检测状态线；

总线状态控制单元Z102，判断抢占总线是否成功，若判断结果为抢占总线成功，则将总线状态线设置为占用状态并将此占用状态保持，主机进行通信，通信结束后，将总线状态线恢复为空闲状态；若判断结果为抢占总线失败，则主机按照第二预设时间进行等待后重新检测总线状态线。

较佳地，所述抢占总线单元Z101，包括抢占总线子单元，具体用于：

较佳地，所述总线状态控制单元Z102，包括抢占总线结果判断单元，具体用于：

较佳地，若主机抢占总线成功，所述总线状态控制单元，还包括占用总线单元，具体用于：通过状态输出口将占用状态输出到总线状态线。

较佳地，若总线状态控制单元判断出主机抢占总线失败时，所述第二预设时间为根据该主机的地址预先设置的时间。

参见图3，本发明提供的一种通信系统，包括：

总线时钟信号线IIC_SCL和总线数据线IIC_SDA；

至少一台主机CPU，其中每台主机均与总线时钟信号线IIC_SCL和总线数据线IIC_SDA相连，并且每台主机均为图2所示的主机；

总线状态线STA，与每台主机相连，用于检测主机是否占用总线进行通信。

较佳地，所述总线状态线STA与每一主机新增的检测输入口GPIO2和状态输出口GPIO1相连。

较佳地，所述状态输出口GPIO1，为：

集电极开路OC结构或者漏极开路OD结构的状态输出口。

较佳地，图3所示的通信系统中，主机增加的状态输出口不包括集电极开路OC结构或者漏极开路OD结构，因此增加晶体管，将此状态输出口通过晶体管以集电极开路OC结构或者漏极开路OD结构的形式连接总线状态线，并将晶体管连接总线状态线的一端作为主机的状态输出口。

为了更好的理解本发明，下面结合附图和具体实施例，对本发明提供的包含多个主机的通信系统进行多个主机通信的过程进行详细说明。需要说明的是，以下实施例举例说明本发明，但不限制本发明。

实施例1

按照图3所示的通信系统，参照图4，只针对一个主机CPU1，其抢占总线的方法，包括：

第一阶段T101：CPU1的检测输入口CPU1-GPIO1检测总线状态线STA为高电平，则说明总线状态线空闲；

第二阶段T102：CPU1的状态输出口CPU1-GPIO2将CPU1的地址输出到STA线，CPU1-GPIO1读取STA线地址，判断出读取的地址为自己发出的CPU1的地址，则说明抢占总线成功；

第三阶段T103：CPU1-GPIO1输出1将STA线拉低，即将STA线保持为占用状态，CPU1开始通信，进行数据传输；

第四阶段T104：CPU1通信结束，CPU1-GPIO1输出0，STA线恢复高电平，将总线释放。

需要说明的是，GPIO1输出1，为输出低电平，将STA线写入低电平使其保持占用状态；GPIO1输出0，为不输出，STA线自行恢复为高电平，即恢复空闲状态。以下实施例均相同，不在赘述。

实施例2

按照图3所示的多主通信系统，参照图5，两个主机CPU1和CPU3同时抢占总线的过程，包括：

第一阶段T201：CPU1-GPIO1和CPU3-GPIO1同时检测STA为高电平，即总线空闲；

第二阶段T202：CPU1-GPIO2和CPU3-GPIO2分别将CPU1和CPU3的地址输出到STA线，CPU1-GPIO1读取STA线地址，判断出读取的地址为自己发出的CPU1的地址，则说明CPU1抢占总线成功；CPU3-GPIO1读取STA线地址，判断出读取的地址不是自己发出的CPU3的地址，则说明CPU3抢占总线失败，开始延时等待；

第三阶段T203：CPU1-GPIO1输出1将STA线拉低，即将STA线保持为占用状态，CPU1开始通信，进行数据传输；其中，CPU3在这个阶段内延时等待周期结束，重新开始抢占，但是因为CPU1正在占用总线，CPU3只能继续等待；

第四阶段T204：CPU1通信结束，CPU1-GPIO1输出0，STA线恢复高电平，将总线释放；CPU3等待周期结束，检测STA状态，当检测到STA为高电平时，立即抢占总线，CPU3-GPIO2将CPU3的地址输出到STA线，CPU3-GPIO1读取STA线地址，判断出读取的地址为自己发出的CPU3的地址，CPU3抢占总线成功；

第五阶段T205：CPU3-GPIO1输出1将STA线拉低，即将STA线保持为占用状态，CPU3开始通信，进行数据传输；

第六阶段T206：CPU3通信结束，CPU3-GPIO1输出0，STA线恢复高电平，将总线释放。

实施例3

按照图3所示的多主通信系统，参照图6，两个CPU1和CPU2同时抢占总线的方法，包括：

第一阶段T301：CPU1-GPIO1和CPU2-GPIO1同时检测STA为高电平，即总线空闲；

第二阶段T302：CPU1-GPIO2和CPU2-GPIO2分别将CPU1和CPU2的地址输出到STA线，CPU1-GPIO1和CPU2-GPIO1分别读取STA线地址，判断出读取的地址均不是自己发出的地址，则说明CPU1和CPU2均抢占总线失败；

第三阶段T303：CPU1和CPU2分别开始延时等待，本实施例中，此时，CPU1等待一个CPU1的等待周期，CPU2等待两个CPU2的等待周期，因此总线状态线不被占用，为空闲状态；

第四阶段T304：此时CPU1完成延时等待，并输出自己地址，CPU2仍在等待，CPU1成功抢占总线；

第五阶段T305：CPU1-GPIO1输出1拉低STA总线，并开始数据传输，此时CPU2已完成延时，不过发现总线已被占，故需要等到下一次总线空闲才能进行抢占；

第六阶段T306：通信结束CPU1-GPIO1输出0，释放STA信号线，此时CPU2开始抢占。

通过以上三个实施例中三种典型多个主机抢占总线过程的分析，可以看出，本方案仅是通过增加一根信号线便完成了冲突检测和随机延时的冲突规避措施，可以应对同一总线上多个主机不定时抢占总线通信的情况。这样任何简单的控制器都可以在同一系统中自由访问总线上的各种从设备而不产生冲突，避免了很多因为总线访问冲突而产生的种种问题。

需要说明的是，本发明提供的实施例均是以IIC总线为例进行说明的，但是不限于IIC总线，例如，同时适用于485、422等工业现场总线。

综上所述，本发明实施例提供的一种主机通信方法、一种主机及包含多种该主机的通信系统，通过在该通信系统中增加与每台主机相连的用于检测主机是否占用总线进行通信的总线状态线，解决了现有总线控制器不支持多个主机通信的问题，实现了总线上多个主机自由通信的效果。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器和光学存储器等）上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种主机通信方法，其特征在于，该主机通信方法包括：

判断抢占总线是否成功，如果是，则将总线状态线设置为占用状态并将此占用状态保持，主机进行通信，通信结束后，将总线状态线恢复为空闲状态；否则，主机按照第二预设时间进行等待后重新检测总线状态线。

2.根据权利要求1所述的主机通信方法，其特征在于，所述若总线状态线为空闲状态，则主机抢占总线，包括：

3.根据权利要求2所述的主机通信方法，其特征在于，所述主机判断抢占总线是否成功，包括：

4.根据权利要求2所述的主机通信方法，其特征在于，所述若判断结果为抢占总线成功，则将总线状态线设置为占用状态，包括：

通过状态输出口将占用状态输出到总线状态线。

5.根据权利要求1所述的主机通信方法，其特征在于，若判断结果为抢占总线失败时，所述第二预设时间为根据该主机的地址预先设置的时间。

6.一种主机，其特征在于，该主机包括：

7.根据权利要求6所述的主机，其特征在于，所述抢占总线单元，包括抢占总线子单元，具体用于：

8.根据权利要求7所述的主机，其特征在于，所述总线状态控制单元，包括抢占总线结果判断单元，具体用于：

9.根据权利要求7所述的主机，其特征在于，若主机抢占总线成功，所述总线状态控制单元，还包括占用总线单元，具体用于：通过状态输出口将占用状态输出到总线状态线。

10.根据权利要求6所述的主机，其特征在于，若总线状态控制单元判断出主机抢占总线失败时，所述第二预设时间为根据该主机的地址预先设置的时间。

11.一种通信系统，包括总线时钟信号线和总线数据线，其特征在于，该通信系统还包括：

至少一台主机，其中每台主机均与总线时钟信号线和总线数据线相连，并且每台主机均为如权利要求6~10任一权项所述的主机；

12.根据权利要求11所述的通信系统，其特征在于，所述总线状态线与每一主机新增的检测输入口和状态输出口相连。

13.根据权利要求12所述的通信系统，其特征在于，所述状态输出口，为：

集电极开路OC结构或者漏极开路OD结构的状态输出口。

14.根据权利要求12所述的通信系统，其特征在于，若所述主机增加的状态输出口不包括集电极开路OC结构或者漏极开路OD结构时，增加晶体管，将此状态输出口通过晶体管以集电极开路OC结构或者漏极开路OD结构的形式连接总线状态线，并将晶体管连接总线状态线的一端作为主机的状态输出口。