CN103107106B - 多芯片组件同质键合系统批生产性改进方法 - Google Patents

多芯片组件同质键合系统批生产性改进方法 Download PDF

Info

Publication number
CN103107106B
CN103107106B CN201210533085.0A CN201210533085A CN103107106B CN 103107106 B CN103107106 B CN 103107106B CN 201210533085 A CN201210533085 A CN 201210533085A CN 103107106 B CN103107106 B CN 103107106B
Authority
CN
China
Prior art keywords
bonding
aluminium
gold
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210533085.0A
Other languages
English (en)
Other versions
CN103107106A (zh
Inventor
杨成刚
苏贵东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Zhenhua Fengguang Semiconductor Co.,Ltd.
Original Assignee
Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Zhenhua Fengguang Semiconductor Co Ltd filed Critical Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority to CN201210533085.0A priority Critical patent/CN103107106B/zh
Publication of CN103107106A publication Critical patent/CN103107106A/zh
Application granted granted Critical
Publication of CN103107106B publication Critical patent/CN103107106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了提高陶瓷厚膜多芯片组件同质键合系统批生产性的方法，它是采用整体化学机械抛光方法来实现的，先通过旋转式抛光机对整个金导带及键合区进行整体抛光，再用机械掩模的方法在键合区表面形成一层淀积的铝薄膜，按常规集成工艺，将芯片、片式元器件集成在处理后的成膜基片上，半导体芯片的键合采用硅-铝丝键合，管脚与基片之间采用金丝键合；使陶瓷基片顶层表面上的所有键合区表面平整度同时控制在≤0.1μm。本发明金键合区表面一次性抛光整平，同步提高了基片与管脚端面金-金键合的可靠性;改善厚膜金导带键合区与硅铝丝的键合性能，形成高可靠同质键合系统,提高多芯片组件长期充分可靠工作的能力;提高多芯片组件的批量生产性。

Description

多芯片组件同质键合系统批生产性改进方法
技术领域
本发明创造涉及多芯片组件（简称MCM），具体来说，涉及陶瓷厚膜型多芯片组件（简称MCM-C），更进一步来说，涉及同质键合系统陶瓷厚膜型多芯片组件。
背景技术
原有的多芯片组件集成技术中，是在厚膜低温多层共烧陶瓷基片（简称LTCC基片）上，采用丝网印刷的方式，将金浆、银浆或钯-银浆料等导体浆料、钌系电阻浆料，按顶层布图设计的要求，在LTCC基片上形成导带、阻带图形，经高温烧结后成型。在导带的端头、或指定的地方，形成键合区域、半导体芯片组装区域、或其它片式元器件组装区域，其余区域（包括厚膜阻带）用玻璃铀绝缘层进行表面保护。在基片上进行半导体芯片、其他片式元器件的组装，芯片（通常为铝键合区）、导带（通常为金或银键合区）、管脚（通常为金或镍键合区）之间采用金丝或硅-铝丝进行键合联接，形成完整的电路连接，由此形成的键合系统为金-铝（Au-Al）、银-铝（Ag-Al）或镍-铝（Ni-Al）异质键合系统。
原有技术的缺陷或存在的主要问题如下：①银导带、钯银导带中，银容易氧化，且在长期通电情况下，容易产生电迁移现象，严重影响器件的可靠性，通常表现为键合强度衰退；②金导带在大电流情况下，在Au-Al键合系统中，键合接触区域金层电迁移现象明显，在Au-Al间容易形成“紫斑”，其产物成份为AuAl2，造成Au-Al键合时形成的合金点疏松和空洞化,最终键合力大幅下降；③金-铝键合系统在高温下，由于金向铝中扩散，Au-Al间形成“白斑”,其产物为Au2Al、Au5Al2、Au5Al，形成一层脆而绝缘的金属间化合物（即金铝化合物），这种产物可以使合金点电导率大幅降低,严重时可以形成开路；④芯片（表面金属层为铝层）、导带（金导带或银导带）、引线柱（镀金或镀镍）、引线（金丝或硅铝丝）之间，在键合工艺中很难兼容各自的要求；⑤厚膜导带、厚膜键合区表面粗糙度较大，键合系统键合拉力和长期可靠性等质量一致性较差的问题。因此，采用金-铝（Au-Al）、银-铝（Ag-Al）异质键合系统生产的多芯片组件不能应用在高可靠的场合，镍-铝（Ni-Al）异质键合系统的键合质量相对比较可靠，但与同质键合系统相比，也还存在一定差距，采用镍-铝（Ni-Al）异质键合系统生产的多芯片组件不能应用在宇航级高可靠领域。
经检索，涉及多芯片组件的专利申请件有20件，但没有涉及同质键合系统的多芯片组件申请件、更没有同质键合系统陶瓷厚膜多芯片组件的申请件。
发明内容
本发明的目的是提供提高陶瓷厚膜多芯片组件同质键合系统批量生产性的方法，将异质键合改变为同质键合，一次性解决所有键合系统键合拉力、长期可靠性、大规模批量化生产的问题。
发明人通过研究，发现由于LTCC基片本身表面较为粗糙，加上厚膜浆料颗粒大及丝网印刷网孔有一定厚度的原因，厚膜导带/键合区表面比较粗糙，表面平整度较差，其粗糙度通常在2～5μm，而薄膜厚度通常控制在1～5μm，因此，直接在其表面直接形成的薄膜厚度均匀性、薄膜质量均匀性比较差，会导致铝-铝（Al-Al）键合质量的一致性较差，从而造成每个同质键合系统键合拉力、可靠性的一致性比较差，为了实现上述目标，必须解决键合区域表面的平整度问题。
为实现上述目标，发明人提供的提高陶瓷厚膜多芯片组件同质键合系统批量生产性的方法是采用整体化学机械抛光（CMP）方法来实现的，具体做法是：选择旋转式抛光垫和贵金属抛光液，通过旋转式抛光机对整个金导带及键合区进行整体抛光，使其表面平整度≤0.1μm；然后，再进行电阻浆料的印刷、烧结和调阻；接着采用机械掩模的方法，在高真空溅射台或蒸发台中，使已抛光的键合区表面形成一层淀积的铝薄膜、或镍-铬-铝或铬-铜-铝复合薄膜；最后，按常规混合集成电路集成工艺，将半导体芯片、片式元器件集成在处理后的厚膜基片上，半导体芯片的键合采用硅-铝丝键合，管脚与基片之间采用金丝键合，即可实现质量一致性好、可靠性高的金-金（Au-Au）、铝-铝（Al-Al）同质键合；这就使低温共烧陶瓷基片顶层表面上的所有键合区表面的平整度同时控制在≤0.1μm，解决键合区域表面的平整度问题。
上述旋转式抛光垫是由有机纤维制成的。
上述贵金属抛光液的磨粒硬度在5GPa～50GPa、粒子直径≤100nm。
上述LTCC基片由多层陶瓷烧结而成，在每一层中均有金属化内层通孔和内层导带。
上述淀积的铝薄膜、或镍-铬-铝或铬-铜-铝复合薄膜的厚度为1～5μm。
上述片式元器件不包括半导体芯片。
本发明有以下特点：①一次性整体化学机械抛光，解决了低温共烧陶瓷基片顶层表面上的所有键合区表面的平整问题，也就提高了所有键合区表面的铝薄膜厚度和质量的一致性、均匀性，从而提高多芯片组件的大批量可生产性；②金键合区表面一次性抛光整平，同步提高了基片与管脚端面金-金键合的可靠性；③改善厚膜金导带键合区与硅-铝丝的键合性能，形成高可靠同质键合系统,提高了多芯片组件长期充分可靠工作的能力；④在同一金导带键合区上形成局部铝键合区，可同时兼容金丝键合（键合区与镀金管脚之间）、硅-铝丝键合（基片键合区与芯片键合区之间），形成高可靠完美键合系统。本发明广泛应用于航天、航空、船舶、精密仪器、通讯、工业控制等领域，特别适用于大功率、高可靠、宇航级、系统小型化等应用领域，具有广阔的市场前景和应用空间。
附图说明
图1为原有集成技术示意图，图2为原有的金导带/金键合区放大示意图，图3为本发明的整体（键合区/导带）化学机械抛光放大示意图，图4为本发明的整体（键合区/导带）抛光后淀积铝膜放大示意图，图5为本发明的集成技术示意图，图6为原有工艺流程框图，图7为本发明的工艺流程框图。
图中，1为底座，2为管脚镀镍端面，3为金导带/金键合区，4为半导体芯片，5为硅铝丝内引线，6为阻带，7为片式元器件，8为LTCC基片，9为管脚，10为内层通孔，11为内层导带，12为管脚镀金端面，13为金丝内引线，14为抛光后的金导带/金健合区，15为淀积的铝薄膜。
LTCC基片中的陶瓷片为多层，至少二层。
具体实施方式
实施例用来说明本发明与原有技术的区别，以更好地说明本发明。
实施例1：原有工艺如图6，流程如下：
（1）材料准备：准备好生瓷片、金导体浆料、钌系电阻浆料、半导体芯片等；
（2）裁片：根据具体产品LTCC基片的尺寸按要求进行裁片；
（3）冲孔：各层间通过通孔及导带进行互连。采用机械冲孔方式，按产品设计的图形及孔径制成LTCC基片各层陶瓷片间的互联通路；
（4）填孔及导带印刷：在陶瓷片上通过丝网印刷的方法，将金属浆料填充到过孔内，按规定图形印刷出导带图形，并烘干（150℃、10min）；
（5）阻带印刷：在陶瓷片上通过丝网印刷的方法，将电阻浆料按规定图形印刷出阻带图形，并烘干（150℃、10min）；
（6）叠片：将各层陶瓷片按照设计顺序进行精确叠放。为使得陶瓷片相互紧密粘连，需把流延时预置的衬底薄膜揭除；
（7）等静压：将已经精确叠放的多层陶瓷在机械高压下进行贴合，实现紧密接触；
（8）切割：将静压之后的陶瓷片，按照模块边界进行切割分离；
（9）烧结：陶瓷片切割分离后，在烧结炉中进行排胶和烧结，使瓷材硬化结构稳定；
（10）通过丝网印刷的方法，在烧结后的LTCC基片表面印刷导带图形和阻带图形，并烘干（150℃、10min）。在烧结炉中进行排胶和烧结（850℃、10min，总时间35min）；
（11）激光调阻：使用功率激光对通过丝网印刷制成的电阻进行精细调节，以达到设计要求；
（12）检测：对调阻后的LTCC成膜基片进行外观检验和电气测试；
（13）将LTCC成膜基片采用合金焊接的方式装贴在管基上，按常规集成电路组装工艺，进行半导体芯片、其他贴片元器件的组装，完成内引线键合；
（14）对功能及外观按产品要求进行检验；
（15）在高纯氮的保护下、在150℃左右的炉子中进行8h以上的高温烘烤，将水汽彻底烘干；
（16）封帽：在特定环境中进行封帽，完成整个器件的集成与生产；
（17）按产品工艺文件与检验文件，完成器件的测试、筛选、打印与包装入库。
结果如图1所示，键合系统为金--铝异质键合系统。
实施例2：本发明工艺如图7，在厚膜导带印刷并烘干固化、厚膜阻带印刷之间增加厚膜导带烧结、机械整平、清洗烘干工艺，增加的流程如下：
（1）准备磨粒硬度为25GPa±5GPa、粒子直径为50nm±10nm的金抛光液；
（2）导带烧结（875℃、12min，总时间45min）；
（3）通过旋转式抛光机对所有金导带、金键合区进行一次性化学机械抛光，表面平整度控制在0.1微米以内；
（4）去离子水清洗、烘干；
（5）下接电阻浆料的印刷、烧结、调阻工序。
在厚膜电阻修调并测试完毕后，增加金厚膜键合区铝金属膜淀积工艺，增加的流程如下：
（1）按需进行铝-铝（Al-Al）键合的键合区图形，采用不锈钢片或铍镆合金片，利用光刻的方法进行键合区机械掩膜的制备；
（2）在高真空磁控溅射台中利用机械掩膜进行镍-铬-铝复合薄膜的制备,掩模套准精度<10μm,复合膜厚度：Ni–Cr为0.6μm、Al为3.0μm；
（3）淀积膜检查；
（4）进入材料检验工序。
除增加的工艺外，其余工艺同实施例1。
结果如图5所示，实现金-金（Au-Au）、铝-铝（Al-Al）同质键合，通过一次性对所有金导带、金键合区进行机械化学抛光，达到了同质键合系统质量一致性、可大批量生产性的目的。

Claims (5)

1.提高陶瓷厚膜多芯片组件同质键合系统批量生产性的方法，其特征在于它是采用整体化学机械抛光方法来实现的，具体做法是：选择旋转式抛光垫和贵金属抛光液，通过旋转式抛光机对整个金导带及键合区进行整体抛光，使其表面平整度≤0.1μm；然后，再进行电阻浆料的印刷、烧结和调阻；接着采用机械掩模的方法，在高真空溅射台或蒸发台中，使已抛光的键合区表面形成一层淀积的铝薄膜、或镍-铬-铝或铬-铜-铝复合薄膜；最后，按常规混合集成电路集成工艺，将半导体芯片、片式元器件集成在处理后的成膜基片上，半导体芯片的键合采用硅-铝丝键合，管脚与基片之间采用金丝键合，即可实现质量一致性好、可靠性高的金-金、铝-铝同质键合；使低温共烧陶瓷基片顶层表面上的所有键合区表面的平整度同时控制在≤0.1μm。
2.如权利要求1所述的方法，其特征在于所述旋转式抛光垫是由有机纤维制成的。
3.如权利要求1所述的方法，其特征在于所述贵金属抛光液的磨粒硬度在5GPa～50GPa、粒子直径≤100nm。
4.如权利要求1所述的方法，其特征在于所述低温共烧陶瓷基片由多层陶瓷烧结而成，在每一层中均有金属化内层通孔和内层导带。
5.如权利要求1所述的方法，其特征在于所述淀积的铝薄膜、或镍-铬-铝或铬-铜-铝复合薄膜的厚度为1～5μm。
CN201210533085.0A 2012-12-12 2012-12-12 多芯片组件同质键合系统批生产性改进方法 Active CN103107106B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210533085.0A CN103107106B (zh) 2012-12-12 2012-12-12 多芯片组件同质键合系统批生产性改进方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210533085.0A CN103107106B (zh) 2012-12-12 2012-12-12 多芯片组件同质键合系统批生产性改进方法

Publications (2)

Publication Number Publication Date
CN103107106A CN103107106A (zh) 2013-05-15
CN103107106B true CN103107106B (zh) 2016-01-13

Family

ID=48314865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210533085.0A Active CN103107106B (zh) 2012-12-12 2012-12-12 多芯片组件同质键合系统批生产性改进方法

Country Status (1)

Country Link
CN (1) CN103107106B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104410261A (zh) * 2014-11-07 2015-03-11 中国兵器工业集团第二一四研究所苏州研发中心 一种基于氮化铝基板的限频功率模块
CN106057732B (zh) * 2016-08-08 2019-03-15 中国电子科技集团公司第五十四研究所 基于tsv技术和ltcc技术的开关矩阵的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1204137A2 (de) * 2000-11-06 2002-05-08 Manfred Dr. Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
CN101673693A (zh) * 2009-09-22 2010-03-17 贵州振华风光半导体有限公司 高可靠厚膜混合集成电路键合系统及其制造方法
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1204137A2 (de) * 2000-11-06 2002-05-08 Manfred Dr. Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
CN101673693A (zh) * 2009-09-22 2010-03-17 贵州振华风光半导体有限公司 高可靠厚膜混合集成电路键合系统及其制造方法
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法

Also Published As

Publication number Publication date
CN103107106A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
CN101673693B (zh) 高可靠厚膜混合集成电路键合系统及其制造方法
US20220059436A1 (en) Filling materials and methods of filling through holes of a substrate
EP1956876B1 (en) Ceramic substrate, electronic device, and process for producing a ceramic substrate
CN101866861B (zh) 高可靠功率混合集成电路的集成方法
US8193456B2 (en) Electrical inspection substrate unit and manufacturing method therefore
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JP5708798B2 (ja) セラミック電子部品の製造方法
CN201498510U (zh) 高可靠厚膜混合集成电路键合系统
CN103107106B (zh) 多芯片组件同质键合系统批生产性改进方法
CN112004325A (zh) 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
CN103107107B (zh) 提高厚膜混合集成电路同质键合系统批量生产性的方法
TW201304621A (zh) 供高頻應用之低溫共燒陶瓷結構及其製造方法
CN103107105B (zh) 多芯片组件同质键合系统质量一致性改进方法
CN103107108B (zh) 改善厚膜混合集成电路同质键合系统质量一致性的方法
JPH04212441A (ja) セラミック配線基板
CN103050414B (zh) 三维集成高密度厚薄膜多芯片组件的集成方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
CN203013716U (zh) 高可靠同质键合系统多芯片组件
US20050205293A1 (en) Substrate
CN209729885U (zh) 封装双mos管且原位替换sop8塑封器件的陶瓷外壳
US8241449B2 (en) Method for producing ceramic body
CN207587537U (zh) 一种单层电容器
CN206313103U (zh) 一种具有高成品率的ltcc滤波器
CN215818078U (zh) 一种csp封装的声表面波双工器陶瓷基板
WO2023003024A1 (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Yang Chenggang

Inventor after: Su Guidong

Inventor after: Hu Rui

Inventor before: Yang Chenggang

Inventor before: Su Guidong

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 550018 Guizhou Province, Guiyang city new North Avenue No. 238

Patentee after: Guizhou Zhenhua Fengguang Semiconductor Co.,Ltd.

Address before: 550018 Guizhou Province, Guiyang city new North Avenue No. 238

Patentee before: GUIZHOU ZHENHUA FENGGUANG SEMICONDUCTOR Co.,Ltd.