CN103106290B - 检查保护环完整性的方法 - Google Patents

检查保护环完整性的方法 Download PDF

Info

Publication number
CN103106290B
CN103106290B CN201110361049.6A CN201110361049A CN103106290B CN 103106290 B CN103106290 B CN 103106290B CN 201110361049 A CN201110361049 A CN 201110361049A CN 103106290 B CN103106290 B CN 103106290B
Authority
CN
China
Prior art keywords
protection ring
line
internal components
line segment
buffering device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110361049.6A
Other languages
English (en)
Other versions
CN103106290A (zh
Inventor
倪凌云
陈博文
苏庆
孙长江
张兴洲
施龙海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110361049.6A priority Critical patent/CN103106290B/zh
Publication of CN103106290A publication Critical patent/CN103106290A/zh
Application granted granted Critical
Publication of CN103106290B publication Critical patent/CN103106290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种检查保护环完整性的方法,包括如下步骤:第1步,检查缓冲器件和内部器件的正对面之间是否有保护环进行隔离;第2步,在版图中寻找所有的保护环,并记录每个保护环的图形坐标;第3步,在版图中寻找出要求隔离的缓冲器件和内部器件,将每对缓冲器件和内部器件的各个顶点连线,然后过滤掉水平线段和垂直线段这些正面相对的线段,剩余的线段都是斜向相对的线段,并记录剩余每条连线的图形坐标;第4步,判断每条连线与保护环之间是否具有交点;如果一条连线与任一保护环具有交点,则删除该条连线;如果一条连线与所有保护环都没有交点,则报警。本发明可用于准确检查版图设计中保护环的图形是否完整。

Description

检查保护环完整性的方法
技术领域
本发明涉及半导体集成电路版图设计软件工具中的版图验证领域,特别是涉及一种检查版图设计验证中斜线挡住规则的方法。
背景技术
ESD(静电放电)和Latch-up(闩锁效应),均是集成电路产品可靠性评估的重要项目。据统计,芯片在使用中由此导致失效的比例占所有失效的40%以上。
在版图设计过程中,为了防止静电放电和闩锁效应引起内部电路的失效,需要在版图中加入相应的保护环(Guard Ring)图形。
请参阅图1a~图1c,涉及保护环完整性检查的版图设计规则,其版图图形可大致分为三大类:一类是输入输出区域的缓冲器件(Buffer器件)10,另一类是内部器件(Internal器件)20,保护环30用于将前两类器件隔离开来。保护环30的版图图形或者是多条线段组成的环状图形,一般为矩形,如图1a所示;或者是一条或多条线段,如图1b、图1c所示。
保护环30需要将缓冲器件10和内部器件20完全隔开,否则就需要报错。目前业界采用的检查保护环完整性的方法是:利用通用的版图验证工具(例如Mentor公司的Calibre DRC工具)检查缓冲器件10和内部器件20的正对面之间是否有保护环30进行隔离。这种检查方法并不能找到所有的错误。如图1d所示,当缓冲器件10与内部器件20没有正面相对、而是斜向面对时,该方法不能有效检查二者之间在斜线方向是否有保护环30隔开。
发明内容
本发明所要解决的技术问题是提供一种检查保护环完整性的方法,可用于检查斜向面对的缓冲器件与内部器件之间是否有保护环进行隔离,从而在任何情况下均可得到准确的关于保护环是否完整的结果。
为解决上述技术问题,本发明检查保护环完整性的方法包括如下步骤:
第1步,检查缓冲器件和内部器件的正对面之间是否有保护环进行隔离,当发现有缓冲器件和内部器件的正对面之间没有保护环进行隔离,则报警;
第2步,在版图中寻找所有的保护环,并记录每个保护环的图形坐标;
第3步,在版图中寻找出要求隔离的缓冲器件和内部器件,将每对缓冲器件和内部器件的各个顶点连线,然后过滤掉水平线段和垂直线段这些正面相对的线段,剩余的线段都是斜向相对的线段,并记录这些剩余线段的图形坐标;
第4步,判断每条剩余线段与保护环之间是否具有交点;
如果一条剩余线段与任一保护环具有交点,则删除该条连线;
如果一条剩余线段与所有保护环都没有交点,则将该条连线作为结果输出,并报警。
本发明用于检查版图设计中保护环的图形是否完整,既可用于缓冲器件和内部器件正面相对的情况(如图1a、图1b、图1c所示),也可用于缓冲器件和内部器件斜向面对的情况(如图1d所示)。最终可确保检查结果不遗漏任何一个错误。
附图说明
图1a~图1e是版图中缓冲器件、内部器件和保护环的位置示意图;
图2是本发明的一个实施例的流程图。
图中附图标记说明:
10为缓冲器件;20为内部器件;30为保护环。
具体实施方式
请参阅图2,这是本发明检查保护环完整性的方法的一个实施例,包括如下步骤:
第1步,检查缓冲器件和内部器件的正对面之间是否有保护环进行隔离。当发现缓冲器件和内部器件的正对面之间没有保护环进行隔离,则进行报警。
该步骤的作用是:如果发现有未隔离的正面相对的缓冲器件和内部器件,则对保护环的完整性给出报警。在后续的第3步中,将过滤掉水平线段和垂直线段这些正对边,保留斜线方向的线段,从而在第3、4步中不再重复检查正面相对的图形关系。
第2步,在版图中寻找所有的保护环,并记录每个保护环的图形坐标。如何在版图中寻找出保护环的图形是一种现有技术,在此不再赘述。保护环的图形通常为矩形或线段。如果保护环的图形为矩形,则记录四个顶点坐标、或三个顶点坐标、或呈对角线的两个顶点坐标。如果保护环的图形为线段,则记录每条线段两个端点的坐标。这样便可根据坐标唯一地定位保护环的图形在版图上的位置。
第3步,在版图中寻找出要求隔离的缓冲器件和内部器件,将每对缓冲器件和内部器件的各个顶点连线,然后过滤掉水平线段和垂直线段这些正面相对的线段,剩余的线段都是斜向相对的线段,并记录这些斜向相对的连线的图形坐标。
不同制造工艺(如0.13μm、0.09μm等)对于缓冲器件和内部器件的隔离要求是不同的。例如在某一制造工艺的版图设计中要求当缓冲器件和内部器件之间的最短距离小于50μm,中间就必须用保护环相隔离。而另一制造工艺的版图设计中该数值可能会改为30μm。如何在版图中寻找出缓冲器件和内部器件的图形是一种现有技术,在此不再赘述。在一个版图中具有数量庞大的缓冲器件和内部器件,这一步只要求寻找出符合版图设计规则所要求必须隔离的缓冲器件和内部器件,找寻的结果表现为一对对缓冲器件和内部器件。通常缓冲器件和内部器件的版图形状均为一个或多个矩形的组合。这一步将每一对缓冲器件和内部器件的各个顶点进行连线,例如两个矩形之间共有16条顶点连线,并记录每条连线在版图中的坐标。实际上只需记录每条连线的两个端点坐标,也即记录每一对缓冲器件和内部器件的各个顶点坐标。
图1e示意性地表现出缓冲器件10和内部器件20a这一对图形的部分顶点之间的连线、缓冲图形10和内部器件20b这一对图形的部分顶点之间的连线。
第4步,判断每条连线与保护环之间是否具有交点。如果一条连线与任一保护环具有交点,则删除该条连线,这表示已有保护环将这条连线所连接的缓冲器件一顶点和内部器件一顶点相隔离。对所有连线判断完毕后剩余的连线就作为报警结果。这是由于如果一条连线与所有保护环都没有交点,就表示尚未有保护环将这条连线所连接的缓冲器件一顶点和内部器件一顶点相隔离,即保护环的图形未能完整地隔离要求隔离的缓冲器件和内部器件。
图1e中至少在缓冲器件10和内部器件20a这一对图形之间有一条顶点间的连线未被保护环所隔离,因而要将这一条连线作为报警结果之一输出,这表明这一条连线两端的缓冲器件10和内部器件20a在斜向上的保护环不完整。
该第一实施例可用于检查缓冲器件和内部器件正面相对、斜向面对两种情况,确保保护环设计的完整性。
所述方法第1步是一种现有技术,采用通用的版图验证工具(例如Mentor公司的Calibre DRC工具)的标准命令即可实现,例如步骤如下:
首先,根据版图设计规则定义版图的层次信息,例如包括tap、psdm、nsdm、nwell、diff、poly、ESDID等层次;
其次,利用图形结构分别识别保护环、缓冲器件和内部器件:
例如可通过如下方式识别保护环:(tap AND psdm)OR(tap AND nsdmAND nwell);
例如可通过如下方式识别缓冲器件:diff AND poly AND nsdm/psdm ANDESDID;
例如可通过如下方式识别内部器件:diff AND poly AND nsdm/psdm NOTESDID
接着,检查缓冲器件和内部器件的正对面之间是否有保护环进行隔离:
例如可通过如下命令得到距离小于50μm且正面相对的包含缓冲器件和内部器件图形的区域A:A=EXT Buffer_MOS Internal_MOS<50ABUT<90SINGULAR REGION
例如可通过如下命令得到A区域去除保护环的图形区域B:B=A NOTGuardring
例如可通过如下命令得到检查结果:C=A ENCLOSE B==2(如果A图形区域包含了两个B图形区域,则赋给C并报错)
所述方法第2步可采用如下方式予以实现:根据版图图形的结构,寻找所有的保护环的图形,将其坐标信息存储到临时变量C中,供第4步使用。优选地,存储时可按照一定的排序原则进行:比较每个保护环的图形的各个顶点或端点坐标,以平面坐标系为例,具有较小x轴坐标的顶点或端点所在的保护环图形的坐标先存储;如果有顶点或端点的x轴坐标相同,则再比较y轴坐标,以具有较小y轴坐标的顶点或端点所在的保护环图形的坐标先存储。这样排序有利于后续命令的查找与遍历。
所述方法第3步可采用如下方式予以实现:
第3.1步,根据版图图形的结构,查找所有缓冲器件与内部器件;
第3.2步,判断每个缓冲器件与每个内部器件的最短距离是否小于该版图设计的要求。一个缓冲器件与一个内部器件之间的最短距离是这两个器件的所有顶点进行连线,其中长度最短的那条连线的长度。
如果是,则将这一对缓冲器件和内部器件记录下来;
如果否,则忽略。
第3.3步,将所记录的每一对缓冲器件和内部器件的所有顶点进行两两连线。例如,当缓冲器件在版图上为矩形、内部器件在版图上也为矩形时,一共具有16条连线。
第3.4步,过滤掉水平线段和垂直线段这些正面相对的线段,剩余的线段都是斜向相对的线段。过滤的方法是:判断线段的两点连线是否与坐标轴x轴成0度角或者90度角,如果是,就将其过滤。
第3.5步,记录每条连线的坐标信息。实际上只需记录每条连线的两个端点坐标,也即记录每一对缓冲器件和内部器件的各个顶点坐标。把这些连线的坐标信息作为临时变量D输出,供第4步使用。
所述方法第4步可采用如下方式予以实现:
第4.1步,分别取第2步的计算结果C与第2步的计算结果D,比较D的每条连线是否与C的保护环的图形相交。
第4.2步,如果D的某条连线与C的所有保护环的图形都不相交,则表示这条连线所在的位置没有被保护环所隔离,把该条连线作为报警结果。如果D中的所有连线都至少与C的一个保护环的图形相交,则表示保护环的图形设计完整、没有错误。
上述实施例的第3步中,需要对满足条件的每一对缓冲器件和内部器件的所有顶点进行两两连线。就一个版图而言会出现数量庞大的连线,这些连线之间还可能相交。本发明将每条连线都看作一条宽度无穷小的线段,为一个孤立的图形存在,它不与其它线段做任何几何图形的合并与运算。这些孤立的线段分别存储在临时的线段变量D中,而不是把这些线段形成一个合并的图形。其具体实现例如可采用版图处理中经典的扫描线算法。其基本思路是:采用有方向的线段来描述每条连线,利用一条垂直线自左向右地扫过版图图形所在的平面,扫描线只在每条连线的起点、终点及连线之间的交点处停顿,利用扫描线停顿处(当前扫描线上)每条连线的状态确定图形运算的结果。该方法的最大优点是:查找任意两个图形的关系只需要处理版图中局部区域的图形,即只处理当前扫描线上的图形,不需要全局搜索版图,大大降低了计算复杂度。
本发明检查保护环完整性的方法可以提高版图检查的效率。经试验,针对一个典型的3mm×3mm芯片版图数据,仅需10分钟左右即可完整保护环完整性的版图检查工作。现有方法所生产的芯片发生静电放电或闩锁效应的概率为66%,采用本发明所述方法后失效概率降低为55%,这表明本发明有效提升了产品设计的可靠性,降低了静电放电或闩锁效应所导致的失效风险。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种检查保护环完整性的方法,其特征是,包括如下步骤:
第1步,检查缓冲器件和内部器件的正对面之间是否有保护环进行隔离;当发现有缓冲器件和内部器件的正对面之间没有保护环进行隔离,则报警;
第2步,在版图中寻找所有的保护环,并记录每个保护环的图形坐标;
第3步,在版图中寻找要求隔离的缓冲器件与内部器件,将每对缓冲器件和内部器件之间的顶点连线,然后过滤掉水平线段和垂直线段这些正面相对的线段,剩余的线段都是斜向相对的线段,并记录这些剩余线段的坐标;
第4步,判断每条剩余线段与保护环之间是否具有交点;
如果一条剩余线段与任一保护环具有交点,则删除该条连线;
如果一条剩余线段与所有保护环都没有交点,则把该条连线作为结果输出,并报警。
2.根据权利要求1所述的检查保护环完整性的方法,其特征是,所述方法第2步中,保护环图形为一条或多条线段的组合,记录保护环图形的每条线段的坐标信息,即每条线段的两个端点的坐标信息。
3.根据权利要求1所述的检查保护环完整性的方法,其特征是,所述方法第2步中,存储保护环的图形坐标按照下列排序原则进行:比较每个保护环的图形的各个顶点或端点坐标,以具有较小x轴坐标的顶点或端点所在的保护环图形的坐标先存储;当顶点或端点的x轴坐标相同,再比较y轴坐标,以具有较小y轴坐标的顶点或端点所在的保护环图形的坐标先存储。
4.根据权利要求1所述的检查保护环完整性的方法,其特征是,所述方法第3步中,要求隔离的缓冲器件和内部器件是指缓冲器件和内部器件的最短距离小于版图设计规则的一对或多对缓冲器件和内部器件。
5.根据权利要求1所述的检查保护环完整性的方法,其特征是,所述第3步具体包括如下子步骤:
第3.1步,在版图上查找所有缓冲器件与内部器件;
第3.2步,判断每个缓冲器件与每个内部器件的最短距离是否小于该版图设计的要求;
如果是,则将这一对缓冲器件和内部器件记录下来;
如果否,则忽略;
第3.3步,将所记录的每一对缓冲器件和内部器件的顶点进行两两连线;
第3.4步,过滤掉水平线段和垂直线段这些正面相对的线段,剩余的线段都是斜向相对的线段;
第3.5步,记录剩余的每条连线的坐标信息。
CN201110361049.6A 2011-11-15 2011-11-15 检查保护环完整性的方法 Active CN103106290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110361049.6A CN103106290B (zh) 2011-11-15 2011-11-15 检查保护环完整性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110361049.6A CN103106290B (zh) 2011-11-15 2011-11-15 检查保护环完整性的方法

Publications (2)

Publication Number Publication Date
CN103106290A CN103106290A (zh) 2013-05-15
CN103106290B true CN103106290B (zh) 2015-06-03

Family

ID=48314145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110361049.6A Active CN103106290B (zh) 2011-11-15 2011-11-15 检查保护环完整性的方法

Country Status (1)

Country Link
CN (1) CN103106290B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105652176B (zh) * 2016-03-08 2018-06-05 上海华虹宏力半导体制造有限公司 一种保护环数量的测试方法及装置
CN112258636B (zh) * 2020-10-26 2022-10-25 中铁八局集团第一工程有限公司 一种应用于建筑领域的利用二维图形建立三维模型的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184268A (zh) * 2010-10-13 2011-09-14 天津蓝海微科技有限公司 防静电放电和防闩锁效应保护电路规则的自动检查方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350160B2 (en) * 2003-06-24 2008-03-25 International Business Machines Corporation Method of displaying a guard ring within an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184268A (zh) * 2010-10-13 2011-09-14 天津蓝海微科技有限公司 防静电放电和防闩锁效应保护电路规则的自动检查方法

Also Published As

Publication number Publication date
CN103106290A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
US20170262566A1 (en) Gate pad layout patterns for masks and structures
US20070192754A1 (en) Method for treating design errors of a layout of an integrated circuit
CN110873837B (zh) 用于决定电路单元中缺陷的方法、设备及计算机可读媒体
US20070234258A1 (en) Method for post-routing redundant via insertion in integrated circuit layout
CN105159026B (zh) 栅极区域的光学临近修正验证方法
US11443094B2 (en) Method of inserting dummy boundary cells for macro/IP and IC
Chang et al. Experiences with layout-aware diagnosis—A case study
US20110191725A1 (en) Failure analysis using design rules
US20160004808A1 (en) System and method for tracing a net
CN114444428A (zh) 带有背面电力轨的单元架构
CN103106290B (zh) 检查保护环完整性的方法
JP2007116182A (ja) 不良検出方法
CN105404274A (zh) 车辆电控单元及其故障码检测与记录方法和车辆
CN113887163A (zh) 插入冗余通孔的方法
US20160245861A1 (en) Methods and devices for determining logical to physical mapping on an integrated circuit
CN108228953A (zh) 一种保护集成电路版图的方法
Etherton et al. A new full-chip verification methodology to prevent CDM oxide failures
US20210383050A1 (en) Circuit Layout Techniques
US6969952B2 (en) System and method for automatically routing power for an integrated circuit
US11288435B1 (en) Failure analysis apparatus, computer readable recording medium and failure analysis method
CN106383751A (zh) 一种改进的随机存取内存自检方法
US6914617B2 (en) Method for determining whether two rectangles of an electronic circuit structure overlap
CN107527903B (zh) 布局方法
US11941338B2 (en) Integrated circuit with dummy boundary cells
CN118068235B (zh) 用于晶圆测试结构的检测方法、电子设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant