CN103069302A

CN103069302A - 像素化的探测器设备

Info

Publication number: CN103069302A
Application number: CN2011800413371A
Authority: CN
Inventors: H·K·维乔雷克; A·托恩
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2010-08-26
Filing date: 2011-08-18
Publication date: 2013-04-24
Anticipated expiration: 2031-08-18
Also published as: EP2609449A2; EP2609449B1; US9110174B2; RU2013113285A; RU2567400C2; WO2012025858A2; WO2012025858A3; US20130153776A1; CN103069302B

Abstract

本发明涉及一种像素化的探测器，其具有增强的结构以使得即使在晶体边缘具有高的光输出的情况下也能够容易地进行像素识别。闪烁体晶体（50）和探测器像素（12）之间的半像素移位使得能够在串光的情况下通过四个探测器像素（12）而不是九个像素来识别晶体（50）。无任何机械结构的玻璃板可以用作探测器和闪烁体的公共基底（60）。

Description

像素化的探测器设备

技术领域

本发明涉及一种用于诸如正电子发射断层摄影（PET）的核成像中的像素化的探测器设备。更具体而言，本发明涉及一种像素化的探测器，在所述像素化的探测器中闪烁体材料的阵列被耦合到光探测器的阵列，例如在PET或单光子发射计算机断层摄影（SPECT）中。

背景技术

在过去的核成像设备中，伽玛辐射探测器采用闪烁体,该闪烁体将入射的伽玛辐射转换成光线，然后该光线由光电倍增管（PMT）探测。闪烁体是表现出闪烁（由电离辐射激发时发光的属性）的材料。由于光电倍增管的几个缺点，有兴趣将其替换为固态光传感器，例如在盖革模式下驱动的雪崩光电二极管，叫做，例如，硅光电倍增管（SiPM）。典型的SiPM比传统的光电倍增管具有更好的时间和能量分辨力。由于飞行时间（time-of-flight）PET（TOF-PET）扫描仪正变得越来越普遍，因而明显优于1纳秒的时间分辨力变得更有价值，但是采用这项新技术存在严重的障碍。

像素化的探测器由高电阻率的半导体芯片构成，所述半导体芯片包括像素化的光电二极管及各自的读出电子设备。该半导体芯片也被称为二极管探测层。为实现高的灵敏度，二极管面积与每个像素的完整面积的比率（称为填充因子）应该要高，通常在50％以上。X射线被吸收到位于二极管探测层的顶部并与其光学地耦合的闪烁体晶体中。在闪烁体晶体中产生的光学光子被二极管探测层中的各个独立像素的二极管探测并被转换为电信号。各像素二极管的信号由半导体芯片上的特定读出电子通道读出。

伽玛照相机（也称为闪烁照相机或安杰照相机）是用于对发射放射性同位素的伽玛辐射进行成像的设备，即被称为闪烁扫描术的技术。闪烁扫描术的应用包括早期药物开发和核医学成像，用于观察和分析人体的图像或医学地注射、吸入或摄入的放射性核素发射的伽玛射线的分布。当前的SPECT探测器和早期的PET探测器是基于这种安杰照相机和连续NaI：Tl晶体构造的。现代PET探测器使用遮挡探测器或用反射材料彼此光学地分离的单独的闪烁体晶体的阵列。用于TOF-PET的一种合适的闪烁体是LYSO（Lu_1.8Y_0.2SiO₅:Ce），可以通过将晶体包裹在聚四氟乙烯层中得到合适的反射层。这一阵列利用中间“光导”层光学耦合到PMT阵列，以将由伽玛量子在单个闪烁体晶体中生成的光线散布到整个PMT阵列，从而能够使用安杰逻辑电路。

新一代的PET探测器使用实现为硅光电倍增管（SiPM）的更小的探测器像素。这一概念大体基于闪烁体晶体和SiPM的一对一耦合。这种想法是仅用一个SiPM探测器测量一个闪烁体像素内所产生的光，以便最大化此探测器上的信号，并最小化数据读出速率和探测器暗计数对信号的影响。暗计数是SiPM技术的固有属性。考虑到到相邻像素的更低串光或康普顿散射，将需要读出至少九个探测器像素，即“直接”探测器像素加上其邻近的八个像素。这种较大的读出面积将需要9倍的读出速率，并且将意味着暗计数对信号的明显更大的贡献。针对闪烁体阵列中的反射器的一个有希望的概念是利用反射片如Vikuiti高反射率反射片（Vikuiti ESR）。这些介质镜提供了高反射率、非常低的串光并且没有光吸收，它们使得实现高填充因子，因为它们的厚度只有65μm。然而，一部分闪烁光被引导到晶体和反射器之间的缝隙中，导致正好沿着该像素的边缘的更高的光输出。来自正好位于晶体和反射器之间的界面的这种增加的光输出可能会导致：尽管界面面积较小，但是来自这一区域的闪烁光贡献总信号的大约10-20％。然而，在典型的一对一耦合中，每个探测器像素的敏感区域在一个闪烁体晶体下方居中，而芯片的不敏感区（读出电子设备等）被放在晶体之间的“缝隙”下面-这意味着，这样的探测器完全错失发生最高光输出的晶体区域的大部分。此外，来自这些“缝隙”的光线可能到达相邻的探测器像素，从而增加了不希望的串光。

图1示出了常规像素化的探测器设备的示意性顶视图，其中具有反射体罩30的闪烁体晶体50被布置为与具有活性感光区域的探测器像素10一一对应。

图2A和图2B示出了图1中所示的不具有（图2A）和具有（图2B）公共玻璃基底60常规像素化的探测器设备的横截面。箭头示出了从闪烁体像素的边缘区域发射的光。即使反射器板材是100％反射的，串光也将会比较高并且一部分光将通过晶体50和探测器像素10之间的公共玻璃基底60（图2B）丢失。结构化玻璃板可能是一个解决方案，但是这是有风险并且昂贵的。

因此，在基于闪烁体像素和探测器像素（例如SiPM像素）的一对一耦合的上述常规技术方案中信号被丢失，并且避免像素之间的串光是非常困难的。

发明内容

本发明的一个目的是提供一种具有降低的像素间的串光且具有更高的光收集效率的像素化的探测器设备。

这一目的是由根据权利要求1所主张的像素化的探测器设备和根据权利要求9所主张的制造方法来实现的。

因此，不再使用传统的一对一耦合方法并且提议一种技术上更简单的解决方案。提议的布置使用在至少一个维度上的晶体与探测器像素之间的实质的半像素移位，因此每个闪烁体晶体由至少两个探测器像素同时读出。

此外，与常规一对一对应关系相比用于光学装配的技术参数是非常宽松的，从而造成更高的产量和降低的生产成本。

根据第一方面，探测器像素和闪烁体晶体可以具有相同的尺寸并且在两个维度上相对于彼此移位它们的尺寸的大约一半。因而，每个闪烁体晶体由四个探测器像素同时读出。因此，探测器边缘附近的增强的光学光输出可以被完全探测到并且不会导致到相邻探测器像素的串光，因为这部分信号无论如何都被读出。在不损失能量分辨力的情况下很容易地识别了发光晶体。此外，暗计数比率仅来自四个像素。通过一对一的对应关系，它实际上会来自九个像素。如果存在穿过介电片进入四个次相邻晶体的串光，其影响将被降低，因为为所识别的晶体计入来自这四个像素的信号的一半。

根据可以与上述第一方面相组合的第二方面，可以为探测器阵列与晶体阵列使用公共的基底。通过所提议的探测器设备，公共基底不再是有害的，因为串光不再是问题。

根据可以与上述第一和第二方面中任一个相组合的第三方面，探测器像素可以以与闪烁体晶体的间距不同的间距布置。通过所建议的探测器设备，不再需要为晶体和探测器像素使用完全相同的间距。这使得实现闪烁体晶体的固定间距和精确的布置（对于图像重建是必需的）以及探测器像素的稍微不同的间距，从而使探测器的排列可以很容易地设置成较大的模块而没有机械问题。当在玻璃板的相应区域下方施加反射层时，排列之间的最终空间甚至可以用于数据读出。

根据可以与上述第一和第三方面中任一个相组合的第四方面，可以将探测器像素中两个相邻的探测器像素融合，以便形成探测器阵列的砖块状结构。这使得能够仅用具有双倍像素面积的三个探测器像素进行晶体识别，并且可以提高数据读出速率。

根据可以与上述第二或第三方面相组合的第五方面，探测器像素可以是闪烁体晶体（50）的四倍大，并且其中一个闪烁体晶体在一个探测器像素上方居中。由此，可以实现改进的读出速率。

根据可以与上述第一和第五方面中任一个相组合的第六方面，探测器阵列的边缘处的探测器像素的尺寸可以减半。这使得实现闪烁体和探测器阵列的更紧密的几何对应关系。

根据可以与上述第一和第六方面中任一个结合的第七方面，可以在探测器像素之间提供反射器，从而考虑探测器间隙中的光损耗。

参考下文中描述的实施例，本发明的这些和其它方面将变得显而易见并且得到阐明。

附图说明

在附图中：

图1示出了常规像素化的探测器设备的示意性顶视图；

图2A和图2B示出了不具有和具有公共玻璃基底的常规像素化的探测器设备的横截面；

图3示出了根据第一实施例的像素化的探测器设备的顶视图；

图4示出了根据第一实施例的像素化的探测器设备的横截面；

图5示出了根据第二实施例的具有砖块状像素结构的像素化的探测器设备的顶视图；以及

图6示出了根据第三实施例的具有更大像素面积的像素化探测器设备的顶视图。

具体实施方式

在以下实施例中，解释了通过舍弃一对一耦合方案的像素化的探测器设备的增强。这些实施例针对基于像素化的光电探测器构造的PET和SPECT探测器，其可以使用固态SiPM技术。

根据实施例，所提议的探测器布置使用晶体和探测器像素之间在两个维度上的半像素移位，使得每个闪烁体像素可以由四个探测器像素同时读出。

这使得即便相邻像素之间可能存在适度的串光也能很容易通过四个相邻的探测器像素进行像素识别并且保持较低的暗计数比率。这样的解决方案是可能在PET和SPECT中进行单光子计数的。所提议的结构便于进行像素识别，并且利用晶体边缘的高的光输出。

图3示出了根据第一实施例的像素化的探测器设备的顶视图。在闪烁体晶体50（及其反射层30）和探测器像素12之间引入半像素移位，这使得在串光的情况下能够通过四个探测器像素12而不是九个像素识别闪烁体晶体50。没有任何机械结构的玻璃板可以用作探测器阵列的具有感光区域12的探测器像素12和晶体阵列的闪烁体晶体50的公共基底60（图3中未示出）。装配精度和成本大大降低。甚至可以使用不同的像素间距和晶体间距，使得与排列的探测器一起实现精确的晶体间距。

图4示出了根据第一实施例的具有公共基底60和反射层30的像素化的探测器设备的横截面。如图4中的箭头所示，在两个相邻的闪烁体晶体50的晶体边缘发射的光在相同的探测器像素12中被探测到。

因此，探测器边缘附近的增强的光输出被充分探测，并且不会导致串光到邻近的探测器像素，因为这部分信号无论如何都被读出。在不损失能量分辨力的情况下容易地识别发光晶体。如果存在穿过介电片进入相邻的四个晶体的串光，其影响将被降低，因为为所识别的闪烁晶体计入来自这四个像素的信号一半。此外，暗计数比率仅来自四个像素。通过常规的一对一的对应关系，它实际上会来自九个像素。

如前所述，可以将薄的非结构化玻璃板用作闪烁体晶体50和探测器像素12的公共基底60。串光不再是问题。

此外，相比于一对一的对应关系，光学装配的技术参数可以非常宽松，从而导致更高的产量和降低的生产成本。对于闪烁体晶体50和探测器像素12没有必要使用完全相同的间距。这使得实现闪烁体晶体50的固定间距和精确的布置（对于图像重建是必需的）以及探测器像素12的稍微不同的间距，从而使探测器排列可以很容易地设置成较大的模块而没有机械问题。当在玻璃板的相应区域下方施加反射层时，得到的方块之间的空间甚至可以用于数据读出。

在上述第一实施例中，每个探测器像素12精确地在四个闪烁体晶体50下方居中。

图5示出了根据第二实施例的具有砖块状像素结构、反射层30和闪烁体晶体50的像素化的探测器设备的顶视图。该修改方案提供了一种砖块状结构，其中两个相邻的探测器像素70通过芯片设计或软件合并被融合。这使得能够通过具有双倍像素面积的仅三个探测器像素来进行晶体识别。暗计数率将增加50％，但来自探测器阵列（例如SiPM芯片）的数据读出速率将减半。鉴于从完整的PET系统的最大读出速率，这可能是一种节省成本的解决方案。

图6示出了根据第三实施例的具有更大像素面积、反射层30和闪烁体晶体50的像素化的探测器设备的顶视图。此修改方案使用第一实施例的四倍大的探测器像素72，其中一个闪烁体晶体50在探测器像素72上方居中并且相邻晶体在两个或四个像素上方居中。可以通过一个、两个或四个探测器像素之间的光传播的区别来实现晶体识别。这对于使用具有足够低的暗计数比率的探测器来说是一个选择。与第一实施例相比，暗计数比率高达四倍，但整体数据读出速率低至四分之一。

探测器阵列边缘的探测器像素的尺寸可以减半，以使得能够实现闪烁体阵列和探测器阵列的紧密几何对应关系，或者像素尺寸可以保持恒定。通过在探测器和晶体阵列上选择使用稍微不同的像素间距，这允许在相应探测器边缘上方放置一列和一行晶体而没有探测器排列的对齐问题。可以通过设置在探测器排列之间的反射器很容易地考虑探测器缝隙中的光损失。可以执行针对所有探测器像素的增益校正以解决机械未对准。

因此，通过在探测器阵列中布置多个探测器像素，与探测器阵列几何对应地布置晶体阵列中的多个闪烁体晶体，并且使探测器像素和闪烁体晶体在一个或两个维度相对于彼此移位闪烁体晶体的大体一半尺寸，可以制造根据第一至第三实施例的上述像素化的探测器设备。

值得注意的是，本发明并不限于上述实施例。相反，闪烁体晶体之间的空间移位可以小于正好一半的像素或晶体尺寸和/或可以只在一个阵列维度作出移位。这可能提供次理想的解决方案，但是仍然会提高整体性能。所建议的第一至第三实施例的布置可以用在基于SiPM技术或其他像素化的半导体探测器的PET或SPECT照相机中。一般而言，它们可用在任何PET、SPECT、PET/CT（计算机断层摄影）、SPECT/CT、PET/MR（磁共振）、SPECT/MR系统中。

总地来说，本文描述了一种像素化的探测器，其具有增强的结构以使得即使在晶体边缘具有高的光输出的条件下也能够容易地进行像素识别。闪烁体晶体和探测器像素之间的半像素移位使得能够在串光的情况下通过四个探测器像素而不是九个像素识别晶体。无任何机械结构的玻璃板可以用作探测器和闪烁体的公共基底。

通过研究附图、公开内容和所附权利要求，实践所主张的本发明的本领域技术人员将理解和实现所公开的实施例的其他变型。

在权利要求中，词语“包括”并不排除其它元件或步骤，并且不定冠词“一”并不排除多个。单个处理器、感测单元或其它单元可以实现权利要求中记载的若干项的功能。在相互不同的从属权利要求中记载了特定措施这一仅有事实并不表示不能有利地组合这些措施。

权利要求中的任何附图标记不应该被解释为限制本发明的范围。

本发明涉及一种像素化的探测器，其具有增强的结构以使得即使在晶体边缘具有高的光输出的情况下也能够容易地进行像素识别。闪烁体晶体和探测器像素之间的半像素移位使得能够在串光的情况下通过四个探测器像素而不是九个像素识别晶体。无任何机械结构的玻璃板可以用作探测器和闪烁体的公共基底。

Claims

1.一种像素化的探测器设备，包括：

探测器阵列，其具有多个探测器像素（12）；以及

晶体阵列，其具有多个闪烁体晶体（50）并且与所述探测器阵列几何对应地布置；

其中，所述探测器像素（12）和所述闪烁体晶体（50）在至少一个维度上相对于彼此移位所述闪烁体晶体（50）尺寸的大体一半。

2.根据权利要求1所述的设备，其中所述探测器像素（12）和所述闪烁体晶体（50）具有相同的尺寸并且在两个维度上相对于彼此移位它们的尺寸的大体一半。

3.根据权利要求1所述的设备，还包括用于所述探测器阵列和所述晶体阵列的公共基底（60）。

4.根据权利要求1所述的设备，其中，所述探测器像素（12）以与所述闪烁体晶体（50）的间距不同的间距布置。

5.根据权利要求1所述的设备，其中，将所述探测器像素（12）中的相邻的两个像素（70）融合以形成所述探测器阵列的砖块状结构。

6.根据权利要求1所述的设备，其中，所述探测器像素（72）是所述闪烁体晶体（50）的四倍大，并且其中，一个闪烁体晶体在一个探测器像素之上居中。

7.根据权利要求1所述的设备，其中，所述探测器阵列的边缘处的探测器像素的尺寸减半。

8.根据权利要求1所述的设备，还包括提供于所述探测器像素（12）之间的反射器（30）。

9.一种制造像素化的探测器设备的方法，所述方法包括：

在探测器阵列中布置多个探测器像素（12）；

与所述探测器阵列几何对应地在晶体阵列中布置多个闪烁体晶体（50）；

在至少一个维度中将所述探测器像素（12）和所述闪烁体晶体（50）相对于彼此移位所述闪烁体晶体（50）尺寸的大体一半。