CN103050150A - Flash接口电路 - Google Patents

Flash接口电路 Download PDF

Info

Publication number
CN103050150A
CN103050150A CN 201210592679 CN201210592679A CN103050150A CN 103050150 A CN103050150 A CN 103050150A CN 201210592679 CN201210592679 CN 201210592679 CN 201210592679 A CN201210592679 A CN 201210592679A CN 103050150 A CN103050150 A CN 103050150A
Authority
CN
China
Prior art keywords
counter
configuration register
comparator circuit
width configuration
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201210592679
Other languages
English (en)
Other versions
CN103050150B (zh
Inventor
吴歌
邓宝松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 15 Research Institute
Original Assignee
CETC 15 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 15 Research Institute filed Critical CETC 15 Research Institute
Priority to CN201210592679.9A priority Critical patent/CN103050150B/zh
Publication of CN103050150A publication Critical patent/CN103050150A/zh
Application granted granted Critical
Publication of CN103050150B publication Critical patent/CN103050150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明属于智能卡控制技术领域，特别涉及一种针对FLASH接口的电路。其技术方案是：A.CPU首先需对宽度配置寄存器的脉冲信号宽度进行设定；B.CPU通过数据寄存器（1）、读写地址寄存器（2）将数据及地址写入FLASH存储器的相应端口；C．宽度配置寄存器以脉冲宽度的形式控制时间，通过比较电路与计数器进行比较，当计数器计数达到设定的脉冲宽度时，脉冲发生器结束电平保持，形成脉冲，此时FLASH存储器进行相应的功能；当比较电路D（19）获取到最大脉冲宽度时，脉冲发生器D（20）向FLASH存储器发出使能信号，结束本次操作。本发明具有低功耗与面积小的特性。

Description

FLASH接口电路
技术领域
本发明属于智能卡控制技术领域，特别涉及一种针对FLASH接口的电路。
背景技术
在智能卡行业芯片的设计中，特别是针对低功耗的要求较高的非接触智能卡芯片设计，存储器件的设计方面，成熟的设计方案一般使用EEPROM作为存储单元，因为其功耗低且读写电路设计简单，但缺点是面积较大。
FLASH面积小，但是因其一般功耗较高的特性，很少用于非接触式智能卡产品。
发明内容
本发明的目的是：提供一种针对FLASH接口的电路，具有低功耗与面积小的特性；
本发明的技术方案是：一种FLASH接口电路，它安装于CPU与FLASH存储器之间，它包括：数据寄存器、读写地址寄存器、使能信号发生电路、宽度配置寄存器A、宽度配置寄存器B、宽度配置寄存器C、比较选择电路、计数器A、计数器B、计数器C、比较电路A、比较电路B、比较电路C、计数器D、脉冲发生器A、脉冲发生器B、脉冲发生器C、比较电路D和脉冲发生器D；
其连接关系为：数据寄存器与读写地址寄存器分别连接在CPU与FLASH存储器之间，使能信号发生电路一端与CPU连接，另一端分为四路，分别与计数器A、计数器B、计数器C及计数器D连接；宽度配置寄存器A的一端与CPU连接，另一端分为两路，一路与比较选择电路连接，另一路与比较电路A连接，比较电路A通过脉冲发生器A连接至FLASH存储器，计数器A与比较电路A连接；宽度配置寄存器B的一端与CPU连接，另一端分为两路，一路与比较选择电路连接，另一路与比较电路B连接，比较电路B通过脉冲发生器B连接至FLASH存储器，计数器B与比较电路B连接；宽度配置寄存器C的一端与CPU连接，另一端分为两路，一路与比较选择电路连接，另一路与比较电路C连接，比较电路C通过脉冲发生器C连接至FLASH存储器，计数器C与比较电路C连接；比较选择电路与计数器D分别与比较电路D连接，比较电路D通过脉冲发生器D连接至FLASH存储器；
CPU首先需对宽度配置寄存器A、宽度配置寄存器B及宽度配置寄存器C的脉冲信号宽度进行设定；
CPU通过宽度配置寄存器A、计数器A、比较电路A及脉冲发生器A向FLASH存储器发出擦除控制信号；
CPU通过宽度配置寄存器B、计数器B、比较电路B及脉冲发生器B向FLASH存储器发出写入控制信号；
CPU通过宽度配置寄存器C、计数器C、比较电路C及脉冲发生器C向FLASH存储器发出读取控制信号；
比较选择电路用于比较宽度配置寄存器A、宽度配置寄存器B与宽度配置寄存器C中所设定的最大脉冲宽度。
本发明的有益效果是：（1）本发明采用了三个配置寄存器来分别配置读、写、擦三方面电路的控制信号时序，可根据不同型号的FLASH电路时序配置要求发生不同的时序宽度，以适应多种型号；（2）本产品解决了标准8051CPU接口无法直接读写FLASH的问题，使得仅支持标准8051存储接口的CPU可以方便的读写普通的FLASH存储器件；（3）本发明具有低功耗与面积小的特性。
附图说明
图1为本发明原理框图；
数据寄存器-1、读写地址寄存器-2、使能信号发生电路-3、宽度配置寄存器A-4、宽度配置寄存器B-5、宽度配置寄存器C-6、比较选择电路-7、计数器A-8、计数器B-9、计数器C-10、比较电路A-12、比较电路B-13、比较电路C-14、计数器D-15、脉冲发生器A-16、脉冲发生器B-17、脉冲发生器C-18、比较电路D-19、脉冲发生器D-20。
具体实施方式
参见附图1，一种FLASH接口电路，它安装于CPU与FLASH存储器之间，它包括：数据寄存器1、读写地址寄存器2、使能信号发生电路3、宽度配置寄存器A4、宽度配置寄存器B5、宽度配置寄存器C6、比较选择电路7、计数器A8、计数器B9、计数器C10、比较电路A12、比较电路B13、比较电路C14、计数器D15、脉冲发生器A16、脉冲发生器B17、脉冲发生器C18、比较电路D19和脉冲发生器D20；
其连接关系为：数据寄存器1与读写地址寄存器2分别连接在CPU与FLASH存储器之间，使能信号发生电路3一端与CPU连接，另一端分为四路，分别与计数器A8、计数器B9、计数器C10及计数器D15连接；宽度配置寄存器A4的一端与CPU连接，另一端分为两路，一路与比较选择电路7连接，另一路与比较电路A12连接，比较电路A12通过脉冲发生器A16连接至FLASH存储器，计数器A8与比较电路A12连接；宽度配置寄存器B5的一端与CPU连接，另一端分为两路，一路与比较选择电路7连接，另一路与比较电路B13连接，比较电路B13通过脉冲发生器B17连接至FLASH存储器，计数器B9与比较电路B13连接；宽度配置寄存器C6的一端与CPU连接，另一端分为两路，一路与比较选择电路7连接，另一路与比较电路C14连接，比较电路C14通过脉冲发生器C18连接至FLASH存储器，计数器C10与比较电路C14连接；比较选择电路7与计数器D15分别与比较电路D19连接，比较电路D19通过脉冲发生器D20连接至FLASH存储器；
CPU首先需对宽度配置寄存器A4、宽度配置寄存器B5及宽度配置寄存器C6的脉冲信号宽度进行设定；
CPU通过宽度配置寄存器A4、计数器A8、比较电路A12及脉冲发生器A16向FLASH存储器发出擦除控制信号；
CPU通过宽度配置寄存器B5、计数器B9、比较电路B13及脉冲发生器B17向FLASH存储器发出写入控制信号；
CPU通过宽度配置寄存器C6、计数器C10、比较电路C14及脉冲发生器C18向FLASH存储器发出读取控制信号；
比较选择电路7用于比较宽度配置寄存器A4、宽度配置寄存器B5与宽度配置寄存器C6中所设定的最大脉冲宽度；
工作流程为：A.CPU首先需对宽度配置寄存器A4、宽度配置寄存器B5及宽度配置寄存器C6的脉冲信号宽度进行设定；
B.CPU通过数据寄存器1、读写地址寄存器2将数据及地址存放在FLASH存储器的相应端口；
C．宽度配置寄存器A4、宽度配置寄存器B5、宽度配置寄存器C6以控制脉冲宽度的形式控制电平保持时间，分别通过比较电路A12、比较电路B13、比较电路C14与计数器A8、计数器B9、计数器C10进行比较，当计数器A8、计数器B9、计数器C10计数达到设定的脉冲宽度时，脉冲发生器A16、脉冲发生器B17、脉冲发生器C18结束电平保持，形成脉冲，此时FLASH存储器进行相应的擦除、写入、读取功能；
D．比较选择电路7比较宽度配置寄存器A4、宽度配置寄存器B5与宽度配置寄存器C6中所设定的值，并输出最大脉冲宽度，计数器D15进行计数，当比较电路D19获取到最大脉冲宽度时，脉冲发生器D20向FLASH存储器发出使能信号，结束本次操作。

Claims (2)

1.一种FLASH接口电路，它安装于CPU与FLASH存储器之间，其特征是，它包括：数据寄存器（1）、读写地址寄存器（2）、使能信号发生电路（3）、宽度配置寄存器A（4）、宽度配置寄存器B（5）、宽度配置寄存器C（6）、比较选择电路（7）、计数器A（8）、计数器B（9）、计数器C（10）、比较电路A（12）、比较电路B（13）、比较电路C（14）、计数器D（15）、脉冲发生器A（16）、脉冲发生器B（17）、脉冲发生器C（18）、比较电路D（19）和脉冲发生器D（20）；
其连接关系为：数据寄存器（1）与读写地址寄存器（2）分别连接在CPU与FLASH存储器之间，使能信号发生电路（3）一端与CPU连接，另一端分为四路，分别与计数器A（8）、计数器B（9）、计数器C（10）及计数器D（15）连接；宽度配置寄存器A（4）的一端与CPU连接，另一端分为两路，一路与比较选择电路（7）连接，另一路与比较电路A（12）连接，比较电路A（12）通过脉冲发生器A（16）连接至FLASH存储器，计数器A（8）与比较电路A（12）连接；宽度配置寄存器B（5）的一端与CPU连接，另一端分为两路，一路与比较选择电路（7）连接，另一路与比较电路B（13）连接，比较电路B（13）通过脉冲发生器B（17）连接至FLASH存储器，计数器B（9）与比较电路B（13）连接；宽度配置寄存器C（6）的一端与CPU连接，另一端分为两路，一路与比较选择电路（7）连接，另一路与比较电路C（14）连接，比较电路C（14）通过脉冲发生器C（18）连接至FLASH存储器，计数器C（10）与比较电路C（14）连接；比较选择电路（7）与计数器D（15）分别与比较电路D（19）连接，比较电路D（19）通过脉冲发生器D（20）连接至FLASH存储器。
CPU首先需对宽度配置寄存器A（4）、宽度配置寄存器B（5）及宽度配置寄存器C（6）的脉冲信号宽度进行设定；
CPU通过宽度配置寄存器A（4）、计数器A（8）、比较电路A（12）及脉冲发生器A（16）向FLASH存储器发出擦除控制信号；
CPU通过宽度配置寄存器B（5）、计数器B（9）、比较电路B（13）及脉冲发生器B（17）向FLASH存储器发出写入控制信号；
CPU通过宽度配置寄存器C（6）、计数器C（10）、比较电路C（14）及脉冲发生器C（18）向FLASH存储器发出读取控制信号；
比较选择电路（7）用于比较宽度配置寄存器A（4）、宽度配置寄存器B（5）与宽度配置寄存器C（6）中所设定的最大脉冲宽度。
2.如权利要求1所述的一种FLASH接口电路，其特征在于：所述FLASH接口电路的工作流程为：
A.CPU首先需对宽度配置寄存器A（4）、宽度配置寄存器B（5）及宽度配置寄存器C（6）的脉冲信号宽度进行设定；
B.CPU通过数据寄存器（1）、读写地址寄存器（2）将数据及地址存放在FLASH存储器的相应端口；
C．宽度配置寄存器A（4）、宽度配置寄存器B（5）、宽度配置寄存器C（6）以控制脉冲宽度的形式控制电平保持时间，分别通过比较电路A（12）、比较电路B（13）、比较电路C（14）与计数器A（8）、计数器B（9）、计数器C（10）进行比较，当计数器A（8）、计数器B（9）、计数器C（10）计数达到设定的脉冲宽度时，脉冲发生器A（16）、脉冲发生器B（17）、脉冲发生器C（18）结束电平保持，形成脉冲，此时FLASH存储器进行相应的擦除、写入、读取功能；
D．比较选择电路（7）比较宽度配置寄存器A（4）、宽度配置寄存器B（5）与宽度配置寄存器C（6）中所设定的值，并输出最大脉冲宽度，计数器D（15）进行计数，当比较电路D（19）获取到最大脉冲宽度时，脉冲发生器D（20）向FLASH存储器发出使能信号，结束本次操作。
CN201210592679.9A 2012-12-31 2012-12-31 Flash接口电路 Active CN103050150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210592679.9A CN103050150B (zh) 2012-12-31 2012-12-31 Flash接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210592679.9A CN103050150B (zh) 2012-12-31 2012-12-31 Flash接口电路

Publications (2)

Publication Number Publication Date
CN103050150A true CN103050150A (zh) 2013-04-17
CN103050150B CN103050150B (zh) 2015-11-18

Family

ID=48062761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210592679.9A Active CN103050150B (zh) 2012-12-31 2012-12-31 Flash接口电路

Country Status (1)

Country Link
CN (1) CN103050150B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106372540A (zh) * 2016-08-29 2017-02-01 北京中电华大电子设计有限责任公司 一种芯片安全信息的安全传输方法及电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693721B2 (ja) * 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
TW389910B (en) * 1997-07-03 2000-05-11 Seiko Epson Corp Programmable nonvolatile memory apparatus and microcomputer using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106372540A (zh) * 2016-08-29 2017-02-01 北京中电华大电子设计有限责任公司 一种芯片安全信息的安全传输方法及电路
CN106372540B (zh) * 2016-08-29 2019-07-12 北京中电华大电子设计有限责任公司 一种芯片安全信息的安全传输方法及电路

Also Published As

Publication number Publication date
CN103050150B (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
CN105593942B (zh) 非易失性存储器装置中的易失性存储器架构及相关控制器
KR101580378B1 (ko) 메모리를 제어하는 시스템, 디바이스, 메모리 제어기 및 방법
CN105474323B (zh) 刷新存储器单元的电压值的存储器控制器和方法
CN103970688A (zh) 缩短数据存储系统中写入等待时间的方法和系统
CN103229136B (zh) 磁盘阵列刷盘方法及磁盘阵列刷盘装置
CN103810112A (zh) 一种非易失性内存系统及其管理方法
CN104239232B (zh) 一种基于fpga内dpram的乒乓缓存操作结构
CN102981783A (zh) 一种基于Nand Flash的Cache加速方法
US20170236566A1 (en) Data transfer for multi-loaded source synchrous signal groups
CN106856098A (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
US9117504B2 (en) Volume select for affecting a state of a non-selected memory volume
CN106856097A (zh) 半导体器件和包括它的半导体系统
CN104375785A (zh) 一种可灵活扩展容量的pcie存储卡
CN104571942B (zh) 数据存储系统和非信号分析方法
CN201698255U (zh) 具有磁盘高速读写功能的服务器
CN105487953B (zh) 一种总线性能分析方法和装置
CN103050150A (zh) Flash接口电路
CN102591823A (zh) 一种具有指令队列功能的Nandflash控制器
CN206331414U (zh) 一种固态硬盘
CN202422111U (zh) 一种新型的存储装置
CN203733100U (zh) 基于相变存储器的存储系统结构
CN102571314B (zh) 一种spram全双工通信控制电路
CN205620997U (zh) 一种多高速接口的高速串行总线存储装置
CN101813971B (zh) 处理器及其内置存储器
Fisher Optimizing NAND flash performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant