CN103023843B - 一种调制电路及通信设备 - Google Patents

Abstract

本发明公开了一种调制电路。该调制电路包括数字电路部分和模拟电路部分，在该数字电路部分中，基带信号对方波进行数字调制，输出基于方波调制的低中频信号，该低中频信号不经过D/A就输入到混频器中，与频率合成器产生的本振信号进行混频，再经过带通滤波器及放大器输出。通过上述方式，本发明的调制电路可以减少对载波泄露进行测试调整的工序，省去了D/A电路，能够有效缩小该调制电路的结构尺寸，降低成本，降低功耗，提高生产效率，利于小型化应用。本发明还公开了一种包括该调制电路的通信设备。

Description

一种调制电路及通信设备

技术领域

本发明涉及无线电通信领域，特别是涉及一种调制电路，还涉及一种采用该调制电路的通信设备。

背景技术

目前，在卫星、导航、移动等无线电通信设备中的调制电路通常包括数字电路部分和模拟电路部分，数字电路部分和模拟电路部分之间通过数字/模拟(D/A)转换电路进行信号连接。其中，数字电路部分主要由可编程的电子元器件组成，如现场可编程逻辑门阵列(FPGA)，用于完成对待发送数据的组帧、编码等功能，形成数字基带信号并输出。

从数字电路部分输出的数字基带信号，通常都需要经过数字/模拟(D/A)转换电路，D/A转换电路的作用在于将离散的信号转换为连续的信号，再进入到下一级的模拟电路部分。

模拟电路部分主要包括频率合成器、混频器、滤波器、放大器等电路。频率合成器用于产生第一模拟载波信号，利用第一模拟载波信号可以对经过D/A的数字基带信号进行载波调制，生成模拟载波已调信号。如果第一载波信号的频率较低时，还要经过两次或多次变频才能到达所需的射频频率。例如，当需要进行两次变频时，该模拟载波已调信号，以及由频率合成器产生的第二模拟载波信号，分别输入到混频器中进行混频，完成向更高载波频率的频谱搬移，滤波器主要包括带通滤波器，在混频器之后选择有效的频谱成分通过，然后再经过放大器对信号进一步放大。

由此可见，在调制电路的现有技术中，数字电路部分输出的数字基带信号需要经过D/A之后，对模拟载波进行调制，例如BPSK、QPSK调制等，这种对模拟载波的调制方法在实现过程中会出现模拟载波泄露、环境温度等外部条件对电子元器件影响造成的载波调制偏差等问题，通常需要对调制电路进行测试调整，才能保证调制电路工作的有效性和一致性。因此，由于载波泄露问题，对调制电路进行载波泄露测试调整是一项必不可少的工序。另外，调制电路中通常包括的D/A转换电路、频率合成器、混频器、滤波器等，当这些电路设置在一个电路板时，电路板尺寸必须要能够满足设置这些电路的需求。若在一些通信设备中，特别是小型化通信设备中，对电路板的尺寸、功耗以及成本有较高要求时，对上述电路的组成就需要进行调整优化，同时还要保证各项功能及技术指标都在应有的范围之内。

发明内容

本发明主要解决的技术问题是提供一种调制电路，使得该调制电路在满足技术指标的前提下，能够减少生产工序，提高生产效率，节省电路资源、降低功耗、减少成本、利于小型化。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种调制电路，该调制电路包括数字电路部分和模拟电路部分，该模拟电路部分包括混频器、频率合成器、至少一个带通滤波器和至少一个放大器，该带通滤波器滤除该混频器输出的混频信号中的无用信号分量，再经过该放大器进行放大输出，在该数字电路部分中，数字基带信号对具有正、负电平值的方波载波进行数字调制，产生基于该方波载波调制的低中频信号，并且该正、负电平值在该方波载波的一个周期内分别占半个周期；该低中频信号不经过D/A转换电路而直接输入到该混频器中，与该频率合成器产生的本振信号进行混频，产生并输出该混频信号，该带通滤波器滤除该混频信号中的方波载波对应频谱结构中的旁瓣成分。

在本发明调制电路的一个实施例中，该数字调制是BPSK调制。

在本发明调制电路的另一个实施例中，该数字电路部分包括方波产生器、选择器和基带信号产生器，该方波产生器接收外部参考时钟，产生该参考时钟频率整数倍的频率、波形相反的两路方波载波信号，该基带信号产生器输出的基带信号序列控制该选择器实时选择该两路方波载波信号输出，实现对该方波载波信号的BPSK调制。

在本发明调制电路的另一个实施例中，该数字电路部分与该混频器之间还包括电阻网络。

在本发明调制电路的另一个实施例中，该频率合成器接收该外部参考时钟并锁相产生该本振信号。

在本发明调制电路的另一个实施例中，该混频器与该频率合成器为一体式集成结构。

在本发明调制电路的另一个实施例中，该一体式集成结构包括芯片RF2051、RF2052或RF2053。

在本发明调制电路的另一个实施例中，该数字电路部分还包括差分器，用于对该基于方波调制的低中频信号以两路差分形式输出；该混频器为差分输入结构。

在本发明调制电路的另一个实施例中，该参考时钟的频率是26MHz，该方波信号的频率是104MHz，该频率合成器输出的该本振信号的频率是1719.68MHz，该混频器输出的和频信号的中心频率是1823.68MHz，该混频器输出的差频信号的中心频率是1615.68MHz。

在本发明调制电路的另一个实施例中，该带通滤波器的中心频率为1615.68MHz，带宽大于10MHz。

在本发明调制电路的另一个实施例中，该模拟电路部分占用电路板的面积小于或等于1.5平方厘米，功耗小于或等于300毫瓦。

本发明还提供一种通信设备，该设备包括前述的调制电路。

本发明的有益效果是：在调制电路中的数字电路部分中对方波进行数字调制，在数字电路部分和模拟电路部分之间省去了D/A转换电路，这些技术手段使得该调制电路在数字电路部分实现了调制，避免了现有技术中对模拟载波调制出现的载波泄露问题，需要进行测试调整工序，并节省了硬件资源，模拟电路部分尺寸更小、功耗更低，节省了生产成本，提高了生产效率，利于产品小型化。

附图说明

图1是根据本发明调制电路一实施例的结构示意图；

图2是根据本发明调制电路一实施例中BPSK调制实例的示意波形图；

图3是根据本发明调制电路另一实施例的结构示意图；

图4是根据本发明调制电路另一实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本发明进行详细说明。

图1显示了本发明调制电路的一个优选实施例的结构示意图。其中，该调制电路主要包括数字电路部分101和模拟电路部分，模拟电路部分包括混频器102、频率合成器103、带通滤波器104和放大器105。数字电路部分101输出基于方波调制的低中频信号，该低中频信号输入到混频器102中，混频器102同时也接收频率合成器103提供的本振信号，进而在混频器102中实现低中频信号与本振信号的混频，得到混频信号，该混频信号包括该低中频信号与该本振信号的差频信号与和频信号，带通滤波器104选择该和频信号或该差频信号通过，再经过放大器105进行放大。

图1中示意显示的的混频器102和带通滤波器104均只有一个，在实际应用中，存在一次混频还不能把调制信号的频谱搬移到射频的情况时，这就需要两次混频、滤波或者多次混频、滤波才能实现。

进一步地，数字电路部分101通常为可编程的数字电路，如FPGA等。在数字电路部分101中除了完成对待发送数据的组帧，以及信源编码和信道编码外，还可以有一些特殊应用功能，如进行直接序列扩频时，利用伪随机码序列进行扩频编码。这些过程都属于对待发送数据的基带处理过程，得到的信号序列是二进制的1和0组成的基带信号序列。然后，在数字电路部分101中用该基带信号序列对载波进行数字调制，如BPSK、QPSK调制等，此处载波是方波，并对方波进行BPSK调制，图2显示了对方波调制的波形示意图。

图2中S1是基带信号序列中的4个连续二进制码元“1011”，当对该二进制序列进行BPSK调制时，S2是对方波进行BPSK调制的波形示意图。从图中可以看出S1中的一个码元周期与S2中的一个方波周期正好相等，此处只是示意说明，实际应用中通常一个码元周期会包括多个方波周期，即方波频率要大于基带信号的码元速率。并且，从图2中还可以看到S1中的“1”码元周期所对应的S2中方波的波形，与S1中的“0”码元周期所对应的S2中方波的波形，是两个相反的波形结构，正好相差180度，因此，经过BPSK调制后的方波正是通过两个不同形状的方波波形，或者说是两个不同相位的方波波形来分别表示“1”和“0”的。

在图1中的数字电路部分101中，产生图2中所示的BPSK调制的S2方波波形。这种在数字电路中实现对方波载波的调制，可以避免通过模拟载波进行调制出现的载波泄露问题，由此进一步省去了由于载波泄露问题需要对模拟载波调制电路进行调整测试等工作流程，节省了人力物力，提高了生产效率。再就是由数字电路产生方波信号实现起来非常方便，仅需两个正、负电平值就可以表示波形，这是数字电路的特点所决定，并且通过倍频、分频等方法可以得到多种所需频率的方波信号，表现出较强的灵活性，另外，由数字电路产生的方波波形也具有很好的稳定性。

图1中的数字电路部分101输出的是基于方波的BPSK调制信号，该调制信号直接输入到混频器102中与更高频率的本振信号进行混频，与现有技术相比，该实施例省去了在数字电路部分101与混频器102之间的D/A转换电路。D/A转换电路的主要作用是将数字电路输出的多位二进制数值转换为具体的模拟电压值，特别是在二进制位数较多且取值较多时，经过D/A转换后的模拟电压值之间的最小间隔较小，因此转换后的波形较为平滑，相应的频谱带宽较窄，频谱成分也较为集中，若再经过低通滤波器或成型滤波器后，会进一步优化信号波形及其频谱结构，这也是现有技术中，调制电路的数字电路部分与模拟电路部分之间存在D/A电路的主要原因。

在图1所示的实施例中省去了D/A电路，尽管方波的频谱结构中旁瓣成分较多，但是经过混频102之后，带通滤波器104能够将其中的旁瓣成分滤除，也起到对方波调制信号的平滑作用。在图1中省去D/A电路，还能够带来减少电子元器件、节省成本、降低功耗、减小电路板尺寸等优势，同时对完成调制功能没有影响。

图3显示了本发明调制电路的另一实施例，其中包括数字电路部分31，混频器32，频率合成器33，带通滤波器34和放大器35。数字电路部分31是由可编程的数字电路实现的，其中包括了方波产生器311、选择器312和基带信号产生器313。方波产生器311接收输入的参考时钟，将该参考时钟通过方波产生器311内部的数字时钟管理单元(DCM)，该单元可以实现倍频、移相等功能，在此产生输出该参考时钟整数倍频率的方波。例如，参考时钟的频率是26MHz，DCM倍频单元以对参考时钟4倍频的速率产生输出104MHz的方波信号。方波产生器311同时输出两路波形相反或者称为波形相位相差180度的方波信号到选择器312，由选择器312实时选择其中的一路输出，而选择器312的选择控制是由基带信号产生器313输出的基带信号序列决定的，例如，当基带信号序列的一个码元是“1”时，在该“1”码元周期内选择器312选择方波产生器311产生的一路方波输出，而当基带信号序列的一个码元是“0”时，在该“0”码元周期内选择器312则选择方波产生器311产生的另外一路方波输出。这种电路结构充分利用了数字电路的特点，实现了对方波的BPSK调制。

频率合成器33也是接收外部的参考时钟，并且是与数字电路部分31共用同一个参考时钟，频率合成器33以该参考时钟锁相产生更高频率的本振信号。例如，频率合成器33对26MHz的参考时钟锁相产生1719.68MHz的本振信号，然后通过混频器32，将数字电路部分31输出的经过BPSK调制的104MHz的低中频信号进行混频，分别得到中心频率为1719.68-104＝1615.68MHz的差频信号，以及中心频率为1719.68+104＝1823.68MHz的和频信号，另外还会有频率合成器33泄露的1719.68MHz本振信号。在数字电路部分31与混频器32之间还可以插入电阻网络，用以调整混频器32的输出电平。另外，混频器32与频率合成器33可以是一体式的集成结构，这种结构提高了电路的集成度，有利于减小调制电路的尺寸结构。作为这种集成结构的一个实例，可以选用RFMicroDevices公司(RFMD公司)的内置频率合成器的变频芯片，如芯片RF2051、RF2052或RF2053。

此处，带通滤波器34用于提取混频器32输出的有用的差频信号，抑制无用的和频信号和本振泄露信号，因此，带通滤波器34的中心频率为1615.68MHz，带宽大于10MHz，能够抑制和频信号和本振泄露信号。放大器35与图1中所示的放大器105具有类似的功能，在此不再赘述。

图4显示了本发明调制电路的另一实施例，与图3所示实施例相比主要区别在于数字电路部分41进一步包括了差分器414，差分器414的作用是能够将方波调制信号以两路差分形式输出，用以匹配混频器42的差分输入的要求，前述的芯片RF2051、RF2052、RF2053就具有差分输入结构。两路差分同时输入可以抑制共模干扰，提高电信号传输的抗干扰能力，在数字电路部分41中差分器414可以通过设置可编程逻辑电路的管脚为差分输出对来实现。另外，在数字电路部分41与混频器42之间还可以插入电阻网络，用以调整混频器42的输出电平。图4中数字电路部分41中的方波产生器411、选择器412和基带信号产生器413，混频器42和频率合成器43，以及带通滤波器44、放大器45与图3所示的相应组成电路具有相似功能，此处不再赘述。

在图4所示的调制电路中，混频器42、频率合成器43、带通滤波器44、放大器45构成了该调制电路实施例的模拟电路部分，该模拟电路部分可以选用通用芯片，例如混频器42选用前述的RF2051、RF2052、RF2053，这样可以使得该模拟电路部分所占用电路板的面积小于或等于1.5平方厘米，功耗可以小于或等于300毫瓦，带来了调制电路在尺寸和功耗方面的技术优势。

本发明进一步提供了一种包括上述调制电路的通信设备。

通过上述方式，本发明调制电路与现有技术中调制电路相比，其中的数字电路部分通过对方波进行调制，避免在模拟载波调制中需要进行载波泄露的测试调整工作程序，省去了D/A转换电路，模拟电路部分尺寸更小、功耗更低，节省了生产成本，利于设备小型化。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (12)

1.一种调制电路，包括数字电路部分和模拟电路部分，所述模拟电路部分包括混频器、频率合成器、至少一个带通滤波器和至少一个放大器，所述带通滤波器滤除所述混频器输出的混频信号中的无用信号分量，再经过所述放大器进行放大输出，其特征在于，

在所述数字电路部分中，数字基带信号对具有正、负电平值的方波载波进行数字调制，产生基于所述方波载波调制的低中频信号，并且所述正、负电平值在所述方波载波的一个周期内分别占半个周期；

所述低中频信号不经过D/A转换电路而直接输入到所述混频器中，与所述频率合成器产生的本振信号进行混频，产生并输出所述混频信号，所述带通滤波器滤除所述混频信号中的方波载波对应频谱结构中的旁瓣成分。

2.根据权利要求1所述的调制电路，其特征在于，所述数字调制是BPSK调制。

3.根据权利要求2所述的调制电路，其特征在于，所述数字电路部分包括方波产生器、选择器和基带信号产生器，所述方波产生器接收外部参考时钟，产生所述参考时钟频率整数倍的频率、波形相反的两路方波载波信号，所述基带信号产生器输出的基带信号序列控制所述选择器实时选择所述两路方波载波信号输出，实现对所述方波载波信号的BPSK调制。

4.根据权利要求3所述的调制电路，其特征在于，所述数字电路部分与所述混频器之间还包括电阻网络。

5.根据权利要求3所述的调制电路，其特征在于，所述频率合成器接收所述外部参考时钟并锁相产生所述本振信号。

6.根据权利要求5所述的调制电路，其特征在于，所述混频器与所述频率合成器为一体式集成结构。

7.根据权利要求6所述的调制电路，其特征在于，所述一体式集成结构包括芯片RF2051、RF2052或RF2053。

8.根据权利要求3至7任一项所述的调制电路，其特征在于，所述数字电路部分还包括差分器，用于对所述基于方波调制的低中频信号以两路差分形式输出；所述混频器为差分输入结构。

9.根据权利要求3至7任一项所述的调制电路，其特征在于，所述参考时钟的频率是26MHz，所述方波信号的频率是104MHz，所述频率合成器输出的所述本振信号的频率是1719.68MHz，所述混频器输出的和频信号的中心频率是1823.68MHz，所述混频器输出的差频信号的中心频率是1615.68MHz。

10.根据权利要求9所述的调制电路，其特征在于，所述带通滤波器的中心频率为1615.68MHz，带宽大于10MHz。

11.根据权利要求10所述的调制电路，其特征在于，所述模拟电路部分占用电路板的面积小于或等于1.5平方厘米，功耗小于或等于300毫瓦。

12.一种通信设备，其特征在于，所述通信设备包括权利要求1-11中任一项所述的调制电路。