CN103022113B

CN103022113B - 一种绝缘栅双极晶体管结构及其制造方法

Info

Publication number: CN103022113B
Application number: CN201110280356.1A
Authority: CN
Inventors: 刘坤; 张帅
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-09-20
Filing date: 2011-09-20
Publication date: 2016-04-13
Anticipated expiration: 2031-09-20
Also published as: CN103022113A

Abstract

本发明公开了一种绝缘栅双极晶体管结构的制造方法，包括：在器件的N体区注入P型杂质；利用硬掩模版制作沟槽；进行带角度的N型杂质注入，将N型杂质注入到沟槽侧壁中；对沟槽区域栅氧化，并利用此热过程完成对N型杂质的激活和推进，实现对沟道区净掺杂浓度的调节，满足阈值要求；在沟槽中填充栅电极材料，形成栅电极；重掺杂注入N型杂子形成N+发射区，引出发射极以及集电极。本发明还公开了一种绝缘栅双极晶体管结构。本发明的制造方法采用一次P型杂质注入，一次带角度N型杂质注入，能达到沟槽绝缘栅双极晶体管闩锁与阈值电压平衡，本发明的制造方法能降低绝缘栅双极晶体管的制造成本。

Description

一种绝缘栅双极晶体管结构及其制造方法

技术领域

本发明涉及半导体器件制造领域，特别是涉及一种绝缘栅双极晶体管结构的制造方法。本发明还涉及一种绝缘栅双极晶体管结构。

背景技术

绝缘栅双极晶体管(IGBT)是一种大功率的分立器件，具有很高的耐压能力和导电能力。但由于其本身结构存在的PNPN晶闸管结构，容易发生闩锁效应，导致器件的失控。为避免绝缘栅双极晶体管的闩锁，需要提高器件发射端P体区的浓度和P体区的深度，但是这会导致器件的阈值电压提高，沟道区电阻增大，从而影响到器件的导通能力。因此，在绝缘栅双极晶体管工艺设计中要充分考虑抗闩锁能力和阈值电压这两者的平衡。如图1所示，在沟槽结构绝缘栅双极晶体管中，现有技术通过两次带掩模版的P型杂质注入以及对应的高温推进来实现器件沟道区和P体区的浓度区别，以满足器件阈值电压和抗闩锁能力的平衡。

如图2所示，显示现有技术中的第二次提高抗闩锁能力的P型杂质注入和高温推进的过程，该工艺中此次提高抗闩锁能力的P型杂质注入的掩模版尺寸和高温推进的条件需要精准选择，以免影响到器件的阈值电压。但高温推进又希望将P体区推的尽量深，这势必影响到N体区尺寸的选择。

发明内容

本发明要解决的技术问题是提供一种绝缘栅双极晶体管结构的制造方法，达到沟槽绝缘栅双极晶体管结构闩锁与阈值电压平衡的同时降低绝缘栅双极晶体管制造成本。本发明还提供了一种绝缘栅双极晶体管结构。

为解决上述技术问题，本发明的绝缘栅双极晶体管制造方法，包括以下步骤：

(1)在器件的N体区注入P型杂质，通过高温推进形成满足抗闩锁能力的P体区；

(2)淀积硬掩模版，涂胶，曝光沟槽区域，将沟槽区域的硬掩模版刻开，利用硬掩模版制作沟槽；

(3)进行带角度的N型杂质注入，将N型杂质注入到沟槽侧壁中；

(4)对沟槽区域栅氧化，并利用此热过程完成对N型杂质的激活和推进，实现对沟道区净掺杂浓度的调节，满足阈值要求；

(5)在沟槽中填充栅电极材料，形成栅电极；重掺杂注入N型杂子形成N+发射区，引出发射极以及集电极。

所述制造方法，实施步骤(3)时，N型杂质注入的剂量范围与P型杂质注入和推进的过程相匹配，其面密度范围为5E11/cm²至1E13/cm²。

所述制造方法，实施步骤(3)时，N型杂质的注入能量范围为15KeV至100KeV。

所述制造方法，实施步骤(3)时，N型杂质的注入角度为7°至30°，采用多次旋转注入。

所述制造方法，实施步骤(3)时，N型杂质注入根据沟槽形成方法确定，能采用带硬掩模版注入、带胶注入或将所有掩模版去掉之后注入。

本发明的绝缘栅双极晶体管结构，包括：

P+集电区、N体区、沟槽、沟道区、P体区、N+发射区和发射极；所述N体区位于P+集电区上方，所述沟道区紧靠N+发射区下部边界位于P体区和沟槽之间，所述N+发射区紧靠P体区上部边界与沟槽和发射极相连，其特征在于：所述沟道区具有非均匀分布的N型杂质，其浓度自沟槽侧壁向远离沟槽侧壁方向逐渐降低。

本发明的绝缘栅双极晶体管制造方法，利用一次P型杂子注入形成绝缘栅双极晶体管发射端的P型区，其掺杂浓度和深度能满足器件的抗闩锁能力；通过在沟槽刻蚀完成后进行一次带角度N型杂质注入调整沟槽表面附近的杂质浓度来调整器件的阈值。沟槽注入选择沟槽刻蚀工艺中残留的氧化物硬掩模版来阻挡注入到元胞区域的杂质减小对元胞表面处的影响。本发明的制造方法能实现小尺寸元胞区的沟槽栅绝缘栅双极晶体管结构闩锁与阈值电压平衡，有助于沟槽栅绝缘栅双极晶体管结构充分发挥优势。

本发明的制造方法与现有制造方法相比能减少使用一张硬掩模版，能简化绝缘栅双极晶体管制造步骤，能降低绝缘栅双极晶体管制造成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种现有绝缘栅双极晶体管结构示意图。

图2是一种现有绝缘栅双极晶体管结构制造方法的部分流程示意图，显示所述方法中第二次P型注入和推进的过程。

图3是本发明的制造方法的流程示意图一，其显示所述制造方法的步骤(1)。

图4是本发明的制造方法的流程示意图二，其显示所述制造方法的步骤(2)。

图5是本发明的制造方法的流程示意图三，其显示所述制造方法的步骤(3)。

图6是本发明的制造方法的流程示意图四，其显示所述制造方法的步骤(4)。

图7是本发明的制造方法的流程示意图五，其显示所述制造方法的步骤(5)。

附图标记说明

1是集电极2是P+集电区

3是N体区4是沟道区

5是沟槽栅极6是N+发射区

7是P体区8是发射极

9是硬掩模版10是沟槽栅氧化层

11是沟槽

具体实施方式

本发明的绝缘栅双极晶体管结构制造方法，包括：

如图3所示，步骤(1)，在器件的N体区3注入P型杂质，通过高温推进形成满足抗闩锁能力的P型体区7；

如图4所示，步骤(2)，淀积硬掩模版9，涂胶，曝光沟槽11区域，将沟槽11区域的硬掩模版9刻开，利用硬掩模版制作沟槽5；

如图5所示，步骤(3)，进行带角度的N型杂质注入，将N型杂质注入到沟槽11侧壁中；

如图6所示，步骤(4)，对沟槽11区域栅氧化，并利用此热过程完成对N型杂质的激活和推进，实现对沟道区4净掺杂浓度的调节，满足阈值要求；

如图7所示，步骤(5)，在沟槽11中填充栅电极材料，涂胶曝光形成栅电极；重掺杂注入N型杂子形成N+发射区6，引出正面发射极8；

步骤(6)实现背面集电区2的注入激活和背面金属层生长形成背面集电极1。

如图7所示，绝缘栅双极晶体管结构，包括：

集电极1、P+集电区2、N体区3、沟槽11、沟道区4、P体区7、N+发射区6和发射极8；所述P+集电区2位于集电极1上方，所述N体，3位于P+集电区2上方，所述沟道区4紧靠N+发射区6下部边界位于P体区7和沟槽11之间，所述N+发射区6紧靠P体区7上部边界与沟槽11和发射极8相连，其中：所述沟道区具有非均匀分布的N型杂质，其浓度自沟槽11侧壁向远离沟槽11侧壁方向逐渐降低。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种绝缘栅双极晶体管结构的制造方法，其特征在于，包括以下步骤：

（1）在器件的N体区注入P型杂质，通过高温推进形成满足抗闩锁能力的P体区；

（2）淀积硬掩模版，涂胶，曝光沟槽区域，将沟槽区域的硬掩模版刻开，利用硬掩模版制作沟槽；

（3）进行带角度的N型杂质注入，将N型杂质注入到沟槽侧壁中；

（4）对沟槽区域栅氧化，并利用此热过程完成对N型杂质的激活和推进，实现对沟道区净掺杂浓度的调节，满足阈值要求；

（5）在沟槽中填充栅电极材料，形成栅电极；重掺杂注入N型杂质形成N+发射区，引出发射极以及集电极。

2.如权利要求1所述的制造方法，其特征在于：实施步骤（3）时，N型杂质注入的剂量范围与P型杂质注入和推进的过程相匹配，其面密度范围为5E11/cm²至1E13/cm²。

3.如权利要求1所述的制造方法，其特征在于：实施步骤（3）时，N型杂质的注入能量范围为15KeV至100KeV。

4.如权利要求1所述的制造方法，其特征在于：实施步骤（3）时，N型杂质的注入角度为7o至30o，采用多次旋转注入。

5.如权利要求1所述的制造方法，其特征在于：实施步骤（3）时，N型杂质注入根据沟槽形成方法确定，能采用带硬掩模版注入、带胶注入或将所有掩模版去掉后注入。