CN103019364A - 控制系统和控制方法 - Google Patents

控制系统和控制方法 Download PDF

Info

Publication number
CN103019364A
CN103019364A CN2012102693636A CN201210269363A CN103019364A CN 103019364 A CN103019364 A CN 103019364A CN 2012102693636 A CN2012102693636 A CN 2012102693636A CN 201210269363 A CN201210269363 A CN 201210269363A CN 103019364 A CN103019364 A CN 103019364A
Authority
CN
China
Prior art keywords
power consumption
amount
data
speed cache
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102693636A
Other languages
English (en)
Inventor
樽家昌也
藤崎浩一
春木洋美
金井达德
外山春彦
木村哲郎
濑川淳一
城田祐介
白井智
柴田章博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103019364A publication Critical patent/CN103019364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种控制系统和控制方法，包括：主存储设备存储多条数据；高速缓存存储主存储设备中的多条数据的一部分；电源单元提供电源；检测器检测处理设备是否处于不执行处理的空闲状态；估计单元估计表示空闲状态继续的时段的空闲时段；判断单元当检测到空闲状态时确定在执行存储在高速缓存中的数据之中需要被回写到主存储设备的数据回写并停止向高速缓存供应电力时的第一功耗量是否小于不执行数据回写并且向高速缓存的电力供应在空闲时段内持续时的第二功耗量；控制器当第一功耗量确定为小于第二功耗量时执行数据的回写以停止从电源单元向高速缓存供应电力，但当第一功耗量确定为大于第二功耗量时，继续从电源单元向高速缓存供应电力而不执行数据回写。

Description

控制系统和控制方法
对相关申请的交叉引用
本申请要求2011年9月22日提交的日本专利申请No.2011-207807的优先权，该专利申请的全部内容以引用的方式并入本文中。
技术领域
此处所描述的各实施例一般涉及控制系统和控制方法。
背景技术
近年来，在诸如移动电话、平板（slate）设备或写字板（tablet）终端之类的广泛地被用作信息设备的计算器系统中以及诸如超级计算机之类的大规模系统中，降低系统功耗已经变为一个重要问题。作为降低功耗的方法，例如，仅向需要电力的部分（单元）提供电力的电力门控技术是已知的。
例如，在计算器系统的处理器不运行的空闲状态下，可以通过停止向其中存储了用于处理器的处理的多条数据的一部分的高速缓存供应电力来降低功耗。这里，由于高速缓存一般被配置为诸如RAM之类的易失性存储器，因此，当向高速缓存的电力供应被停止时，存储在高速缓存中的全部数据都丢失。因此，当停止向高速缓存供应电力时，需要执行回写过程，该过程包括将存储在高速缓存中的数据之中的被覆盖的数据（其内容与存储在主存储设备中的数据的内容不相同的数据）写回到主存储设备中。
然而，与回写过程相关联的功耗量有时可以大于当不停止向高速缓存提供电力时的功耗量。在此情况下，执行回写过程以停止向高速缓存提供电力不会导致功耗量的降低。即，在其中在空闲状态始终执行回写过程以停止向高速缓存提供电力的配置中，存在难以有效地降低功耗量的问题。
发明内容
各实施例的目标是提供能够有效地降低功耗量的控制系统。
根据一个实施例，控制系统包括处理设备、主存储设备、高速缓存、电源单元、检测器、估计单元、判断单元，以及控制器。处理设备被配置成处理数据。主存储设备被配置成在其中存储多条数据。高速缓存被配置成在其中存储了存储在主存储设备中的多条数据的一部分。电源单元被配置成提供电源。检测器被配置成检测处理设备是否处于其中处理设备不执行处理的空闲状态。估计单元被配置成估计表示空闲状态继续的时段的空闲时段。判断单元被配置成当检测到空闲状态时，确定在执行存储在高速缓存中的数据之中的需要被回写到主存储设备的数据的回写并停止向高速缓存的电力供应时的第一功耗量是否小于在不执行数据的回写并且向高速缓存的电力供应在空闲时段内继续时的第二功耗量。控制器被配置成，当第一功耗量被确定为小于第二功耗量时，执行数据的回写以停止从电源单元向高速缓存的电力供应，但是当第一功耗量被确定为大于第二功耗量时，继续从电源单元向高速缓存的电力供应而不执行数据的回写。
根据上文所描述的控制系统，可以有效地降低功耗量。
附图说明
图1是根据第一实施例的控制系统的示例性框图；
图2是示出了根据第一实施例的高速缓存的配置示例的示例性图示；
图3是根据第一实施例的控制系统的示例性功能框图；
图4是示出了根据第一实施例的第一功耗量和第二功耗量之间的关系的示例性图示；
图5是示出了根据第一实施例的电源控制过程的示例的示例性流程图；
图6是示出了根据第一实施例的重新启动过程的示例的示例性流程图；
图7是示出了根据第二实施例的高速缓存的配置示例的示例性图示；
图8是根据第二实施例的控制系统的示例性功能框图；
图9是示出了根据第二实施例的第一交换过程的示例的示例性流程图；以及
图10是示出了根据第二实施例的第二交换过程的示例的示例性流程图。
具体实施方式
下面将参考各个附图描述各实施例。
第一实施例
图1是示出了根据第一实施例的控制系统100的配置示例的框图。如图1所示，控制系统100被配置成包括处理设备10、高速缓存20、主存储设备30，以及提供电源的电源单元40。高速缓存20和主存储设备30通过总线110来连接。虽然未详细地示出，本实施例的控制系统100还包括诸如ROM、HDD或SSD之类的外部存储设备、诸如显示器之类的显示设备、诸如鼠标或键盘之类的输入设备，以及通信I/F设备，以便具有使用通用计算机的硬件配置。
处理设备10处理数据。处理设备10执行各种类型的处理，并控制整个控制系统100的操作。处理设备10可被配置成诸如，例如，中央处理单元（CPU）之类的控制设备。主存储设备30存储用于由处理设备10执行的处理的多条数据。
高速缓存20中存储了存储在主存储设备30中的多条数据的一部分。高速缓存20被配置为诸如例如静态随机存取存储器（静态RAM）之类的易失性存储器，并且当停电时，存储在其中的内容丢失。图2是示出高速缓存20的配置示例的示例性框图。如图2所示，高速缓存20包括用于在其中存储有效比特21、脏比特22，以及地址23的标记存储器阵列24，用于在其中存储要被缓存的数据25的数据存储器阵列26（以下称为“缓存数据”），以及脏比特计数器27。
高速缓存20在其中以条目28为单位来存储数据，每一个条目28都包括有效比特21、脏比特22、地址23，以及缓存数据25。
有效比特21表示相对应的条目28的缓存数据25是否有效。在图2的示例中，当相对应的条目28的缓存数据25有效时，有效比特21被设置为“1”。当缓存数据25无效时，有效比特21被设置为“0”。
脏比特22表示相对应的条目28的缓存数据25是否与存储在主存储设备30中通过相对应的条目28的地址23来表示的位置处的数据相同。在图2的示例中，当相对应的条目28的缓存数据25与存储在主存储设备30中通过相对应的条目28的地址23来表示的位置处的数据不同时，脏比特22被设置为“1”。另一方面，当相对应的条目28的缓存数据25与存储在主存储设备30中通过相对应的条目28的地址23来表示的位置处的数据相同时，脏比特22被设置为“0”。例如，当发出数据传输命令（存储命令）以便某一条目28的缓存数据25被覆盖时，条目28的脏比特22被设置为“1”。换言之，脏比特22可以被视为表示相对应的条目28的缓存数据25是否是需要被回写到主存储设备30的数据的信息。
地址23表示主存储设备30中的相对应的条目28的缓存数据25要被存储到的位置。
脏比特计数器27计数其中脏比特22被设置为“1”的条目28的总数。即，脏比特计数器27计数缓存数据25之中的需要被回写到主存储设备30的缓存数据25的总条数。
图3是示出了当处理设备10执行存储在HDD（未示出）等中的程序时实现的功能的示例性框图。即，图3可以被视为控制系统100的功能框图。如图3所示，控制系统100的功能包括检测器51、估计单元52、判断单元53、控制器54，以及再启动单元55。至少部分的这些功能可以作为各个电路（硬件）来实现。
检测器51检测处理设备10是否处于它不执行处理的空闲状态。估计单元52估计表示空闲状态继续的时段的空闲时段。通过估计单元52来估计空闲时段的方法是可选的。例如，将考虑当诸如键的设备处于操作输入等待状态时处理设备10进入空闲状态的情况。虽然在输入设备的操作时有个体差异，但是，同一个人的输入时序被视为基本上相同。因此，可以根据以前的输入操作的历史来计算输入操作的间隔的平均值（称为平均间隔），通过从计算出的平均间隔减去接收到以前的输入操作之后的消逝时间而获得的值可以被估计为空闲时段。例如，如果过去的三个输入操作的间隔是500ms、450ms，以及550ms，并且接收到前一输入操作之后的消逝时间是100ms，{(500+450+550)/3-100}×1000=400,000μsec可以被估计为空闲时段。
当由检测器51检测到空闲状态时，判断单元53执行存储在高速缓存20中的缓存数据25之中的需要被回写到主存储设备30中的缓存数据25的回写。然后，判断单元53确定在向高速缓存20的电力供应被停止时的第一功耗量E1是否小于在不执行缓存数据25的回写并且向高速缓存20的电力供应在由估计单元52所估计的空闲时段内继续时的第二功耗量E2。更具体而言，判断单元53使用存储在高速缓存20中的缓存数据25之中的需要被回写到主存储设备30的缓存数据25总条数（脏比特计数器27的计数值）和由估计单元52所估计的空闲时段，来确定第一功耗量E1是否小于第二功耗量E2。下面将更详细地对其进行描述。
在当执行回写时平均功耗量是Pw，回写一条缓存数据25所需的平均时长是Tw1，需要被回写的数据的总数是WB，与当在向高速缓存20的电力供应被停止之后重新启动电力供应时发生的开销相对应的功耗量是C的情况下，第一功耗量E1通过表示式（1）来表达。
E1=Pw×(Tw1×WB)+C                (1)
此外，在当向高速缓存20提供电力时平均功耗量是Po，由估计单元52所估计的空闲时段是T的情况下，第二功耗量E2通过表示式（2）来表达。
E2=Po×T                        (2)
这里，当第一功耗量E1小于第二功耗量E2时，满足了表示式（3）。
WB<(Po/Pw/Tw1)×T-(C/Pw/Tw1)    (3)
在表示式（3）中，根据控制系统100的配置，来确定(Po/Pw/Tw1)和(C/Pw/Tw1)的各自的值。如此，通过将(Po/Pw/Tw1)和(C/Pw/Tw1)替换为常数A和B，表示式（3）可以被修改为表示式（4）。
WB<A×T–B                       (4)
即，如果需要被回写到主存储设备30的缓存数据25总条数WB和空闲时段T是已知的，则通过确定是否满足了表示式（4），可以确定第一功耗量E1是否小于第二功耗量E2。
例如，在图4中，当回写第一预定数量的条数的缓存数据25时的功耗量（第一功耗量E1）通过P1来表示，当回写小于第一预定数量的第二预定数量的条数的缓存数据25时的功耗量由P2来表示，当回写小于第二预定数量的第三预定数量的条数的缓存数据时的功耗量由P3来表示。假设由估计单元52所估计的空闲时段T是Tx，在不执行缓存数据25的回写并且向高速缓存20的电力供应继续时的功耗量（第二功耗量E2）与P2相同。在此情况下，如果需要被回写到主存储设备30的缓存数据25的总条数WB（脏比特计数器27的计数值）小于第二预定数量，则第一功耗量E1小于第二功耗量E2。另一方面，如果需要被回写到主存储设备30的缓存数据25的总条数WB大于第二预定数量，则第一功耗量E1大于第二功耗量E2。
通过返回到图3来继续描述。当判断单元53确定第一功耗量E1小于第二功耗量E2时，控制器54执行缓存数据25的回写并停止从电源单元40向高速缓存20的电力供应。另一方面，当判断单元53确定第一功耗量E1大于第二功耗量E2时，控制器54不执行缓存数据25的回写，并继续从电源单元40向高速缓存20供应电力。
当再启动单元55在向高速缓存20的电力供应被停止的状态下接收到返回因素时，再启动单元55控制电源单元40以便再启动向高速缓存20的电力供应。返回因素的类型是可选的，例如，中断进程可以是返回因素。在此情况下，当再启动单元55在向高速缓存20的电力供应被停止的状态下接收到中断进程时，再启动单元55控制电源单元40以便再启动向高速缓存20的电力供应。
图5是示出了由控制系统100所执行的电源控制过程的示例的示例性流程图。当处理设备10执行预先确定的软件程序时，实现电源控制过程。如图5所示，当检测器51检测到空闲状态时（在步骤S1中为“是”），估计单元52估计空闲时段（步骤S2）。
随后，判断单元53执行确定第一功耗量E1是否小于第二功耗量E2的过程（步骤S3）。在第一实施例中，判断单元53获取脏比特计数器27的计数值，以由此指定需要被回写到主存储设备30的缓存数据25总条数WB。此外，判断单元53使用缓存数据25的制定的总条数WB和在步骤S2中估计的空闲时段T来确定是否满足了上文所描述的表示式（4）。当满足了上文所描述的表示式（4）时，判断单元53确定第一功耗量E1小于第二功耗量E2。当不满足上文所描述的表示式（4）时，判断单元53确定第一功耗量E1大于第二功耗量E2。
例如，在上文所描述的表示式（4）中，将考虑常数A是1/100，常数B是100，在步骤S2中估计的空闲时段T是400,000μsec，并且需要被回写到主存储设备30的缓存数据25的总数（脏比特计数器27的计数值）WB是200的情况。在此情况下，由于A×T-B=390大于需要被回写到主存储设备30的缓存数据25的总条数WB（=200），因此，不满足表示式（4）。如此，判断单元53确定第一功耗量E1大于第二功耗量E2。
当判断单元53确定第一功耗量E1小于第二功耗量E2时（在步骤S4中为“是”），控制器54执行将其中脏比特被设置为“1”的条目28的缓存数据25写入到主存储设备30中通过条目28的地址23来表示的位置处的回写过程（步骤S5）。在执行回写过程之后，控制器54控制电源单元40以便停止向高速缓存20的电力供应（步骤S6）。
另一方面，当判断单元53确定第一功耗量E1大于第二功耗量E2时（在步骤S4中为“否”），控制器54控制电源单元40以便继续向高速缓存20的电力供应（步骤S7）。上文描述了电源控制过程。
图6是示出了再启动向高速缓存20的电力供应的再启动过程的示例的示例性流程图。当处理设备10执行预先确定的软件程序时，实现再启动过程。如图6所示，当接收到返回因素时（在步骤S11中为“是”），再启动单元55控制电源单元40以便再启动向高速缓存20的电力供应（步骤S12）。
如上文所描述的，在第一实施例中，当第一功耗量E1被确定为小于第二功耗量E2时，执行缓存数据25的回写并停止从电源单元40向高速缓存20的电力供应。另一方面，当第一功耗量E1被确定为大于第二功耗量E2时，不执行缓存数据25的回写并继续向高速缓存20的电力供应。因此，与其中当检测到空闲状态时执行缓存数据25的回写而不管第一功耗量E1和第二功耗量E2之间的关系的配置相比，可以有效地降低功耗量。
第二实施例
接下来，将描述第二实施例。第二实施例与第一实施例的不同之处在于，第二实施例的高速缓存200是包括多个存储器区域的组相联（set-associative）高速缓存，其中存储了数据的每一个存储器区域（“区块”）都被分配给多个路中的每一路；对于对应于每一路的每一个存储器区域，执行从电源单元40向高速缓存200的电力供应。在下文中，将描述不同于第一实施例的部分，与第一实施例的相同部分将通过相同参考编号来表示，将不提供其描述。
图7是第二实施例的高速缓存200的配置示例的示例性图示。作为示例，第二实施例的高速缓存200是4路组相联高速缓存。在图7的示例中，在高速缓存200中提供了分别被分配给四个路（路0到路3）的存储器区域。被分配给路0的存储器区域包括对应于路0的标记存储器阵列240和对应于路0的数据存储器阵列260。被分配给路1的存储器区域包括对应于路1的标记存储器阵列241和对应于路1的数据存储器阵列261。被分配给路2的存储器区域包括对应于路2的标记存储器阵列242和对应于路2的数据存储器阵列262。被分配给路3的存储器区域包括对应于路3的标记存储器阵列243和对应于路3的数据存储器阵列263。高速缓存200在其中以条目28为单位来存储数据，每一个条目28都包括有效比特21、脏比特22、地址23，以及对应于每一路的缓存数据25。相应的条目28的数据可以在各路之间交换。
此外，高速缓存200中所包括的脏比特计数器270计数其中脏比特22被设置为“1”的条目28的总数。
图8是第二实施例的控制系统300的示例性功能框图。如图8所示，控制系统300与第一实施例的控制系统300的不同之处在于，其功能还包括交换单元56。交换单元56执行在两路之间交换同一条目28的数据的过程（交换过程）。稍后将描述其详细的内容。此外，第二实施例的判断单元530还对于对应于每一路的每一个存储器区域，确定第一功耗量E1是否小于第二功耗量E2。即，判断单元530为每一个存储器区域指定其中脏比特被设置为“1”的条目28的总数WB。此外，使用指定的总数WB和由估计单元52估计的空闲时段T，确定对于每一个存储器区域是否满足上文所描述的表示式（4）。
另外，当第一功耗量E1被确定为小于第二功耗量E2并且停止从电源单元40向存储器区域的电力供应时，第二实施例的控制器540执行存储在存储器区域中的缓存数据25之中的其中相对应的脏比特22被设置为“1”的缓存数据25的回写。另一方面，当第一功耗量E1被确定为大于第二功耗量E2并且继续从电源单元40向存储器区域供应电力时，控制器540不执行存储在存储器区域中的缓存数据25之中的其中相对应的脏比特22被设置为“1”的缓存数据25的回写。
图9是示出了第一交换过程的示例的示例性流程图，当请求对于某一路i的第x条目28（预先确定的条目）将脏比特22重写为“1”时（例如，当发出存储命令时），将存储在条目28中的数据同存储在另一路j的第x条目28中的数据交换(i≠j)。
如图9所示，首先，交换单元56将表示交换目标路j的数字j初始化为“0”（步骤S21）。随后，交换单元56确定数字j是否小于表示请求重写脏比特22的路i的数字i（步骤S22）。当数字j被确定为小于数字i（在步骤S22中为“是”）时，交换单元56确定由数字j所表示的路j的第x条目28的脏比特22是否是“0”（步骤S23）。另一方面，当数字j被确定为大于数字i（在步骤S22中为“否”）时，过程进入稍后所描述的步骤S26。
在步骤S23中，当路j的第x条目28的脏比特22被确定为不是“0”时（在步骤S23中为“否”），交换单元56将表示交换目标路的数字j的值递增1（步骤S24），过程返回到步骤S22。另一方面，当路j的第x条目28的脏比特22被确定为是“0”时（在步骤S23中为“是”），交换单元56将存储在路i的第x条目28中的数据与存储在路j的第x条目28中的数据交换（步骤S25）。此外，交换单元56将对应于路j的第x条目28的脏比特22设置为“1”（步骤S26）。
图10是示出了第二交换过程的示例的示例性流程图，当请求对于某一路i的第x条目28（预先确定的条目）将脏比特22重写为“0”时（例如，当执行回写时），将存储在该条目中的数据同存储在另一路j的第x条目28中的数据交换。
如图10所示，首先，交换单元56将通过将路的编号（在此示例中，“4”）减去1所获得的值设置为表示交换目标路的数字j（步骤S31）。随后，交换单元56确定数字j是否大于表示请求重写脏比特22的路i的数字i（步骤S32）。当数字j被确定为大于数字i（在步骤S32中为“是”）时，交换单元56确定路j的第x条目28的脏比特22是否是“1”（步骤S33）。另一方面，当数字j被确定为小于数字i（在步骤S32中为“否”）时，过程进入稍后所描述的步骤S36。
在步骤S33中，当路j的第x条目28的脏比特22被确定为不是“1”时（在步骤S33中为“否”），交换单元56将表示交换目标路的数字j的值递减1（步骤S34），过程返回到步骤S32。另一方面，当路j的第x条目28的脏比特22被确定为是“1”时（在步骤S33中为“是”），交换单元56将存储在路i的第x条目28中的数据与存储在路j的第x条目28中的数据交换（步骤S35）。此外，交换单元56将对应于路j的第x条目28的脏比特22设置为“0”（步骤S36）。
如上文所描述的，在第二实施例中，需要被回写到主存储设备30的数据（脏比特22被设置为“1”的缓存数据25）聚集在对应于具有小数字的路的存储器区域。因此，在空闲状态，优先地停止向对应于具有大数字的路的存储器区域的电力供应。
例如，假设路0的脏比特22的计数值是800，路1的脏比特22的计数值是500，路2的脏比特22的计数值是200，路3的脏比特22的计数值是100，由估计单元52所估计的空闲时段T是400,000μsec，上文所描述的表示式（4）中的常数A和B分别是1/100和100。在此情况下，在上文所描述的表示式（4）中，由于A×T-B=390，如果需要被回写到主存储设备30的缓存数据25的总条数WB小于390，则第一功耗量E1被确定为小于第二功耗量E2。如此，对于对应于路0和1的存储器区域，不执行缓存数据25的回写，继续从电源单元40供应电力。另一方面，对于对应于路2和3的存储器区域，执行缓存数据25的回写，且停止从电源单元40供应电力。
在第二实施例中，虽然作为示例描述了4路组相联高速缓存，但是，路的数量不仅限于此，路的数量是可选的。即，高速缓存可至少包括分配给第一路的第一存储器区域以及分配给第二路的第二存储器区域。
此外，与第二实施例相反，需要被回写到主存储设备30的缓存数据25（脏比特22被设置为“1”的缓存数据25）可以聚集在对应于具有大数字的路的存储器区域。即，交换单元56可以具有当存储在第一存储器区域的第一条目中的数据是需要被回写到主存储设备30的数据，并且存储在第二存储器区域的第一条目中的数据不是需要被回写到主存储设备30的所述数据时，将存储在第一存储器区域的第一条目中的数据与存储在第二存储器区域的第二条目中的数据交换的功能。如此，可以允许需要被回写到主存储设备30中的数据聚集在第二存储器区域。对应于第二存储器区域的表示第二路的数字和表示第一路的数字之间的大小关系可以任意变化。
此外，在第二实施例中，描述了其中脏比特22被设置为“1”的缓存数据25聚集在对应于具有小数字的路的存储器区域的情况。然而，其中有效比特21被设置为“1”的缓存数据25可以聚集在对应于具有小数字的路（或具有大数字的路）的存储器区域。
此外，由上文所描述的相应的各实施例的处理设备10所执行的程序可以存储在连接到诸如因特网之类的网络的计算机，并通过网络来下载程序，来提供这些程序。此外，由上文所描述的相应的各实施例的处理设备10所执行的程序可以通过诸如因特网之类的网络来提供或分发。此外，由上文所描述的各个各实施例的处理设备10所执行的程序还可以通过预先包含在ROM等等中来提供。
根据上文所描述的至少一个实施例的控制系统，该控制系统包括处理设备、主存储设备、高速缓存、电源单元、检测器、估计单元、判断单元，以及控制器。处理设备被配置成处理数据。主存储设备被配置成其中存储了多条数据。高速缓存被配置成存储了存储在主存储设备中的多条数据的一部分。电源单元被配置成提供电源。检测器被配置成检测所述处理设备是否处于其中所述处理设备不执行所述处理的空闲状态。估计单元被配置成估计表示继续空闲状态的时段的空闲时段。判断单元被配置成，当检测到空闲状态时，确定在执行存储在高速缓存中的的数据之中的需要被回写到主存储设备的数据的回写并停止向高速缓存供应电力时的第一功耗量是否小于在不执行数据的回写并且向高速缓存的电力供应在空闲时段内持续时的第二功耗量。控制器被配置成，当第一功耗量被确定为小于第二功耗量时，执行数据的回写以停止从电源单元向高速缓存的电力供应，但是当第一功耗量被确定为大于第二功耗量时，继续从电源单元向高速缓存的电力供应而不执行数据的回写。因此，可以有效地降低功耗量。
尽管描述了某些实施例，但是，这些实施例只是作为示例来呈现的，而不旨在限制本发明的范围。实际上，此处所描述的新颖的实施例可以以各种其他形式具体化；此外，还可以在不偏离本发明的精神的情况下作出此处所描述的实施例形式的替换和变化。所附的权利要求以及它们的等效内容旨在覆盖这样的形式或修改方案，都将在本发明的范围和精神内。

Claims (12)

1.一种控制系统，包括：
被配置成处理数据的处理设备；
被配置成在其中存储多条数据的主存储设备；
被配置成在其中存储了存储在所述主存储设备中的所述多条数据的一部分的高速缓存；
被配置成供电的电源单元；
被配置成检测所述处理设备是否处于其中处理设备不执行处理的空闲状态的检测器；
被配置成估计表示所述空闲状态继续的时段的空闲时段的估计单元；
判断单元，所述判断单元被配置成当检测到所述空闲状态时，判断在执行所述存储在所述高速缓存中的数据之中的需要被回写到所述主存储设备的数据的回写并停止向所述高速缓存供应电力时的第一功耗量是否小于在不执行所述数据的回写并且向所述高速缓存的电力供应在所述空闲时段内继续时的第二功耗量；以及
控制器，所述控制器被配置成，当所述第一功耗量被确定为小于所述第二功耗量时，执行数据的回写以停止从所述电源单元向所述高速缓存供应电力，但是当所述第一功耗量被确定为大于所述第二功耗量时，继续从所述电源单元向所述高速缓存供应电力而不执行数据的回写。
2.根据权利要求1所述的系统，其中
所述判断单元使用所述存储在所述高速缓存中的数据之中的需要被回写到所述主存储设备的所述数据总条数以及所述空闲时段来确定所述第一功耗量是否小于所述第二功耗量。
3.根据权利要求2所述的系统，其中
所述第一功耗量通过表示式（1）来表达：
E1=Pw×(Tw1×WB)+C                (1)
其中，E1是第一功耗量，Pw是当执行回写时的平均功耗量，Tw1是回写一条数据所需的平均时长，WB是需要被回写的数据的总条数，而C是与当在向所述高速缓存的电力供应被停止之后重新启动电力供应时发生的开销对应的功耗量，以及
所述第二功耗量通过表示式（2）来表达：
E2=Po×T                         (2)
其中，E2是第二功耗量，Po是当向所述高速缓存提供电力时的平均功耗量，而T是所述空闲时段。
4.根据权利要求3所述的系统，其中
所述判断单元确定当满足表示式（3）时所述第一功耗量小于所述第二功耗量：
WB<(Po/Pw/Tw1)×T-(C/Pw/Tw1)     (3)。
5.根据权利要求1所述的系统，其中
所述高速缓存是包括多个存储器区域的组相联高速缓存，其中存储了数据的每个存储器区域都被分配给多个路中的每一路，并且对于对应于各自的路的每个存储器区域执行从所述电源单元向所述高速缓存的电力供应，
对于对应于所述各自的路的每个存储器区域，所述判断单元确定所述第一功耗量是否小于所述第二功耗量，以及
当所述第一功耗量被确定为小于所述第二功耗量时，所述控制器执行数据的回写以停止从所述电源单元向存储器区域供应电力，并且当所述第一功耗量被确定为大于所述第二功耗量时，所述控制器不执行所述数据的回写以继续从所述电源单元向存储器区域供应电力。
6.根据权利要求5所述的系统，其中
所述高速缓存包括分配给第一路的第一存储器区域以及分配给第二路的第二存储器区域，以及
所述控制系统还包括交换单元，所述交换单元被配置成，当存储在所述第一存储器区域的预先确定的条目中的数据是需要被回写到所述主存储设备的数据，并且存储在所述第二存储器区域的预先确定的条目中的数据不是需要被回写到所述主存储设备的数据时，将存储在所述第一存储器区域的所述预先确定的条目中的数据与存储在所述第二存储器区域的所述预先确定的条目中的数据进行交换。
7.一种控制系统的控制方法，包括：
被配置成处理数据的处理设备；
被配置成在其中存储多条数据的主存储设备；
被配置成在其中存储了存储在主存储设备中的所述多条数据的一部分的高速缓存；以及
被配置成供电的电源单元，
所述方法包括：
检测处理设备是否处于其中所述处理设备不执行处理的空闲状态；
估计表示所述空闲状态继续的时段的空闲时段；
当检测到所述空闲状态时，判断当执行存储在所述高速缓存中的数据之中的需要被回写到所述主存储设备的数据的回写并停止向所述高速缓存供应电力时的第一功耗量是否小于在不执行所述数据的回写并且向所述高速缓存的电力供应在所述空闲时段内继续时的第二功耗量；以及
当所述第一功耗量被确定为小于所述第二功耗量时，执行数据的回写以停止从所述电源单元向所述高速缓存供应电力，但是当所述第一功耗量被确定为大于所述第二功耗量时，继续从所述电源单元向所述高速缓存供应电力而不执行数据的回写。
8.根据权利要求7所述的方法，其中
通过使用所述存储在所述高速缓存中的数据之中的需要被回写到所述主存储设备的数据的总条数以及所述空闲时段来确定所述第一功耗量是否小于所述第二功耗量。
9.根据权利要求8所述的方法，其中
所述第一功耗量通过表示式（1）来表达：
E1=Pw×(Tw1×WB)+C                (1)
其中，E1是第一功耗量，Pw是当执行回写时的平均功耗量，Tw1是回写一条数据所需的平均时长，WB是需要被回写的数据的总条数，而C是对应于当在向所述高速缓存的电力供应被停止之后重新启动电力供应时发生的开销的功耗量，以及
所述第二功耗量通过表示式（2）来表达：
E2=Po×T                          (2)
其中，E2是第二功耗量，Po是当向所述高速缓存提供电力时的平均功耗量，而T是所述空闲时段。
10.根据权利要求9所述的方法，其中
当满足表示式（3）时所述判断步骤确定所述第一功耗量小于所述第二功耗量：
WB<(Po/Pw/Tw1)×T-(C/Pw/Tw1)      (3)。
11.根据权利要求7所述的方法，其中
所述高速缓存是包括多个存储器区域的组相联高速缓存，其中存储了数据的每个存储器区域都被分配给多个路中的每一路，并且对于对应于各自的路的每个存储器区域，执行从所述电源单元向所述高速缓存的电力供应，
对于对应于所述各自的路的每个存储器区域，确定所述第一功耗量是否小于所述第二功耗量；以及
当所述第一功耗量被确定为小于所述第二功耗量时，执行数据的回写以停止从所述电源单元向存储器区域的电力供应，并且当所述第一功耗量被确定为大于所述第二功耗量时，不执行所述数据的回写以继续从所述电源单元向存储器区域供应电力。
12.根据权利要求11所述的方法，
其中，所述高速缓存包括分配给第一路的第一存储器区域以及分配给第二路的第二存储器区域，以及
所述控制方法还包括
当存储在所述第一存储器区域的预先确定的条目中的数据是需要被回写到所述主存储设备的数据，并且存储在所述第二存储器区域的预先确定的条目中的数据不是需要被回写到所述主存储设备的数据时，交换存储在所述第一存储器区域的所述预先确定的条目中的数据与存储在所述第二存储器区域的所述预先确定的条目中的数据。
CN2012102693636A 2011-09-22 2012-07-31 控制系统和控制方法 Pending CN103019364A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-207807 2011-09-22
JP2011207807A JP5674613B2 (ja) 2011-09-22 2011-09-22 制御システム、制御方法およびプログラム

Publications (1)

Publication Number Publication Date
CN103019364A true CN103019364A (zh) 2013-04-03

Family

ID=47912600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102693636A Pending CN103019364A (zh) 2011-09-22 2012-07-31 控制系统和控制方法

Country Status (4)

Country Link
US (2) US9043631B2 (zh)
JP (1) JP5674613B2 (zh)
CN (1) CN103019364A (zh)
TW (2) TWI511154B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645969A (zh) * 2013-12-13 2014-03-19 华为技术有限公司 数据复制方法及数据存储系统
CN103927249A (zh) * 2014-04-14 2014-07-16 可牛网络技术（北京）有限公司 移动终端中耗电量提供方法和装置
CN104850354A (zh) * 2014-02-18 2015-08-19 株式会社东芝 信息处理系统以及存储器系统
CN105487960A (zh) * 2015-12-28 2016-04-13 北京大学 一种基于物理实测的移动端app加载能耗自动测量方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5674611B2 (ja) 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
CN103959199B (zh) * 2011-11-30 2017-08-15 英特尔公司 用于先进先出(fifo)存储器的功率节约方法和装置
JP2013149093A (ja) 2012-01-19 2013-08-01 Toshiba Corp 制御装置、制御方法、プログラムおよび電子機器
JP6113538B2 (ja) 2012-03-23 2017-04-12 株式会社東芝 制御装置、制御方法、プログラムおよび半導体装置
JP5677376B2 (ja) 2012-07-06 2015-02-25 株式会社東芝 メモリ制御装置、半導体装置、およびシステムボード
JP5787852B2 (ja) 2012-09-07 2015-09-30 株式会社東芝 制御装置、情報処理装置、制御方法およびプログラム
JP5696110B2 (ja) 2012-09-19 2015-04-08 株式会社東芝 電源システム、電源制御装置およびプログラム
JP5802637B2 (ja) 2012-09-21 2015-10-28 株式会社東芝 情報処理装置、情報処理方法およびプログラム
US20140156941A1 (en) * 2012-11-30 2014-06-05 Advanced Micro Devices, Inc. Tracking Non-Native Content in Caches
US9183144B2 (en) * 2012-12-14 2015-11-10 Intel Corporation Power gating a portion of a cache memory
JP6087662B2 (ja) 2013-02-28 2017-03-01 株式会社東芝 制御装置、制御プログラム及び情報処理システム
JP6054203B2 (ja) 2013-02-28 2016-12-27 株式会社東芝 情報処理装置、デバイス制御方法及びプログラム
JP6071647B2 (ja) 2013-02-28 2017-02-01 株式会社東芝 情報処理装置、動作状態制御方法及びプログラム
JP6116941B2 (ja) 2013-02-28 2017-04-19 株式会社東芝 情報処理装置
US8984227B2 (en) * 2013-04-02 2015-03-17 Apple Inc. Advanced coarse-grained cache power management
US9400544B2 (en) 2013-04-02 2016-07-26 Apple Inc. Advanced fine-grained cache power management
US9396122B2 (en) 2013-04-19 2016-07-19 Apple Inc. Cache allocation scheme optimized for browsing applications
US9792112B2 (en) 2013-08-28 2017-10-17 Via Technologies, Inc. Propagation of microcode patches to multiple cores in multicore microprocessor
US9507404B2 (en) 2013-08-28 2016-11-29 Via Technologies, Inc. Single core wakeup multi-core synchronization mechanism
US9465432B2 (en) * 2013-08-28 2016-10-11 Via Technologies, Inc. Multi-core synchronization mechanism
US9710380B2 (en) * 2013-08-29 2017-07-18 Intel Corporation Managing shared cache by multi-core processor
JP2015064676A (ja) 2013-09-24 2015-04-09 株式会社東芝 情報処理装置、半導体装置、情報処理方法およびプログラム
CN104572511A (zh) * 2013-10-14 2015-04-29 联想(北京)有限公司 具有混合架构的存储装置和计算机系统
US9851777B2 (en) * 2014-01-02 2017-12-26 Advanced Micro Devices, Inc. Power gating based on cache dirtiness
US9720487B2 (en) 2014-01-10 2017-08-01 Advanced Micro Devices, Inc. Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration
JP6184891B2 (ja) 2014-03-12 2017-08-23 東芝メモリ株式会社 情報処理装置、半導体チップ、情報処理方法およびプログラム
US9507410B2 (en) 2014-06-20 2016-11-29 Advanced Micro Devices, Inc. Decoupled selective implementation of entry and exit prediction for power gating processor components
JP6384151B2 (ja) * 2014-07-02 2018-09-05 日本電気株式会社 記憶装置、制御装置、記憶装置の制御方法、及びプログラム
CN104122977B (zh) * 2014-07-11 2018-02-23 华为技术有限公司 一种存储数据的方法及存储系统
US10120806B2 (en) * 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US11693790B2 (en) 2019-05-24 2023-07-04 Texas Instmments Incorporated Methods and apparatus to facilitate write miss caching in cache system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612113A (zh) * 2003-10-14 2005-05-04 国际商业机器公司 节能高速缓存及其运行方法
US20080209248A1 (en) * 2005-05-11 2008-08-28 Freescale Semiconductor, Inc. Method For Power Reduction And A Device Having Power Reduction Capabilities
US20110113202A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Cache flush based on idle prediction and probe activity level

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008A (en) * 1847-03-13 Machinery for cleaning
US11011A (en) * 1854-06-06 walter westeup
US8020A (en) * 1851-04-01 Stone and metal conglomerate eoe paving
US5020A (en) * 1847-03-20 Brussels loom
US6052789A (en) * 1994-03-02 2000-04-18 Packard Bell Nec, Inc. Power management architecture for a reconfigurable write-back cache
EP1387277B1 (en) * 2002-07-31 2009-07-15 Texas Instruments Incorporated Write back policy for memory
US7290093B2 (en) 2003-01-07 2007-10-30 Intel Corporation Cache memory to support a processor's power mode of operation
KR20070027598A (ko) * 2004-06-21 2007-03-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 전력 관리
US7930564B2 (en) * 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7899434B2 (en) * 2006-12-15 2011-03-01 Broadcom Corporation Power management for a mobile communication device and method for use therewith
WO2011033626A1 (ja) 2009-09-16 2011-03-24 株式会社 東芝 コンピュータシステム
WO2011033600A1 (ja) 2009-09-21 2011-03-24 株式会社 東芝 仮想記憶管理装置
US8412971B2 (en) * 2010-05-11 2013-04-02 Advanced Micro Devices, Inc. Method and apparatus for cache control
US9026829B2 (en) * 2010-09-25 2015-05-05 Intel Corporation Package level power state optimization
JP5340335B2 (ja) 2011-03-24 2013-11-13 株式会社東芝 情報処理装置
JP2012203583A (ja) 2011-03-24 2012-10-22 Toshiba Corp 情報処理装置およびプログラム
JP5284401B2 (ja) 2011-03-24 2013-09-11 株式会社東芝 動作切替装置およびプログラム
JP5318139B2 (ja) 2011-03-24 2013-10-16 株式会社東芝 制御装置およびプログラム
JP2013065150A (ja) 2011-09-16 2013-04-11 Toshiba Corp キャッシュメモリ装置、プロセッサ、および情報処理装置
JP5777467B2 (ja) 2011-09-22 2015-09-09 株式会社東芝 制御装置およびプログラム
JP5674611B2 (ja) 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612113A (zh) * 2003-10-14 2005-05-04 国际商业机器公司 节能高速缓存及其运行方法
US20080209248A1 (en) * 2005-05-11 2008-08-28 Freescale Semiconductor, Inc. Method For Power Reduction And A Device Having Power Reduction Capabilities
US20110113202A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Cache flush based on idle prediction and probe activity level

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645969A (zh) * 2013-12-13 2014-03-19 华为技术有限公司 数据复制方法及数据存储系统
CN103645969B (zh) * 2013-12-13 2017-06-20 华为技术有限公司 数据复制方法及数据存储系统
CN104850354A (zh) * 2014-02-18 2015-08-19 株式会社东芝 信息处理系统以及存储器系统
CN103927249A (zh) * 2014-04-14 2014-07-16 可牛网络技术（北京）有限公司 移动终端中耗电量提供方法和装置
CN105487960A (zh) * 2015-12-28 2016-04-13 北京大学 一种基于物理实测的移动端app加载能耗自动测量方法
CN105487960B (zh) * 2015-12-28 2019-01-18 北京大学 一种基于物理实测的移动端app加载能耗自动测量方法

Also Published As

Publication number Publication date
US9400753B2 (en) 2016-07-26
TW201533746A (zh) 2015-09-01
US9043631B2 (en) 2015-05-26
JP2013069156A (ja) 2013-04-18
US20130080813A1 (en) 2013-03-28
TW201314700A (zh) 2013-04-01
US20150212572A1 (en) 2015-07-30
TWI511154B (zh) 2015-12-01
JP5674613B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
CN103019364A (zh) 控制系统和控制方法
CN101689106B (zh) 多处理器控制装置、多处理器控制方法以及多处理器控制电路
US9110667B2 (en) Control system, control method, and computer program product
CN102473113B (zh) 多核处理器和将线程分配至异构处理器核的方法
CN102483703B (zh) 计算机线程至异构资源的映射
KR101626533B1 (ko) 가비지 콜렉션을 위한 ｇｐｕ 서포트
US20110055838A1 (en) Optimized thread scheduling via hardware performance monitoring
CN103927277A (zh) Cpu和gpu共享片上高速缓存的方法及装置
CN104335175A (zh) 基于系统性能度量在系统节点之间标识和迁移线程的方法和系统
US9563567B2 (en) Selective cache way-group power down
DE112006001290T5 (de) Dynamisches Busparken
CN104798056A (zh) 将触摸处理卸载到图形处理器
CN109313604B (zh) 用于压缩虚拟存储器的动态配置的计算系统、装置和方法
CN107408018A (zh) 用于在固态驱动器中适应垃圾收集资源分配的机制
CN101652760B (zh) 共享缓存控制装置、共享缓存控制方法及集成电路
CN105849715B (zh) 数据中心中的有效资源利用
KR101531155B1 (ko) 멀티코어 아키텍처에서 직접 펫칭 이득의 동적 결정
CN102713867A (zh) 信息处理设备
US20190317589A1 (en) Idle Loop Detection And Control For Processors
KR20160063974A (ko) 워크로드를 이용하여 전력을 제어할 수 있는 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 컴퓨팅 장치
CN107710175A (zh) 存储器模块以及操作系统和方法
US10719327B1 (en) Branch prediction system
KR20170047468A (ko) 메모리 동작을 모니터링하는 메모리 모듈 및 그것의 전력 관리 방법
CN107562641A (zh) 存储空间的均衡磨损方法、系统和装置
Zhang et al. Memory resource allocation for file system prefetching: from a supply chain management perspective

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20161228

C20 Patent right or utility model deemed to be abandoned or is abandoned