CN1030148A - 计算机的自动复位方法及计算机用全数字自动复位电路 - Google Patents

Abstract

本发明公开了一种计算机的自动复位方法及计 算机全数字自动复位电路，其特点是：无电容、电阻等 分立元件，采用数字电路监测计算机工作状态，当计 算机非正常工作时，自动发出复位脉冲，使计算机进 入正常工作状态，不仅具有通电复位功能，对由于电 网电压波动，外界电磁干扰等造成的计算机非正常工 作状态，也具有复位功能，可靠性高，特别适用于电网 电压不稳，外界电磁干扰大、无人值班的专用计算机 使用。

Description

本发明提出了一种计算机的自动复位方法及计算机用全数字自动复位电路。

为了使电子计算机在通电后投入正常工作状态，计算机内部都设有复位电路。当计算机通电后，复位电路产生一个复位脉冲，使整机复位，进入正常工作状态。

目前使用的计算机复位方法是：采用主要由电容和电阻组成的复位电路，通过电容的充放电，产生复位脉冲信号，使计算机复位，进入正常工作状态。例如北京工业大学电子工厂生产的TP801单板计算机的复位电路就采用了这种复位方法。如图1所示。该电路由电阻、电容、手动复位按钮和两个非门组成。其原理是：当计算机通电后，+5V直流电源经电阻R₂对电容C充电，B点的电位V_B逐渐由零电位向+5V上升，当V_B还小于非门1的开门电压时，非门1输出高电平，非门2输出低电平，产生 RESET复位信号。这种计算机复位方法的缺点是：

1.由于通电时直流稳压器有时会产生较大的过电压直流脉冲，使复位电路的电容器充电时间缩短，不能产生有效的复位脉冲（如脉冲过窄等），使计算机不能进入正常的工作状态。

2.由于交流供电电网的波动，计算机的直流稳压器将输出持续时间较短而电压值低于正常工作电压的低电压，这时，将会扰乱中央处理器（CPU）正常的程序工作，而进入不正常的工作状态。此时，由于这种低电压持续时间较短，复位电路中的电容不能将电能全部放掉，因此，不能产生使计算机重新进入正常工作状态的低电平复位脉冲。

3.由于外界电磁干扰造成中央处理器（CPU）不按正常程序工作时，目前使用的复位电路不能产生复位脉冲，因为这种干扰不一定能使复位电路中的电容充分放电。

遇到上述情况，一般可通过人工手动复位，使计算机恢复正常工作。但是，当计算机使用的交流电源没有经过交流稳压器稳压，并且无人看管时（如用于控制、通信和监测的专用计算机），目前使用的复位方法及复位电路的可靠性是不能满足要求的。

本发明的目的是设计一种可靠性高，能自动复位的计算机复位方法及计算机用全数字自动复位电路。

本发明提出的计算机的自动复位方法的设计思想是：

1.取一种反映计算机工作状态的信号作为标志信号，计算机正常工作时，标志信号应为脉冲信号，计算机非正常工作时，标志信号应为非脉冲信号（低电平、高电平或高阻抗）;

2.取一种脉冲频率低于计算机正常工作时标志信号的频率的脉冲序列作为参考信号;

3.对标志信号和参考信号进行频率比较，当标志信号的频率大于参考信号的频率时，不产生复位脉冲信号，当标志信号的频率小于参考信号的频率时，即当标志信号为非脉冲信号时，产生复位脉冲信号。

最好采用计算机的机器周期信号 M₁作为标志信号，也可以采用存贮器请求信号同输入输出请求信号相与后的信号或读信号同写信号相与后的信号等作为标志信号。可采用计算机时钟脉冲φ被256分频后的脉冲序列F（F＝φ/256）作为参考信号。

本发明提出的计算机用全数字自动复位电路由两个计数器、两个非门和一个或门组成。如图2所示。计数器1的清零端R₁直接接某种反映计算机工作状态的标志信号，计数器2的清零端R₂经非门1接标志信号，计算机正常工作时，标志信号应为脉冲信号，计算机非正常工作时，标志信号应为非脉冲信号（即低电平、高电平或高阻抗）。计数器1和2的时钟输入端CP₁和CP₂接一种脉冲频率低于计算机正常工作时标志信号的频率的脉冲序列（即参考信号），计数器1和2的输出端Q₁和Q₂连接一个或门，该或门再与非门2连接构成本复位电路的复位脉冲信号输出端。计数器的输出端Q采用对时钟输入端CP输入的信号的4×2ⁿ分频的输出端（n＝0，1，2，3，……）。当计算机正常工作时，计数器清零端R₁和R₂输入的信号为脉冲频率比计数器时钟输入端CP₁和CP₂的脉冲序列（即参考信号）的频率高的脉冲信号，因此，两个计数器的输出端Q₁和Q₂始终为0，不产生复位脉冲信号;当计算机非正常工作时，计数器清零端R₁和R₂的输入的标志信号为非脉冲信号（即低电平、高电平或高阻抗），若标志信号为高电平或高阻抗状态时，计数器1被清零，计数器1的输出端Q输出低电平，而计数器2处于计数工作状态，对输入端CP₂输入的脉冲序列（即参考信号）计数，计数器2的输出端Q₂输出高电平，Q₁输出的低电平和Q₂输出的高电平信号经或门和非门2后，形成低电平的复位脉冲信号，使计算机复位，进入正常工作状态;若标志信号为低电平时，计数器2被清零，计数器2的输出端Q₂输出低电平，而计数器1处于计数工作状态，对输入端CP₁输入的脉冲序列（即参考信号）计数，计数器1的输出端Q₁输出高电平，Q₁输出的高电平和Q₂输出的低电平信号经或门和非门2后，形成低电平的复位脉冲信号，使计算机复位，进入正常工作状态。

最好采用计算机的机器周期信号 M₁作为标志信号，也可以采用存贮器请求信号同输入/输出请求信号相与后的信号或读信号同写信号相与后的信号等作为标志信号。可采用计算机时钟脉冲φ被256分频后的脉冲序列F（F＝φ/256）作为参考信号。

本发明提出的计算机的自动复位方法可用多种数字电路实现，下面结合三个实施例及其附图对发明作进一步的详细描述。

图1是北京工业大学电子工厂生产的TP801单板计算机的复位电路图。

图2（a）是利用计数器的计算机用全数字自动复位电路的原理图。

图2（b）是利用计数器的计算机用全数字自动复位电路图。

图3是利用D触发器的计算机用全数字自动复位电路原理图。

图4是利用移位寄存器的计算机用全数字自动复位电路原理图。

图5是具有自动复位和手动复位功能的复位电路原理图。

实施例1：

如图2所示。利用计数器的计算机用全数字自动复位电路由两个计数器、两个非门和一个或门组成。计数器1的清零端R₁直接接计算机的机器周期信号 M₁，计数器2的清零端R₂经非门1接计算机的机器周期信号 M₁。计数器1和2的时钟输入端CP₁和CP₂接参考信号F（F为计算机时钟脉冲φ被256分频后的脉冲序列），计数器1和2的输出端Q₁和Q₂连接一个或门和非门2。计数器的输出端Q采用对时钟输入端CP输入的信号的16分频的输出端。当计算机正常工作时，计数器清零端R₁和R₂输入的信号为脉冲频率比计数器时钟输入端CP₁和CP₂的脉冲序列（即参考信号）的频率高的脉冲信号，因此，两个计数器的输出端Q₁和Q₂始终为0，不产生复位脉冲信号;当计算机非正常工作时，计数器清零端R₁和R₂的输入的标志信号为非脉冲信号（低电平、高电平），若标志信号为高电平或高阻抗状态时，计数器1被清零，计数器1的输出端Q₁输出低电平，而计数器2处于计数工作状态，对输入端CP₂输入的脉冲序列F（即参考信号）计数，计数器2的输出端Q₂输出高电平，Q₁输出的低电平和Q₂输出的高电平经或门和非门2后，形成低电平的复位脉冲信号，使计算机复位，进入正常工作状态;若标志信号为低电平时，计数器2被清零，计数器2的输出端Q₂输出低电平，而计数器1处于计数工作状态，对输入端CP₁输入的脉冲序列F（即参考信号）计数，计数器1的输出端Q₁输出高电平，Q₁输出的高电平和Q₂输出的低电平信号经或门和非门2后，形成低电平的复位脉冲信号，使计算机复位，进入正常工作状态。

利用计数器的计算机用全数字自动复位电路的电路图如图2（b）所示。电路中的非门采用74LSO4集成电路芯片，该芯片集成了6个非门，在本电路中只使用了其中的2个非门。非门1的输入端是74LSO4芯片的1脚，输出端是74LSO4芯片的2脚。非门2的输入端是74LSO4芯片的3脚，输出端是74LSO4芯片的4脚。或门采用74LS32集成电路芯片。74LS32芯片集成了4个或门，本电路只使用了其中的1个。该或门的输入端为74LS32芯片的1脚和2脚，输出端为74LS32芯片的3脚。计数器采用74LS393集成电路芯片，74LS393芯片上集成了2个计数器。计数器1的清零输入端R₁是74LS393芯片的2脚，时钟输入端CP₁是74LS393芯片的1脚，输出端Q₁是74LS393芯片的6脚。计数器2的清零输入端R₂是74LS393芯片的12脚，时钟输入端CP₂是74LS393芯片的13脚。输出端是74LS393芯片的8脚。

计数器在计算机用全数字自动复位电路中的作用是作频率比较，许多数字电路都能作频率比较，如触发器和移位寄存器等。

实施例2：

也可以用D触发器和门电路组成计算机用全数字自动复位电路。如图3所示。该电路由4个D触发器、两个非门、一个与门和3个或门组成，其工作过程是：

计算机总线上的存贮器请求信号 MREQ和计算机总线上的输入/输出请求信号 IORQ经与门相与后，产生信号W。信号W的特征是当计算机处于正常工作状态时，为脉冲信号;当计算机处于非正常工作状态时，为非脉冲信号（或是恒定高电平，或是恒定低电平）。当计算机处于正常工作时，由于接清零端R的W信号是脉冲信号，并且其脉冲频率大于参考信号F（F为计算机的机器周期信号φ经512分频后的脉冲序列，F＝φ/512）的频率，因此，4个D触发器都处于清零状态，Q端输出低电平，经或门1和非门2后，输出高电平，不产生复位信号。

当计算机处于非正常工作状态时， MREQ和 IORQ信号不是脉冲信号，因此，经与门后的W信号也不是脉冲信号。若W信号是高电平，由于D触发器1和D触发器2的清零端R直接接W信号，因此被清零，Q端输出低电平;由于D触发器3和D触发器4的清零端R接W信号的非信号 W，而 W是低电平，因此，在时钟输入端CP的参考信号F（F为计算机时钟脉冲信号φ经512分频后的脉冲序列，F＝φ/512）的作用下，D触发器3和D触发器4工作，D触发器3的Q端输出高电平，该高电平信号与D触发器1的Q端输出的低电平信号经或门1相或后，输出高电平，再经非门2取非后，获得低电平的复位信号。当计算机处于非正常工作状态时且W信号为低电平时，由于 W是高电平。因此D触发器3和D触发器4处于清零状态，输出端Q输出低电平，而D触发器1和D触发器2在时钟输入端CP的参考信号F（F＝φ/512）作用下工作，输出端Q输出高电平，经或门1和非门2后，产生低电平的复位信号。

图3所示的复位电路可集成在一块集成电路芯片上，制成计算机用全数字自动复位电路专用芯片。

实施例3：

利用移位寄存器的计算机用全数字复位电路如图4所示，由两个移位寄存器、两个非门和一个或门组成，其工作过程是：

当计算机处于正常工作状态时，计算机的机器周期号 M₁是脉冲信号，由于接移位寄存器清零端R的周期信号 M₁的脉冲频率大于时钟输入端CP的参考信号F（F＝φ/128）的脉冲频率，因此，移位寄存器1和移位寄存器2始终处于复位状态，输出端Q输出低电平，经或门相或后仍为低电平，再经非门2反相后为高电平，不产生复位信号。

当计算机处于非正常工作时，计算机的机器周期信号 M₁不是脉冲信号。若 M₁为高电平，则移位寄存器1被清零，输出端Q输出低电平信号，而移位寄存器2处于工作状态，在时钟输入端CP输入的参考信号F作用下，D输入端的+5V高电平信号被输入，经移位从Q端输出，移位寄存器1输出的低电平同移位寄存器2输出的高电平经或门相或后，输出高电平，经非门后，输出低电平复位信号。当 M₁为低电平时，仅仅是移位寄存器1和移位寄存器2的工作状态セ唬莆患拇嫫?处于工作状态，输出高电平，移位寄存器2处于清零状态，输出低电平，经或门和非门2后仍输出低电平复位信号。

本电路移位寄存器的输出端是移位寄存器的第4级输出（即该输出端输出的信号是D输入端输入的信号经4次移位后的输出）。

本发明提出的计算机用全数字复位电路，接上手动按钮（或按键）后，可构成具有自动复位和手动复位功能的复位电路，其连接方法如图5所示。

Claims (4)

1、一种计算机的自动复位方法，其特征在于：

(1)取一种反映计算机工作状态的信号作为标志信号，计算机正常工作时，标志信号应为脉冲信号，计算机非正常工作时，标志信号应为非脉冲信号(即低电平、高电平或高阻抗)；

(2)取一种脉冲频率低于计算机正常工作时标志信号的频率的脉冲序列作为参考信号；

(3)对标志信号和参考信号进行频率比较，当标志信号的频率大于参考信号的频率时，不产生复位脉冲信号，当标志信号的频率小于参考信号的频率时，即当标志信号为非脉冲信号时，产生复位脉冲信号。

2、一种计算机用全数字自动复位电路，其特征在于：

（1）由两个计数器，两个非门和一个或门组成;

（2）计数器1的清零端直接接反映计算机工作状态的标志信号，计数器2的清零端经一非门接标志信号，计算机正常工作时，标志信号应为脉冲信号，计算机非正常工作时，标志信号应为非脉冲信号（即低电平、高电平或高阻抗），计数器1和2的时钟输入端连接一种脉冲序（即参考信号），其脉冲频率应低于计算机正常工作时标志信号的频率，计数器1和2的输出端与一个或门连接，该或门再与一个非门连接构成复位脉冲信号的输出端。

（3）计数器的输出端Q采用对时钟输入端CP输入的信号的4×2ⁿ分频的输出端（n＝0，1，2，3……）。

3、一种如权利要求1所述的计算机的自动复位方法，其特征在于：

（1）所述的标志信号为计算机的机器周期信号 M₁;

（2）所述的参考信号是用计算机时钟脉冲φ被256分频后的脉冲序列F（F＝φ/256）。

4、一种如权利要求2所述的计算机用全数字自动复位电路，其特征在于：

（1）所述的标志信号为计算机的机器周期信号 M₁;

（2）所述的参考信号是用计算机时钟脉冲φ被256分频后的脉冲序列F（F＝φ/256）。

Images