CN103000637A

CN103000637A - 镀膜薄膜晶体管基板及其制备方法和薄膜晶体管

Info

Publication number: CN103000637A
Application number: CN2012105126168A
Authority: CN
Inventors: 张迅; 张伯伦; 孙一绮; 易伟华
Original assignee: JIANGXI WOGE OPTOELECTRONIC TECHNOLOGY Co Ltd
Current assignee: JIANGXI WOGE OPTOELECTRONIC TECHNOLOGY Co Ltd; WG Tech Jiangxi Co Ltd
Priority date: 2012-12-04
Filing date: 2012-12-04
Publication date: 2013-03-27

Abstract

本发明涉及一种镀膜薄膜晶体管基板，包括薄膜晶体管基底、置于薄膜晶体管基底上的SiO₂层及置于SiO₂层上的掺铝氧化锌层。上述镀膜薄膜晶体管基板自身具有防ESD的特性，同时还具有高透光性的特性。本发明还提供一种镀膜薄膜晶体管基板的制备方法及其在薄膜晶体管领域的应用，该制备方法采用真空磁控溅射镀膜法进行镀膜，具有反应易于控制、适于工业化生产的优点。

Description

镀膜薄膜晶体管基板及其制备方法和薄膜晶体管

技术领域

本发明涉及液晶显示器技术领域，特别是涉及一种镀膜薄膜晶体管基板及其制备方法和薄膜晶体管。

背景技术

静电放电（electro-static discharge，ESD）现象是指由静电引起的放电现象。薄膜晶体管（thin film transistor，TFT）基板生产过程中的每一道工序都需要有防ESD的措施。生产过程中产生的ESD能击穿TFT基板，造成TFT基板报废，从而导致TFT基板的优良率降低，企业生产成本增加；而且ESD很容易吸附空气中的灰尘和水分，在TFT基板的表面形成一层尘埃的薄膜，影响TFT基板的亮度与视觉效果；而且ESD对工作人员的身体健康与生产设备的使用寿命也会产生一定的危害。

因此，在TFT基板的生产过程中防ESD非常重要，而防ESD最有效的两种方法就是减少静电的产生和及时将已产生的静电消散。根据上述两种方法，在TFT基板的生产过程中，通常采用一系列外置的ESD防护措施的来减小ESD对TFT基板的损害，如工作人员通过穿戴防静电服装、使用离子风机消除静电、配戴防静电手腕带等，将工作台接地、使用防静电台垫等。上述防ESD的措施具有一定的效果，但是在实际生产过程中，实施的外置防ESD的措施会增加TFT基板生产的工序，从而导致生产效率降低，并且也没有从根本上消除静电的产生，只是减小了静电对基板的损害。

发明内容

基于此，有必要提供一种自身具有防静电放电特性的镀膜薄膜晶体管基板及其制备方法。

一种镀膜薄膜晶体管基板，包括薄膜晶体管基底、设于所述薄膜晶体管基底上的SiO₂层及设于所述SiO₂层上的掺铝氧化锌层。

在其中一个实施例中，所述SiO₂层的厚度为18~22nm。

在其中一个实施例中，所述掺铝氧化锌层的厚度为11~19nm。

在其中一个实施例中，所述掺铝氧化锌层中三氧化二铝的重量含量为2%。

掺铝氧化锌层是一种电阻率低、导电性能优良及透光性好的透明导电层，能降低基板表面的电阻，从而使产生的静电迅速从基板表面流出，及时将已产生的静电消散，防止静电的聚集，从而达到防ESD的目的。

一种镀膜薄膜晶体管基板的制备方法，包括如下步骤：

使用硅靶材进行真空磁控溅射镀膜，在薄膜晶体管基底上镀制SiO₂层；及

使用掺铝氧化锌靶材进行真空磁控溅射镀膜，在所述SiO₂层上镀制掺铝氧化锌层。

在其中一个实施例中，所述使用硅靶材进行真空磁控溅射镀膜的过程中，真空镀膜室中气体氛围为氧气氛围，总气压为0.5Pa；硅靶材与薄膜晶体管基底之间相距75mm，薄膜晶体管基底的走速为16.6mm/s，镀膜时间为150s，镀制的SiO₂层的厚度为18~22nm。

在其中一个实施例中，使用掺铝氧化锌靶材进行真空磁控溅射镀膜的过程中，真空镀膜室中气体氛围为氧氩混合气体氛围，其中，氧气与氩气的体积比为0.5:40，总气压为0.5Pa；掺铝氧化锌靶材与薄膜晶体管基底之间相距75mm，薄膜晶体管基底的走速为16.6mm/s，镀膜时间为150s，所述掺铝氧化锌层的厚度为11~19nm。

在其中一个实施例中，还包括在镀制SiO₂前对所述薄膜晶体管基底进行清洗以除去所述薄膜晶体管基底表面脏污的步骤。

该镀膜薄膜晶体管基板的制备方法，首先采用真空磁控溅射镀膜的方法在薄膜晶体管基底镀制SiO₂保护层，然后采用同样的方法在SiO₂保护层上镀制掺铝氧化锌透明导电层。真空磁控溅射镀膜具有易于控制膜的厚度、成膜速率快，便于大面积镀膜等优点，从而使得上述镀膜薄膜晶体管基板的制备方法具有反应易于控制、适于工业化生产的优点。

此外，还有必要提供一种使用上述镀膜薄膜晶体管基板的薄膜晶体管。该薄膜晶体管由于使用了上述镀膜晶体管基板，在制造过程中，防ESD效果好，且SiO₂层与掺铝氧化锌层的双层结构可以保护薄膜晶体管基底，避免薄膜晶体管基底划伤，整个薄膜晶体管的使用寿命增长。

附图说明

图1为一实施方式的镀膜薄膜晶体管基板的结构示意图；

图2为一实施方式的镀膜薄膜晶体管基板的制备方法的流程图。

具体实施方式

下面结合附图及具体实施例对镀膜薄膜晶体管基板及其制备方法和薄膜晶体管进行进一步的说明。

如图1所示，一实施方式的镀膜薄膜晶体管基板100，包括薄膜晶体管（TFT）基底110、SiO₂层120及掺铝氧化锌（AZO）层130。其中，SiO₂层120位于薄膜晶体管基底110上。掺铝氧化锌层130位于SiO₂层120上。

TFT基底110可以为常用的玻璃基底等。

透明的SiO₂层120用于在TFT基底110上形成保护，防止后续镀膜工序对TFT基底110的损伤，同时增强镀膜TFT基板100的防划伤、防腐蚀能力。SiO₂层120的厚度可以根据具体需求设定，对于透光率不高但对防划伤防腐蚀要求较高的领域，还可以增加设定的SiO₂层120的厚度。

透明的AZO层130的设计同SiO₂层120的设计类似，对于透光率要求不小于95%的镀膜TFT基板，设定的SiO₂层的厚度在18~22nm之间时，可以设定AZO层130的厚度在11~19nm之间。对于防静电要求较高，薄膜晶体管基板制造过程中产生静电较多且对透光率要求不高的领域，还可以增加设定的AZO层130的厚度。

此外，SiO₂层120及AZO层130的厚度还需要考虑镀膜前后整个镀膜TFT基板的表面电阻因素，也即，对于要求不同的领域，SiO₂层120及AZO层130的厚度可以根据具体需求而定，透光率满足光的干涉和衍射原理。

由于SiO₂层120具有良好的绝缘性能、稳定性好、硬度高、抗磨耐腐蚀、与TFT基底110结合力强以及良好的透光性等优点，使得SiO₂层120能作为保护层对TFT基底110起保护作用同时还不影响TFT基底110的透光性；而AZO层130是一种电阻率低、导电性能优良及透光性好的透明导电层，能降低TFT基底110的表面电阻，从而使产生的静电迅速从基板表面流出，及时将已产生的静电消散，防止静电的聚集，从而达到防ESD的目的。而且SiO₂层120与AZO层130构成减反射膜系，使得镀膜TFT基板100具有高的透光率，不影响TFT基底的透光性，同时SiO₂层120与AZO层130这种双层结构可以进一步保护TFT基底110，避免TFT基底110划伤，延长其使用寿命。因此，上述镀膜TFT基板100自身具有防ESD的特性，同时还具有高透光性、使用寿命长的特性。

此外，本实施方式还提供一种镀膜薄膜晶体管基板的制备方法，如图2所述，包括如下步骤：

步骤S210，对薄膜晶体管基底进行清洗以除去薄膜晶体管基底表面的脏污。

具体可以将TFT基底置于清洗机中，依次使用纯水、碱液清洗，最后喷淋清洗以出去TFT基底表面的灰尘等脏污。清洗后洁净的TFT基底依次经冷风、热风干燥后进行后续的镀膜工艺。

可以理解，在其他实施方式中，对于洁净的TFT基底可以直接镀膜，不需要此步清洗步骤。

步骤S220，使用Si靶材进行真空磁控溅射镀膜，在薄膜晶体管基底上镀制SiO₂层。

镀膜之前，先将TFT基底加热在90℃预热一段时间，再进行真空镀膜。真空镀膜室内的真空度越低越好，一般控制在2.5×10^-1Pa~3.5×10^-3Pa。在镀制SiO₂层过程中，真空镀膜室中气体氛围为氧气氛围。各镀膜参数根据具体镀制的SiO₂层的厚度需要设定，如需要镀置SiO₂层的厚度在18~22nm之间时，镀膜室内气体可以采用总气压为0.5Pa氧气氛围，硅靶材与薄膜晶体管基底之间相距75mm，TFT基底的走速为16.6mm/s，采用中频（700~750W）镀膜时间为150s即可。

此外，还可以采用多个靶材同时进行溅射镀膜，如可以采用两个硅靶材同时进行镀制SiO₂层等。

步骤S230，使用AZO靶材进行真空磁控溅射镀膜，在SiO₂层上镀制AZO层。

AZO层的镀制过程可以接着在前续的SiO₂层镀制镀膜室内，也可以在独立的镀膜室内进行。镀膜条件类似步骤S220，使用的靶材为掺铝氧化锌靶材，真空镀膜室中气体氛围为氧氩混合气体氛围，其中，氧气和氩气的体积比为0.5:40，总气压为0.5Pa；其中，掺铝氧化锌靶材可以为三氧化二铝重量含量为2%的掺铝氧化锌靶材。

镀置AZO层过程中可以使用多个AZO靶材进行间隔式镀膜。

上述镀膜薄膜晶体管基板的制备方法，首先采用真空磁控溅射镀膜的方法在薄膜晶体管基底镀制SiO₂保护层，然后采用同样的方法在SiO₂保护层上镀制掺铝氧化锌透明导电层。真空磁控溅射镀膜具有易于控制膜的厚度、成膜速率快，便于大面积镀膜等优点，从而使得上述镀膜薄膜晶体管基板的制备方法具有反应易于控制、适于工业化生产的优点。而且制备得到的镀膜薄膜晶体管基板自身具有防ESD，同时还具有高透光性、使用寿命长的特性，能有效的切断对工作人员的身体健康与生产设备的使用寿命有害的ESD。

此外，本实施方式还提供了一种使用上述镀膜薄膜晶体管基板的薄膜晶体管。该薄膜晶体管由于使用了上述镀膜晶体管基板，在制造过程中，防ESD效果好，且SiO₂层与掺铝氧化锌层的双层结构可以保护薄膜晶体管基底，避免薄膜晶体管基底划伤，整个薄膜晶体管的使用寿命增长。

以下为具体实施例部分：

材料：TFT基底，纯度为99.99%的AZO靶材（其中三氧化二铝的重量含量为2%），Si靶材,氧气、氩气（纯度为99.999%）。

要求：镀膜TFT基板的表面电阻不大于600Ω/□，透过率比不小于95%。

过程：

1.清洗：在进行镀膜之前，使用清洗机对已减薄的TFT基底进行纯水、碱液、喷淋、高压喷淋多道清洗，以将TFT基底表面的灰尘等脏污清洗干净，之后经冷风、热风干燥后，检验表面质量，等待镀膜。

2.镀膜：

工艺条件：将TFT基底置于真空镀膜室内，镀膜室真空度2.5*10^-1Pa~3.50*10^-3Pa之间，TFT基底运行速度为16.6mm/s，靶材与基板相距75mm。

首先将TFT基底加热至90℃，而后使用两个硅靶材在TFT基底上镀置SiO₂层，真空镀膜室中气体氛围为氧气氛围，总气压为0.5Pa，镀膜时间为150s。再对镀有SiO₂层的TFT基底使用三个AZO靶材间隔镀膜，在SiO₂层上镀制AZO层，真空镀膜室中气体氛围为氧氩混合气体氛围，其中，氧气流量为0.8sccm，氩气流量为64sccm，总气压0.5Pa，镀制时间为150s，得到包含有三层结构的镀膜TFT基板。

检测：对多个镀膜TFT基板进行检测发现，SiO₂层的厚度在20±2nm之间，AZO层的厚度在15±4nm之间，镀膜TFT基板的表面电阻在460~530Ω/□之间，透光率为96%，符合要求。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.一种镀膜薄膜晶体管基板，其特征在于，包括薄膜晶体管基底、设于所述薄膜晶体管基底上的SiO₂层及设于所述SiO₂层上的掺铝氧化锌层。

2.如权利要求1所述的镀膜薄膜晶体管基板，其特征在于，所述SiO₂层的厚度为18~22nm。

3.如权利要求1所述的镀膜薄膜晶体管基板，其特征在于，所述掺铝氧化锌层的厚度为11~19nm。

4.如权利要求1-3中任一项所述的镀膜薄膜晶体管基板，其特征在于，所述掺铝氧化锌层中三氧化二铝的重量含量为2%。

5.一种镀膜薄膜晶体管基板的制备方法，其特征在于，包括如下步骤：

6.如权利要求5所述的镀膜薄膜晶体管基板的制备方法，其特征在于，所述使用硅靶材进行真空磁控溅射镀膜的过程中，真空镀膜室中气体氛围为氧气氛围，总气压为0.5Pa；硅靶材与薄膜晶体管基底之间相距75mm，薄膜晶体管基底的走速为16.6mm/s，镀膜时间为150s，镀制的SiO₂层的厚度为18~22nm。

7.如权利要求5或6所述的镀膜薄膜晶体管基板的制备方法，其特征在于，使用掺铝氧化锌靶材进行真空磁控溅射镀膜的过程中，真空镀膜室中气体氛围为氧氩混合气体氛围，其中，氧气和氩气的体积比为0.5:40，总气压为0.5Pa；掺铝氧化锌靶材与薄膜晶体管基底之间相距75mm，薄膜晶体管基底的走速为16.6mm/s，镀膜时间为150s，所述掺铝氧化锌层的厚度为11~19nm。

8.如权利要求7所述的镀膜薄膜晶体管基板的制备方法，其特征在于，所述掺铝氧化锌层中三氧化二铝的重量含量为2%。

9.如权利要求4所述的镀膜薄膜晶体管基板的制备方法，其特征在于，还包括在镀制SiO₂前对所述薄膜晶体管基底进行清洗以除去所述薄膜晶体管基底表面脏污的步骤。

10.一种薄膜晶体管，其特征在于，包括如权利要求1-4中任一项所述的镀膜薄膜晶体管基板。