CN102983129B - 发光器件 - Google Patents

发光器件 Download PDF

Info

Publication number
CN102983129B
CN102983129B CN201210125520.6A CN201210125520A CN102983129B CN 102983129 B CN102983129 B CN 102983129B CN 201210125520 A CN201210125520 A CN 201210125520A CN 102983129 B CN102983129 B CN 102983129B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
electrode
luminescent device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210125520.6A
Other languages
English (en)
Other versions
CN102983129A (zh
Inventor
黄盛珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110090803A external-priority patent/KR101877396B1/ko
Priority claimed from KR1020110102995A external-priority patent/KR20130039353A/ko
Priority claimed from KR1020110104728A external-priority patent/KR20130040009A/ko
Priority claimed from KR1020110107683A external-priority patent/KR20130043708A/ko
Priority claimed from KR1020110123139A external-priority patent/KR101903776B1/ko
Priority claimed from KR1020110129856A external-priority patent/KR101895925B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102983129A publication Critical patent/CN102983129A/zh
Application granted granted Critical
Publication of CN102983129B publication Critical patent/CN102983129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Planar Illumination Modules (AREA)

Abstract

公开了一种发光器件。发光器件包括：第一段和第二段，其中第一段包括掺杂有第一掺杂剂的第一半导体层、掺杂有第二掺杂剂的第二半导体层、以及在第一半导体层与第二半导体层之间的第一有源层，其中第二段包括：设置在第一段上的具有暴露出的区域的第三半导体层、设置在第三半导体层的除了暴露出的区域之外的区域上的第四半导体层、以及在第三半导体层与第四半导体层之间的第二有源层；设置在第一半导体层上的第一电极；设置在第四半导体层上的第二电极、以及插入到暴露出的区域中的孔中以设置在暴露出的区域和第二半导体层上的第三电极，第三电极电连接至第二半导体层和第三半导体层。

Description

发光器件
相关申请的交叉引用
本申请要求2011年9月7日在韩国提交的第10-2011-0090803号、2011年10月10日在韩国提交的第10-2011-0102995号、2011年10月13日在韩国提交的第10-2011-0104728号、2011年10月20日在韩国提交的第10-2011-0107683号、2011年11月23日在韩国提交的第10-2011-0123139号以及2011年12月6日在韩国提交的第10-2011-0129856号韩国专利申请的优先权，通过引用将其全部内容并入本文。
技术领域
实施方案涉及一种发光器件。
背景技术
发光二极管(LED)是发光器件的代表性实例，其利用化合物半导体的特性将电信号转换成红外光或者可见光。这种LED正用于家用电器、遥控器、电子布告板、显示器和各种其它自动化机器中。LED的应用范围正在逐渐增加。
通常，将小型LED制造成表面安装器件，以直接安装在印刷电路板(PCB)上，并且从而将用作显示器件的LED灯正在研发成表面安装器件。表面安装器件可以替代传统的简单灯，并且用于各种颜色的开关显示器和文字/图像显示器中。
这种LED通常表现出整流特性。因此，在对LED施加AC电力时，LED根据电流的方向重复地打开/关闭，从而难以连续发光并且由于反向电流而受损。
因而，近来已经进行了将LED直接连接至AC电源的各种研究。
发明内容
本发明涉及以下实施方案。
1.一种发光器件，包括：
包括第一段和第二段的发光结构，其中
所述第一段包括掺杂有第一掺杂剂的第一半导体层、掺杂有第二掺杂剂的第二半导体层、以及在所述第一半导体层与所述第二半导体层之间的第一有源层；以及
其中所述第二段包括设置在所述第一段上并且掺杂有所述第一掺杂剂的具有暴露出的区域的第三半导体层、设置在除了所述暴露出的区域之外的所述第三半导体层上的并且掺杂有所述第二掺杂剂的第四半导体层、以及在所述第三半导体层与所述第四半导体层之间的第二有源层；
设置在所述第一半导体层上的第一电极；
设置在所述第四半导体层上的第二电极；以及
插入到所述暴露出的区域中的孔中以设置在所述暴露出的区域和所述第二半导体层上的第三电极，所述第三电极电连接至所述第二半导体层和所述第三半导体层。
2.一种发光器件，包括：
包括第一段和第二段的发光结构，其中
所述第一段包括掺杂有第一掺杂剂的第一半导体层、掺杂有第二掺杂剂的第二半导体层、以及在所述第一半导体层与所述第二半导体层之间的第一有源层；
其中所述第二段包括设置在所述第一段上并且掺杂有所述第一掺杂剂的具有暴露出的区域的第三半导体层、设置在除了所述暴露出的区域之外的所述第三半导体层上的并且掺杂有所述第二掺杂剂的第四半导体层、以及在所述第三半导体层与所述第四半导体层之间的第二有源层；以及
其中从所述第四半导体层到所述第一半导体层形成有第一沟槽；
插入到所述第一沟槽中以设置在所述第一沟槽内的所述第一半导体层的暴露出的部分上的第一电极；
电连接至所述第四半导体层和所述第一电极的第二电极；以及
插入到所述暴露出的区域中的孔中以设置在所述暴露出的区域和所述第二半导体层上的第三电极，所述第三电极电连接至所述第二半导体层和所述第三半导体层。
3.一种发光器件，包括：
导电支撑构件；
包括第一段和第二段的发光结构，
其中所述第一段包括设置在所述导电支撑构件上并且掺杂有第一掺杂剂的第一半导体层、掺杂有第二掺杂剂的第二半导体层、以及在所述第一半导体层与所述第二半导体层之间的第一有源层；
其中所述第二段包括设置在所述第一段上并且掺杂有所述第一掺杂剂的具有暴露出的区域的第三半导体层、设置在除了所述暴露出的区域之外的所述第三半导体层上的并且掺杂有所述第二掺杂剂的第四半导体层、以及在所述第三半导体层与所述第四半导体层之间的第二有源层；以及
其中从所述第一半导体层到所述第四半导体层形成有第二沟槽；
设置在所述导电支撑构件与所述第一半导体层之间的第一电极，所述第一电极电连接至所述第一半导体层；
设置在所述第二沟槽中的第二电极，所述第二电极电连接至所述第四半导体层和所述第一电极；以及
插入到所述暴露出的区域中的孔中以设置在所述暴露出的区域和所述第二半导体层上的第三电极，所述第三电极电连接至所述第二半导体层和所述第三半导体层。
4.一种发光器件，包括：
包括第一支撑部和与所述第一支撑部间隔开的第二支撑部的导电支撑构件；
包括第一段和第二段的发光结构，其中
所述第一段包括设置在所述第一支撑部和所述第二支撑部上并且掺杂有第一掺杂剂的第一半导体层、掺杂有第二掺杂剂的第二半导体层、以及在所述第一半导体层与所述第二半导体层之间的第一有源层；
其中所述第二段包括设置在所述第一段上并且掺杂有所述第一掺杂剂的第三半导体层、设置在所述第三半导体层上并且掺杂有所述第二掺杂剂的第四半导体层、以及在所述第三半导体层与所述第四半导体层之间的第二有源层；
其中在所述第一支撑部上形成有从所述第一半导体层延伸至所述第四半导体层的第二沟槽；以及
其中所述第二支撑部上形成有从所述第一半导体层延伸至所述第三半导体层的第三沟槽；
设置在所述第一支撑部与所述第一半导体层之间的第一电极，所述第一电极电连接至所述第一支撑部和所述第一半导体层；
设置在所述第二沟槽中并且电连接至所述第四半导体层和所述第一电极的第二电极；以及
设置为与所述第三沟槽内的所述第二半导体层和所述第三半导体层的暴露出的部分接触的第三电极，所述第三电极电连接至所述第二半导体层和所述第三半导体层。
5.根据实施方案1至4中任一项所述的发光器件，其中所述第一段的厚度等于或大于所述第二段的厚度。
6.根据实施方案1至4中任一项所述的发光器件，还包括在所述第一段与所述第二段之间的中间层。
7.根据实施方案6所述的发光器件，其中所述中间层包括：
设置在所述第一段上的第一中间层；以及
设置在所述第二段与所述第一中间层之间的第二中间层。
8.根据实施方案7所述的发光器件，其中所述第一中间层的能带隙与所述第二中间层的能带隙不同。
9.根据实施方案7所述的发光器件，其中所述第一中间层的折射率与所述第二中间层的折射率不同。
10.根据实施方案7所述的发光器件，其中所述第一中间层和所述第二中间层中的至少之一的电阻小于所述第二半导体层和所述第三半导体层中的至少之一的电阻。
11.根据实施方案7所述的发光器件，其中所述中间层包括在所述第一中间层与所述第二中间层之间的第三中间层；以及
其中所述第三中间层的电阻大于所述第一中间层和所述第二中间层中的至少之一的电阻。
12.根据实施方案11所述的发光器件，其中所述第一中间层、所述第二中间层和所述第三中间层包含铝(Al)；以及
其中所述第三中间层的铝浓度小于所述第一中间层和所述第二中间层中的至少之一的铝浓度。
13.根据实施方案7所述的发光器件，其中所述第二半导体层和所述第三半导体层以及所述中间层包含铝(Al)；以及
其中所述中间层的铝浓度大于所述第二半导体层和所述第三半导体层中的至少之一的铝浓度。
14.根据实施方案13所述的发光器件，其中所述中间层中的铝浓度是所述第二半导体层和所述第三半导体层中的至少之一中的铝浓度的2倍至5倍。
15.根据实施方案7所述的发光器件，其中所述中间层的厚度在约0.01μm至2μm之间。
16.根据实施方案7所述的发光器件，其中所述中间层包括透光导电层；以及
其中所述透光导电层包括氧化锌(ZnO)、氧化镁(MgO)和二氧化钛(TiO2)中的至少之一。
17.根据实施方案7所述的发光器件，其中所述中间层包括掺杂有所述第一掺杂剂和所述第二掺杂剂中的至少之一的二氧化硅(SiO2)。
18.根据实施方案1至4中任一项所述的发光器件，其中所述第一有源层和所述第二有源层发出不同波长的光。
19.根据实施方案1至3中任一项所述的发光器件，其中所述孔的深度是所述第三半导体层的厚度的1倍至3倍。
20.根据实施方案1至3中任一项所述的发光器件，其中所述孔的宽度是所述暴露出的区域的宽度的0.3倍至0.9倍。
21.根据实施方案1至3中任一项所述的发光器件，其中所述第二半导体层在对应于所述孔的位置处形成有凹部。
22.根据实施方案21所述的发光器件，其中所述凹部的宽度是所述孔的宽度的0.5倍至1倍。
23.根据实施方案1所述的发光器件，还包括：
电连接所述第一电极和所述第二电极的连接电极。
24.根据实施方案3或4所述的发光器件，其中所述第二电极的宽度等于或小于所述第一电极的宽度。
25.根据实施方案4所述的发光器件，其中所述第三沟槽包括：
具有第一宽度的第一沟槽部，所述第一沟槽部形成为从所述第一半导体层到所述第一有源层或所述第二半导体层的一部分；以及
具有小于所述第一宽度的第二宽度的第二沟槽部，所述第二沟槽部形成为从所述第二半导体层的一部分到所述第三半导体层的一部分。
26.根据实施方案4所述的发光器件，还包括：
设置在所述第二支撑部与所述第一半导体层之间并且在所述第一沟槽部的内侧表面上的第三绝缘层，所述第三绝缘层形成具有第三宽度的第四沟槽。
27.根据实施方案26所述的发光器件，其中所述第三宽度是所述第二宽度的1倍至1.5倍。
28.根据实施方案26所述的发光器件，其中所述第三电极接触所述第三绝缘层的内侧表面、所述第二半导体层的内侧表面和所述第三半导体层的内侧表面以及所述第三半导体层。
29.根据实施方案26所述的发光器件，还包括：
设置在对应于所述第三绝缘层的所述第四沟槽的位置上的第四电极，并且所述第四电极电连接所述第二支撑部和所述第三电极。
30.一种包括根据实施方案1至4中任一项所述的发光器件的照明系统
附图说明
结合附图并根据以下详细描述，可以更清楚地理解实施方案的细节，其中：
图1是示出根据第一实施方案的发光器件的立体图；
图2是示出图1所示的发光器件的切割平面的立体图；
图3是示出在对图1所示的发光器件施加正向偏压时发光操作的立体图；
图4是示出在对图1所示的发光器件施加反向偏压时的发光操作的立体图；
图5是示出关于图2所示的发光器件的第一有源层的P1块的横截面的放大立体图；
图6和图7是示出图5所示的第一有源层的能带隙的一个实施方案的视图；
图8是示出关于图2所示的发光器件的第二电极的P2块的横截面的放大立体图；
图9至图18是示出图1所示的发光器件的各种构造的实施方案的立体图；
图19是示出根据第二实施方案的发光器件的立体图；
图20是示出关于图19所示的发光器件的切割平面的第一替代实施方案的立体图；
图21是示出关于图19所示的发光器件的切割平面的第二替代实施方案的立体图；
图22是示出根据第三实施方案的发光器件的立体图；
图23是示出关于图22所示的发光器件的切割平面的第一替代实施方案的立体图；
图24是示出关于图22所示的发光器件的切割平面的第二替代实施方案的立体图；
图25是示出根据第四实施方案的发光器件的立体图；
图26是示出关于图25所示的发光器件的切割平面的第一替代实施方案的立体图；
图27是示出关于图25所示的发光器件的切割平面的第二替代实施方案的立体图；
图28是示出根据第五实施方案的发光器件的立体图；
图29是示出关于图28所示的第一发光单元至第四发光单元的连接方法的实施方案的立体图；
图30是示出根据一个实施方案的包括发光器件的发光器件封装件的立体图；
图31是示出根据一个实施方案的包括发光器件的照明装置的立体图；
图32是沿着图31的照明装置的线C-C'截取的截面图；
图33是示出根据一个实施方案的包括有发光器件的液晶显示装置的分解的立体图；以及
图34是示出根据一个实施方案的包括有发光器件的液晶显示装置的分解的立体图。
具体实施方式
现在将详细参考其实例示于附图中的实施方案。然而，本公开可以以多种不同的形式实现，并且应理解为不限于本文中提出的实施方案。而是，提供这些实施方案，使得本公开可以彻底和完整，并且使得本领域技术人员可以完全理解本公开的范围。本公开仅由权利要求的范畴限定。在某些实施方案中，可以省略本领域已知的器件构造或过程的详细描述，以免妨碍本领域技术人员对本公开的理解。在任何可能的情况下，在整个附图中，相同的附图标记可以用于表示相同或相似的部件。
在本文中可以使用空间相关的措辞如“下”、“下方”、“下部”、“上”或者“上部”来描述如图中示出的一个元件与另一元件的关系。应理解，空间相关的措辞除了图中示出的方位之外意在包括器件的不同方位。例如，如果将其中一幅图中的器件翻转，则描述为在其它元件“下”或“下方”的元件然后可定向为在其它元件“上”。因此，示例性措辞“下”或“下方”可以包括上和下两个方位。因为器件可以定向成沿着另一方位，所以空间相关的措辞可以根据器件的方位来理解。
本公开中使用的术语仅仅为了描述具体实施方案，而非意在限制本公开。除非上下文清楚地指出，否则，如本公开和所附权利要求中所使用的，单数形式“一个”、“所述”意在还包括复数形式。还应理解，措辞“包括在本说明书中使用时表明存在所述的特征、整体、步骤、操作、元件和/或部件，但不排除存在或添加一个或更多个其它的特征、整体、步骤、操作、元件、部件和/或其组合。
除非另有限定，否则本文中使用的所有措辞(包括技术措辞和科学措辞)都具有与本领域技术人员通常理解的含义相同的含义。还应理解，措辞如通常使用的字典中定义的那些措辞应解释为具有与其在相关技术和本公开的上下文中的含义一致的含义，并且除非本文中清楚地进行限定，否则不应在理想化或过分形式的意义上来解释。
在附图中，为了描述的方便和清楚，对各个层的厚度和尺寸进行了放大、省略或示意性地示出。此外，各个构成元件的尺寸或面积并不完全反映其实际尺寸。
用于描述根据实施方案的发光器件的结构的角度或者方向基于附图中示出的那些角度和方向。除非在说明书中没有对用于描述发光器件的结构中的角度位置关系的参考点进行限定，否则可以参考相关附图。
图1是示出根据第一实施方案的发光器件的立体图，图2是示出图1所示的发光器件的切割平面的立体图。
参考图1和图2，发光器件100可以包括：支撑构件110和设置在支撑构件110上的发光结构。发光结构可以包括第一段(section)120和设置在第一段120上的第二段130。第一段120包括：掺杂有第一掺杂剂的第一半导体层122、掺杂有第二掺杂剂的第二半导体层126、以及在第一半导体层122与第二半导体层126之间的第一有源层124。第二段130包括：掺杂有第一掺杂剂的第三半导体层132、掺杂有第二掺杂剂的第四半导体层136、以及在第三半导体层132与第四半导体层136之间的第二有源层134，其中第三半导体层132具有暴露出的区域(未示出)，第四半导体层136设置在第三半导体层132的除了暴露出的区域之外的区域上。发光器件100还可以包括分别电连接至第一半导体层122和第四半导体层136的第一电极142和第二电极144、以及电连接至第二半导体层126和第三半导体层132的第三电极146，第三电极146插入到在暴露出的区域中穿透的孔(未示出)中，以设置在第三半导体层132上。
支撑构件110可以是导电的或者非导电的，并且例如可以由选自蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、Ge和Ga2O3中的至少之一形成。
在第一实施方案中，支撑构件110描述为非导电的。
可以使支撑构件110图案化以形成图案化的蓝宝石衬底(PSS)，以使得能够使用湿法蚀刻从其表面上移除异物以及提高光提取效率，然而本公开不限于此。
支撑构件110可以由适于确保容易散热的材料形成，从而提高热稳定性。
可以在支撑构件110上设置用于提高光提取效率的抗反射层(未示出)。抗反射层称为抗反射(AR)涂层，并且基本上利用从多个界面反射的光的干涉。更具体地，从不同界面反射的光的相位移动180度的角度以抵消，这可以削弱反射光的强度，然而本公开不限于此。
缓冲层112可以设置在支撑构件110上，用于缓和支撑构件110与发光结构之间的晶格失配并且使得多个半导体层能够容易生长。
可以在支撑构件110上生长单晶层形式的缓冲层112。单晶缓冲层112可以提高待生长在缓冲层112上的发光结构的结晶性。
具体地，缓冲层112可以在低温气氛下生长，例如可以由选自GaN、InN、AlN、AlInN、InGaN、AlGaN和InAlGaN中的材料形成，并且可以采用AlInN/GaN堆叠体、InGaN/GaN堆叠体、AlInGaN/InGaN/GaN堆叠体等形式，然而本公开不限于此。
可以在缓冲层112形成上包括第一半导体层122、第一有源层124和第二半导体层126的第一段120。
第一半导体层122可以是n型半导体层，并且可以对第一有源层124提供电子。
在一个实例中，假定第一半导体层122是氮化物基半导体层，则第一半导体层122可以由具有组成InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第一半导体层122可以由选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN等中的材料形成。另外，第一半导体层122可以掺杂有n型掺杂剂，如Si、Ge、Sn、Se、Te等。
在另一个实例中，假定第一半导体层122是氧化锌基半导体层，则第一半导体层122可以由具有组成InxAlyZn1-x-yO(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第一半导体层122可以由选自ZnO、AlO、AlZnO、InZnO、InO、InAlZnO、AlInO等中的材料形成。另外，第一半导体层122可以掺杂有n型掺杂剂，如Si、Ge、Sn、Se、Te等。
还可以在第一半导体层122下设置未掺杂半导体层(未示出)，然而本公开不限于此。
未掺杂半导体层用于提高第一半导体层122的结晶性，并且未掺杂半导体层除了因为没有掺杂n型掺杂剂而具有小于第一半导体层122的导电率之外，可以与第一半导体层122相同。
第一有源层124可以设置在第一半导体层122上。第一有源层124可以由III-V族化合物半导体材料形成，以具有单或多量子阱结构、量子线结构、量子点结构等。
在一个实例中，假定第一有源层124具有具有量子阱结构的氮化物基半导体层，则第一有源层124可以具有包括组成为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的阱层和组成为InaAlbGa1-a-bN(0≤a≤1，0≤b≤1，0≤a+b≤1)的势垒层的单量子阱结构。
在另一个实例中，假定第一有源层124具有具有量子阱结构的氧化锌基半导体层，则第一有源层124可以具有包括组成为InxAlyZn1-x-yO(0≤x≤1，0≤y≤1，0≤x+y≤1)的阱层和组成为InaAlbZn1-a-bO(0≤a≤1，0≤b≤1，0≤a+b≤1)的势垒层的单量子阱结构。
阱层可以由带隙小于势垒层的带隙的材料形成。
如果第一有源层124具有多量子阱结构，则各个阱层(未示出)和各个势垒层(未示出)可以具有不同的组成、厚度和带隙，然而本公开不限于此。
可以在第一有源层124上和/或下形成导电覆层(未示出)。导电覆层(未示出)可以由AlGaN基或AlZnO基半导体形成，并且其带隙可以大于第一有源层124的带隙。
第二半导体层126可以形成在第一有源层124上，并且可以是p型半导体层，以对第一有源层124提供空穴。
在一个实例中，假定第二半导体层126是氮化物基半导体层，则第二半导体层126可以由具有组成InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第二半导体层126可以由选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN等中的材料形成。另外，第二半导体层126可以掺杂有p型掺杂剂，如Mg、Zn、Ca、Sr、Ba等。
在另一个实例中，假定第二半导体层126是氧化锌基半导体层，则第二半导体层126可以由具有组成InxAlyZn1-x-yO(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第二半导体层126可以由选自ZnO、AlO、AlZnO、InZnO、InO、InAlZnO、AlInO等中的材料形成。另外，第二半导体层126可以掺杂有p型掺杂剂，如Mg、Zn、Ca、Sr、Ba等。
如上所述的第一半导体层122、第一有源层124和第二半导体层126例如可以使用金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、等离子体增强的化学气相沉积(PECVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、溅射等来形成，然而本公开不限于此。
在第一半导体层122和第二半导体层126中包含的掺杂剂可以具有均一或者非均一的掺杂浓度。换言之，多个半导体层可以分别形成在宽的掺杂浓度范围内，然而本公开不限于此。
或者，第一半导体层122可以是p型半导体层，第二半导体层126可以是n型半导体层，并且，可以在第二半导体层126上形成包括n型或p型半导体层的另外的半导体层(未示出)。因而，第一段120可以具有np结结构、pn结结构、npn结结构和pnp结结构中的至少之一。
可以在第一段120上形成包括第三半导体层132、第二有源层134和第四半导体层136的第二段130。
第三半导体层132可以设置在第二半导体层126上，并且可以以与第一半导体层122相同的方式掺杂有n型掺杂剂。
具体地，第三半导体层132可以是n型半导体层，并且可以对第二有源层134提供电子。
在一个实例中，假定第三半导体层132是氮化物基半导体层，则第三半导体层132可以由具有组成InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第三半导体层132可以由选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN等中的材料形成。另外，第三半导体层132可以掺杂有n型掺杂剂，如Si、Ge、Sn、Se、Te等。
在另一个实例中，假定第三半导体层132是氧化锌基半导体层，则第三半导体层132可以由具有组成InxAlyZn1-x-yO(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第三半导体层132可以由选自ZnO、AlO、AlZnO、InZnO、InO、InAlZnO、AlInO等中的材料形成。另外，第三半导体层132可以掺杂有n型掺杂剂，如Si、Ge、Sn、Se、Te等。
第二有源层134可以设置在第三半导体层132上。第二有源层134可以由III-V族化合物半导体材料形成，以具有单或多量子阱结构、量子线结构、量子点结构等结构。
在一个实例中，假定第二有源层134具有具有量子阱结构的氮化物基半导体层，则第二有源层134可以具有包括组成为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的阱层和组成为InaAlbGa1-a-bN(0≤a≤1，0≤b≤1，0≤a+b≤1)的势垒层的单量子阱结构。
在另一个实例中，假定第二有源层134具有具有量子阱结构的氧化锌基半导体层，则第二有源层134可以具有包括组成为InxAlyZn1-x-yO(0≤x≤1，0≤y≤1，0≤x+y≤1)的阱层和组成为InaAlbZn1-a-bO(0≤a≤1，0≤b≤1，0≤a+b≤1)的势垒层的单量子阱结构。
阱层可以由具有小于势垒层的带隙的带隙的材料形成。
如果第二有源层134具有多量子阱结构，则各个阱层(未示出)和各个势垒层(未示出)可以具有不同的组成、厚度和带隙，然而本公开不限于此。
可以在第二有源层134上和/或下形成导电覆层(未示出)。导电覆层(未示出)可以由AlGaN基或AlZnO基半导体形成，并且其带隙可以大于第二有源层134的带隙。
第四半导体层136可以形成在第二有源层134上，并且可以是p型半导体层，以对第二有源层134提供空穴。
在一个实例中，假定第四半导体层136是氮化物基半导体层，则第四半导体层136可以由具有组成InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第四半导体层136可以由选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN等中的材料形成。另外，第四半导体层136可以掺杂有p型掺杂剂，如Mg、Zn、Ca、Sr、Ba等。
在另一个实例中，假定第四半导体层136是氧化锌基半导体层，则第四半导体层136可以由具有组成InxAlyZn1-x-yO(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，第四半导体层136可以由选自ZnO、AlO、AlZnO、InZnO、InO、InAlZnO、AlInO等中的材料形成。另外，第四半导体层136可以掺杂有p型掺杂剂，如Mg、Zn、Ca、Sr、Ba等。
如上所述的第三半导体层132、第二有源层134和第四半导体层136例如可以使用金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、等离子体增强的化学气相沉积(PECVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、溅射等来形成，然而本公开不限于此。
第三半导体层132和第四半导体层136中包含的掺杂剂可以具有均一或者非均一的掺杂浓度。换言之，多个半导体层可以分别形成在宽的掺杂浓度范围内，然而本公开不限于此。
或者，第三半导体层132可以是p型半导体层，第四半导体层136可以是n型半导体层，并且，可以在第四半导体层136上形成包括n型或p型半导体层的另外的半导体层(未示出)。因而，第二段130可以具有np结结构、pn结结构、npn结结构和pnp结结构中的至少之一。
第一段120和第二段130可以彼此整体形成，并且例如可以在单个生长工艺中依次生长，然而本公开不限于此。
此外，第一段120和第二段130可以由相同的材料形成，然而本公开不限于此。如上所述，第一段120和第二段130可以分别具有np结结构、pn结结构、npn结结构和pnp结结构中的至少之一。因而，发光器件100可以具有npnp结结构、nppn结结构、npnpn结结构、nppnp结结构、pnnp结结构、pnpn结结构、pnnpn结结构、pnpnp结结构、npnnp结结构、npnpn结结构、npnnpn结结构、npnpnp结结构、pnpnp结结构、pnppn结结构、pnpnpn结结构、pnppnp结结构中的至少之一，然而本公开不限于此。
第一段120和第二段130可以发出不同波长的光，并且可以发出不同量的光。
例如，考虑到在穿过第二段130时所引起的损失，从第一段120发出的光的量可以大于从第二段130发出的光的量。
为此，第一段120的厚度可以等于或大于第二段130的厚度，然而本公开不限于此。
第一段120和第二段130可以具有不同的构造、材料、厚度、组成和尺寸，然而本公开不限于此。
在第一实施方案中，虽然已经描述了发光结构采用第一段120和第二段130的堆叠体的形式，然而可以堆叠三个或更多个段，但是不限于此。
第一电极142可以设置在第一半导体层122上，第二电极144可以设置在第四半导体层136上，第三电极146可以设置在第二半导体层126和第三半导体层132上。
第一电极142可以设置在第一半导体层122的其中第一半导体层122不与第一有源层124、第二半导体层126和第二段130交叠并且暴露于外部的非交叠区域(未示出)上。
在这种情况下，非交叠区域可以通过蚀刻第一段120和第二段130的侧表面以使第一半导体层122的一部分暴露于外部来获得，然而本公开不限于此。
第二电极144可以设置在第四半导体层136上，并且可以通过导线(未示出)和连接电极电连接至第一电极142。这将在下文中详细描述。
第三电极146可以插入到在第三半导体层132的暴露出的区域中穿透的孔(未示出)中，使得第三电极146的一部分设置在第三半导体层132的暴露出的区域上而其它部分设置在第二半导体层126上。这样，第三电极146可以电连接至第二半导体层126和第三半导体层132。
孔的深度可以在暴露出的区域中的第三半导体层132的厚度的1倍至3倍的范围内，孔的宽度可以在暴露出的区域的宽度的0.3倍至0.9倍的范围内，然而本公开不限于此。
第三半导体层132的暴露出的区域可以通过以与上述第一半导体层122的非交叠区域相同的方式进行蚀刻来获得，然而本公开不限于此。
具体地，虽然第三电极146示出为设置在第二半导体层126的表面上，但是，第三电极146也可以设置在第二半导体层126内。
换言之，第二半导体层126可以在对应于孔的位置处设置有凹部(未示出)，并且，第三电极146可以容纳在凹部中，以电连接至第二半导体层126的内表面。
凹部的宽度可以在孔的宽度的0.5倍至1倍的范围内，然而本公开不限于此。
暴露出的区域和非交叠区域可以通过某种蚀刻方法获得，并且，蚀刻方法可以是湿法蚀刻或者干法蚀刻，然而本公开不限于此。
例如，蚀刻方法可以是台面蚀刻法。具体地，可以对第一段120的一部分进行第一台面蚀刻，以暴露第一半导体层122的非交叠区域，可以对第二段130的一部分进行第二台面蚀刻，以暴露第三半导体层132的暴露出的区域。
第一电极142、第二电极144和第三电极146可以由导电材料形成，例如，选自In、Co、Si、Ge、Au、Pd、Pt、Ru、Re、Mg、Zn、Hf、Ta、Rh、Ir、W、Ti、Ag、Cr、Mo、Nb、Al、Ni、Cu和WTi中的金属，或者可以包含其合金，并且可以包含透光导电材料如IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等以及金属，然而本公开不限于此。
第一电极142、第二电极144和第三电极146中的至少之一可以具有单层或多层形式，然而本公开不限于此。
虽然发光器件100的第一段120和第二段130在图1和图2中示出为具有平坦的侧表面，然而，第一段120和第二段130中的每一个可以在其至少一个侧表面上设置有第一光提取图案(未示出)以防止光的全反射，这可以防止光在第一段120和第二段130中被散射或者再吸收。
此外，虽然支撑构件110示出为具有平坦的上表面和侧表面，然而，可以在上表面和侧表面中的至少之一上形成第二光提取图案(未示出)。
第一光提取图案可以形成在第一段120和第二段130的至少一个侧表面上，或者可以形成在第一段120和第二段130的几个或所有侧表面上，然而本公开不限于此。
第一光提取图案可以通过光电化学(PEC)蚀刻或者使用蚀刻溶液如KOH溶液的湿法蚀刻形成在第一段120和第二段130的至少一个侧表面上。
在这种情况下，第一光提取图案可以具有在0.1μm至3μm的范围内的长度，并且可以由随机和规则的脊部(ridge)来限定。
第一光提取图案可以包括织构图案、脊部图案和不平坦图案中的至少之一。
第一光提取图案的横截面可以具有各种形状，如圆柱形状、多棱柱形状、圆锥形状、多锥形状、截顶的圆锥形状、截顶的多锥形状等，然而本公开不限于此。
在本实施方案中，第一段120和第二段130可以具有基于支撑构件110的表面的50°至90°的范围内的角度，然而本公开不限于此。
第二光提取图案可以在支撑构件110的制造期间利用某种蚀刻工艺、激光划线工艺等来形成，然而本公开不限于此。
具体地，第二光提取图案可以具有半圆形状、多边形形状和角状形状中的至少之一，然而本公开不限于此。
图3是示出在对图1所示的发光器件施加正向偏压时的发光操作的立体图，图4是示出在对图1所示的发光器件施加反向偏压时的发光操作的立体图。
图3和图4所示的AC电源可以在其一侧电连接至第三电极146，并且可以在其另一侧电连接至第一电极142和第二电极144。
第一半导体层122和第三半导体层132描述为n型半导体层，第二半导体层126和第四半导体层136描述为p型半导体层。
参考图3，如果对第三电极146施加来自AC电源的正向偏压的正半周，则第二半导体层126可以将空穴注入第一有源层124中，并且，第一半导体层122可以将电子注入第一有源层124中，从而发光器件100可以通过第一段120的第一有源层124中的电子-空穴再复合来发出光。
在这种情况下，第一段120可以限定从第二半导体层126到第一半导体层122的电流通道，并且从而可以使得电流I1能够从第三电极146流至第一电极142。
即，在来自AC电源的正向偏压的正半周期间，可以限定电流通路，以从p型半导体层到n型半导体层施加第一电流T1。
参考图4，如果对第二电极144施加来自AC电源的反向偏压的负半周，则第四半导体层136可以将空穴注入第二有源层134中，并且，第三半导体层132可以将电子注入第二有源层134中，从而发光器件100可以通过第二段130的第二有源层134中的电子-空穴复合来发出光。
在这种情况下，第二段130可以限定从第四半导体层136到第三半导体层132的电流通道，并且从而可以使得电流I2能够从第二电极144流至第三电极146。
在此，正向偏压的正半周和反向偏压的负半周可以根据接地电压彼此相等。
更具体地，在反向偏压的负半周期间，在AC电源的一侧与另一侧之间可出现大的电势差。因而，反向偏压的负半周可以与正向偏压的正半周在p型半导体层与n型半导体层之间表现出相同的电流。
即，在来自AC电源的反向偏压的负半周期间，可以限定电流通路，以将第二电流I2从p型半导体层施加至n型半导体层。
如图3和图4所示，发光器件100可以在从AC电源AC接收正向偏压和反向偏压二者时发出光。
因而，发光器件100在AC电力提供期间不需要单独的整流电路，并且，发光器件100的数量可以根据发光器件100所消耗的电压来确定，然而本公开不限于此。
单个芯片形式的发光器件100可以在接收正向偏压和反向偏压二者时发出光，从而在其每单位面积上表现出提高的发光效率。
此外，因为发光器件100相对于正向偏压和反向偏压限定电流通路，所以发光器件100可以免受由于电子静电放电(ESD)导致的损坏，并且可以不需要单独的ESD保护器件。
图5是示出关于图2所示的发光器件的第一有源层的P1块的横截面的放大立体图，图6和图7是示出图5所示的第一有源层的能带隙的实施方案的视图。
参考图5，发光器件100的第一有源层124可以具有多量子阱结构。例如，第一有源层124可以包括第一阱层Q1、第二阱层Q2和第三阱层Q3以及第一势垒层B1、第二势垒层B2和第三势垒层B3。
在图5中，第一有源层124示出为具有多量子阱结构，并且，第二有源层134示出为具有与第一有源层124相同的结构。
第一阱层Q1、第二阱层Q2和第三阱层Q3以及第一势垒层B1、第二势垒层B2和第三势垒层B3可以在彼此上交替堆叠。
虽然图5示出在彼此上交替堆叠的第一阱层Q1、第二阱层Q2和第三阱层Q3以及第一势垒层B1、第二势垒层B2和第三势垒层B3，然而本公开不限于此。
第一阱层Q1、第二阱层Q2和第三阱层Q3以及第一势垒层B1、第二势垒层B2和第三势垒层B3可以以任意数量设置并且也可以具有任意布置。此外，如上所述，第一阱层Q1、第二阱层Q2和第三阱层Q3以及第一势垒层B1、第二势垒层B2和第三势垒层B3可以具有不同的材料组成比、能带隙和厚度，然而本公开不限于此。
参考图6和图7，第三阱层Q3的能带隙可以大于第一阱层Q1和第二阱层Q2的能带隙。
由于与第二半导体层126邻接的第一有源层124的第三阱层Q3具有大于第一阱层Q1和第二阱层Q2的能带隙的能带隙，所以能够确保空穴易于在第二半导体层126中移动并确保关于第一阱层Q1和第二阱层Q2的空穴注入效率。
此外，由于第三阱层Q3的能带隙大于第一阱层Q1和第二阱层Q2的能带隙而小于第一势垒层B1、第二势垒层B2和第三势垒层B3的能带隙，所以能够缓和由于大能带隙的第一势垒层B1、第二势垒层B2和第三势垒层B3与能带隙小于第二半导体层126的能带隙的第一阱层Q1、第二阱层Q2和第三阱层Q3之间的能带隙差而导致的层间应力产生，这可以进一步提高发光器件100的发光可靠性。
如上所述，第一阱层Q1、第二阱层Q2和第三阱层Q3可以具有组成InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。
能带隙可以随着第一阱层Q1、第二阱层Q2和第三阱层Q3中的In含量的增加而减小，并且，相反地，可以随着第一阱层Q1、第二阱层Q2和第三阱层Q3中的In含量的减小而增大。
例如，第三阱层Q3中的In含量可以在第一阱层Q1和第二阱层Q2中的In含量的90％至99％的范围内。
在这种情况下，如果第三阱层Q3中的In含量小于90％，则第三阱层Q3的能带隙可过大，因此可使第三阱层Q3与第一阱层Q1和第二阱层Q2之间的晶格常数差增加，导致结晶性劣化。如果第三阱层Q3中的In含量大于99％，则在第三阱层Q3与第一阱层Q1和第二阱层Q2之间没有能带隙差，这对空穴注入和结晶性的改善具有较小效果。
In含量可以用摩尔比、体积比和质量比中的任一种来表示，然而本公开不限于此。
如上所述，第一阱层Q1、第二阱层Q2和第三阱层Q3可以具有组成InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)，第一势垒层B1、第二势垒层B2和第三势垒层B3可以具有组成InaAlbGa1-a-bN(0≤a≤1，0≤b≤1，0≤a+b≤1)。InN的晶格常数大于GaN的晶格常数，并且，第一阱层Q1、第二阱层Q2和第三阱层Q3的晶格常数随着第一阱层Q1、第二阱层Q2和第三阱层Q3中包含的In的含量增加而增加，使得第一阱层Q1、第二阱层Q2和第三阱层Q3与第一势垒层B1、第二势垒层B2和第三势垒层B3之间的晶格常数差增加。这可以大大地增加层间应力，并且从而增加极化，导致内部电场提高。因而，由于由于电场使能带弯曲时可以产生三角形势阱并且电子或空穴可集中在该三角形势阱上，所以电子和空穴的再复合效率可以劣化。
极化可以是由于第一阱层Q1、第二阱层Q2和第三阱层Q3与第一势垒层B1、第二势垒层B2和第三势垒层B3之间的晶格常数差而产生的应力引起的压电极化。
更具体地，第一阱层Q1、第二阱层Q2和第三阱层Q3以及第一势垒层B1、第二势垒层B2和第三势垒层B3的构成半导体材料具有高的压电系数，因而甚至可以通过小的应力产生过大的极化。由两个极化引起的静电场可以改变量子阱结构的能带隙，使得电子和空穴的分布产生扭曲。这被称为量子局限斯塔克效应(QCSE)，并且可以使通过电子的再复合发光的发光器件的内部量子效率劣化，并且，可能对发光器件的电性能和光学性能如红移发射光谱等具有负面效果。
在某些实施方案中，随着第三阱层Q3的In含量减少并且因此其晶格常数减小，第一势垒层B1、第二势垒层B2和第三势垒层B3与第一阱层Q1、第二阱层Q2和第三阱层Q3之间的晶格常数差可以减小。因而，可以抑制上述三角形势阱的产生，并且可以增加电子与空穴的复合，从而可以提高发光器件100的发光效率。
此外，由于与第二半导体层126邻接的第三阱层Q3的能带隙大并且因此具有高的势垒，所以，第三阱层Q3对于从第二半导体层126注入的空穴可以表现出低的阻力，从而获得空穴路径扩散。空穴路径扩散可以使得电子和空穴能够在第一有源层124的进一步增加的区域内再复合，这可以提高电子与空穴的再复合效率，并且从而可以提高发光器件100的发光效率。
具有大能带隙的第一有源层124的第三阱层Q3可以拦截结晶缺陷的传播，并且因此可以改善第二半导体层126的结晶缺陷，这可以提高发光器件100的发光效率。
如图7所示，第一阱层Q1、第二阱层Q2和第三阱层Q3的带隙可以依次增加。
更具体地，第一阱层Q1、第二阱层Q2和第三阱层Q3中的In含量可以从第一阱层Q1到第三阱层Q3依次减小。
因为第一阱层Q1、第二阱层Q2和第三阱层Q3的能带隙随着距注入空穴的第二半导体层126的距离的减小而增加，所以可以提高第一阱层Q1、第二阱层Q2和第三阱层Q3的空穴注入效率以及提高发光器件100的发光效率。
第一有源层124的第一阱层Q1、第二阱层Q2和第三阱层Q3的能带隙和厚度可以与第二有源层134的第一阱层至第三阱层(未示出)的能带隙和厚度不同，然而本公开不限于此。
例如，阱层中发出的光的能级等式如下：
在这种情况下，“L”对应于阱层的厚度d1和d2。因而，第一阱层Q1、第二阱层Q2和第三阱层Q3越厚，从第一阱层Q1、第二阱层Q2和第三阱层Q3发出的光的能级越低。
由于第一有源层124的第一阱层Q1、第二阱层Q2和第三阱层Q3的厚度与第二有源层134的第一阱层至第三阱层(未示出)的厚度不同，所以，第一段120和第二段130可以发出不同波长的光。
例如，第一段120可以发出蓝光，第二段130可以发出绿光，从而发光器件100可以发出多种颜色的光，并且还可以通过多种颜色的光的叠加来发出白光而不使用单独的光催化剂如荧光物质(未示出)。
图8是示出关于图2所示的发光器件的第二电极的P2块的横截面的放大立体图。
虽然图8示出第二电极144，但是，第一电极142和第三电极146可以具有与第二电极144相同的构造，第一电极142和第三电极146中的任一个可以具有与第二电极144不同的构造，然而本公开不限于此。
在图8中，第一电极142、第二电极144和第三电极146示出为具有相同的多层形式。
第二电极144可以包括粘附层144a、反射层144b、保护层144c和接合层144d。
反射层144b可以由Ag和Ag合金形成。
由于反射层144b包含具有高反射率的Ag，所以能够增加第二电极144的反射率，这可以提高发光器件100的发光效率。由于反射层144b由Ag合金形成，所以能够防止例如第二电极144的热处理时的电压增加以及由于接触电势差等引起的电蚀。
例如，在第四半导体层136是n型半导体层的情况下，如果反射层144b由Ag形成，则可能很难在第二电极144与第四半导体层136之间实现欧姆接触。然而，如果反射层144b由Ag合金形成，则可以获得欧姆接触以及由于Ag的存在而产生的高的反射率。
Ag合金可以包含Ag以及Cu、Re、Bi、Al、Zn、W、Sn、In和Ni中的至少之一，然而本公开不限于此。Ag合金可以通过在100℃至700℃的温度下进行合金化处理来形成。
第一半导体层136可以包含50wt％或更多的Ag，然而本公开不限于此。
粘附层144a可以由Cr、Ti、V、Ta和Al中的至少之一形成，并且可以用于不仅增强第二电极144与第四半导体层136之间的粘附，而且限制反射层144b中包含的Ag在热处理期间的过度扩散和移动。
保护层144c可以由Cr、Ti、Ni、Pd、Pt、W、Co和Cu中的至少之一形成，并且可以用于限制从外部过度地引入氧气以及Ag粒子过度地扩散到外部，从而防止Ag的团聚和空化。
粘附层144a、反射层144b和保护层144c可以依次沉积，或者可以同时形成，然而本公开不限于此。
可替代地，粘附层144a和反射层144b可以依次沉积，或者可以同时形成，然而本公开不限于此。
在其中将粘附层144a和反射层144b合金化的情况下，它们可以形成具有组成AgxMyAz(1≥x≥0.5)的单个层。
当对具有上述构造的第二电极144进行热处理时，可以以小的接触电阻和强的粘附力将第二电极144接合至第四半导体层136。
由于经过热处理的第二电极144不受电蚀的影响，并且粘附层144a和保护层144c可以防止由于热处理而产生的Ag粒子的扩散，所以第二电极144可以由于Ag的存在而保持优异的反射率。
在发光器件100安装在发光器件封装件(未示出)中时，接合层144d可以接合至导线(未示出)或者连接为从外部电源提供电力的引线框(未示出)。例如，接合层144d可以由Au和Au合金形成，然而本公开不限于此。
图9至图18是示出图1所示的发光器件的各种构造的实施方案的立体图。
图9和图10示出关于图1和图2所示的发光器件100的第一电极142和第二电极144的实施方案。
具体地，图9和图10所示的发光器件100可以包括使第一电极142和第二电极144彼此电连接的连接电极148。
首先，参考图9，用于使第一电极142和第二电极144彼此电连接的连接电极148可以设置在距发光器件100的第一段120和第二段130的侧表面一定距离的位置处。
虽然实施方案示出连接电极148为单独的电极，但是连接电极148可以是第一电极142和第二电极144中的任一个的延伸部，然而本公开不限于此。
在这种情况下，连接电极148可以与第一段120和第二段130的侧表面间隔开1μm或更多，这可以减小与第一段120和第二段130短路的风险。
图10所示的发光器件100可以包括在连接电极148与第一段120和第二段130的侧表面之间的保护层149。
如以上参考图9所描述的，保护电极149可以防止连接电极148与第一段120和第二段130之间的短路，并且可以保持比图9所示的发光器件100更好的稳定性。
保护层149可以由电绝缘材料形成，例如，选自SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiOx、TiO2、Ti、Al和Cr中的任一种，然而本公开不限于此。
图11至图13所示的发光器件100可以包括在图1和图2所示的发光器件100的第二段130上的透光电极层160。
首先，参考图11，发光器件100可以包括在第二段130的第四半导体层136与第二电极144之间的透光电极层160。
在这种情况下，透光电极层160可以改善施加给第二电极144的电流的扩散，从而确保电流容易扩散到第四半导体层136。
透光电极层160可以由透光导电材料如IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等形成，然而本公开不限于此。
参考图12，透光电极层160可以在其对应于第二电极144的位置处具有孔(未示出)。
具体地，第二电极144可以设置在透光电极层160的表面上，并且可以设置在通过在透光电极层160中穿透的孔而暴露的第四半导体层136的表面上或表面中。
第二电极144可以通过与第四半导体层136的肖特基接触而具有高的功函数。
因而，透光电极层160可以防止通过第二电极144施加的电流在与第二电极144接触的第四半导体层136上集中，并且使得电流能够流经透光电极层160，从而获得改善的电流扩展。
参考图13，发光器件100可以包括透光电极层160和包括在透光电极层160中的第一电流限制层162。
透光电极层160已经参考图11和图12进行了描述，因此，将省略其描述。
第一电流限制层162可以设置在第四半导体层136与第二电极144之间，并且可以设置在透光电极层160中，然而本公开不限于此。
第一电流限制层162可以由与透光电极层160相同的材料形成，或者可以由透光绝缘材料形成，然而本公开不限于此。
第一电流限制层162可以由选自Si3N4、TiOx、TiO2、Ti、Al、Cr、Al2O3、SiO2、IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO中的至少一种形成。
第一电流限制层162可以包括布置在第四半导体层136上的多个透光结构。
例如，第一电流限制层162可以通过在第四半导体层136上分布具有预定尺寸的多个粒子或者通过在第四半导体层136上设置具有预定厚度和粗糙度的层来形成，并且可以布置为具有预定图案或者任意地布置，然而本公开不限于此。
由绝缘材料形成的第一电流限制层162可以防止电流在第二电极144的底部处拥挤。
在这种情况下，第一电流限制层162可以在透光电极层160的上表面上限定图案，然而本公开不限于此。
图14至图17所示的发光器件100可包括在图1和图2所示的发光器件100的第一段120与第二段130之间的中间层150。
参考图14，发光器件100可以包括置于第一段120与第二段130之间并且由透光绝缘材料形成的中间层150。
中间层150可以具有预定的厚度并且可以用于使第一段120与第二段130彼此分离。可以移除中间层150的一部分，以使得第三电极146能够与第二半导体层126接触。
具体地，中间层150可以是例如未掺杂的半导体层。在这种情况下，中间层150不掺杂p型掺杂剂或者n型掺杂剂，因此，中间层150可以具有很低的导电率以实现与绝缘材料相同的绝缘性能，然而本公开不限于此。
中间层150可以具有包括如图14所示的多个层150a至150e的多层形式，或者可以包括至少一个层，然而本公开不限于此。
多个层150a至150e中的至少两个层可以具有不同的能带隙和不同的折射率，并且，具有不同能带隙的多个层150a至150e可以彼此交替地重复堆叠，然而本公开不限于此。
多个层150a至150e例如可以包括含有GaN、InN、InGaN、AlGaN、ZnO、AlO、AlZnO、InZnO、InO、InAlZnO或AlInO的半导体层。多个层150a至150e可以布置为使得具有最小能带隙的层与具有最大能带隙的层彼此接触。
除了不掺杂有掺杂剂之外，中间层150可以与包括在第一段120和第二段130中的第一有源层122和第二有源层124以及第一半导体层122、第二半导体层126、第三半导体层132和第四半导体层136中的至少之一具有相同的组成和构造，然而本公开不限于此。
具体地，置于第一段120与第二段130之间的中间层150可以防止从第一段120和第二段130泄漏的电流扩散到其它区域，这可以防止由于泄漏的电流而导致的第一段120和第二段130的受损。
中间层150的厚度可以在0.01μm至2μm的范围内。如果厚度小于0.01μm，则中间层150会具有差的绝缘性能。如果厚度大于2μm，则会使发光效率劣化。
参考图15，发光器件100可以表现出导电性和透射性，并且可以包括在第一段120与第二段130之间的中间层150。
具体地，中间层150例如由氧化物基材料例如ZnO、MgO和TiO2形成，或者可以由掺杂有n型掺杂剂和p型掺杂剂中的至少之一的硅形成，然而本公开不限于此。
中间层150可以具有单层或多层构造，或者可以具有预定的图案，然而本公开不限于此。
中间层150可以用于扩散从第三电极146供给的电流，以将该电流施加给第二半导体层126和第三半导体层132，这可以改善电流扩展，并且从而可以改善发光效率。
中间层150的厚度可以在0.01μm至2μm的范围内。如果厚度小于0.01μm，则电流扩展不充分。如果厚度大于2μm，则可以使发光效率劣化。
中间层150可以在低温气氛下生长，并且例如可以由选自GaN、InN、AlN、AlInN、InGaN、AlGaN和InAlGaN中的材料形成，然而本公开不限于此。
具体地，中间层150例如可以由具有组成InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。中间层150可以具有大于第二半导体层126和第三半导体层132的能带隙的能带隙。
中间层150例如可以包含比第二半导体层126和第三半导体层132大的量的Al。在一个实例中，中间层150可以具有组成InxAly1Ga1-x-y1N(0≤x≤1，0≤y1≤1，0≤x+y1≤1)，第二半导体层126可以具有组成InxAly2Ga1-x-y2N(0≤x≤1，0≤y2≤1，0≤x+y2≤1)，第三半导体层132可以具有组成InxAly3Ga1-x-y3N(0≤x≤1，0≤y3≤1，0≤x+y3≤1)，y1大于y2和y3。
例如，y1可以在0.2至0.5的范围内。在这种情况下，y2和y3可以小于0.2，然而本公开不限于此。
即，中间层150中的Al含量可以在第二半导体层126和第三半导体层132中的至少之一中的Al含量的2倍至5倍的范围内。
参考图16，发光器件100可以包括与第一段120邻接的第一中间层152、与第二段130邻接的第二中间层154、以及在第一中间层152与第二中间层154之间的第三中间层156。
第一中间层152、第二中间层154和第三中间层156中的至少之一可以具有双层构造，然而本公开不限于此。
第一中间层152和第二中间层154可以是由第二半导体层126和第三半导体层132与中间层150之间的能带隙差形成的二维电子气层。
图17是示出图16所示的中间层150与第二半导体层126和第三半导体层132之间的能带隙的图。
参考图16和图17，在具有不同能带隙的中间层150设置在第二半导体层126和第三半导体层132之间时，在中间层150与第二半导体层126和第三半导体层132接触的区域中出现了带偏移，以保持费米能级EF的平衡。
因此，具有带偏移区域ED的第一中间层152和第二中间层154可以形成在中间层150与第二半导体层126和第三半导体层132接触的区域上。
第一中间层152和第二中间层154设置有带偏移区域ED，从而形成电子在其上集中的二维电子气层。这样，第一中间层152和第二中间层154可以具有具有更高的电子可移动性，从而具有小于第三中间层156以及第二半导体层126和第三半导体层132的电阻。
第一中间层152和第二中间层154可以表现出从第三电极146供给的电流的容易的通过，从而改善了电流扩展。
换言之，第一中间层152和第二中间层154如图15所示可以具有导电性。
图18所示的发光器件100可以包括分别与图1和图2所示的发光器件100的第一有源层124和第二有源层134邻接的第一电子阻挡层128和第二电子阻挡层138。
参考图18，第一电子阻挡层128和第二电子阻挡层138的能带隙可以大于第一有源层124和第二有源层134的能带隙，并且可以用于防止从第一半导体层122和第三半导体层132注入的电子注入到第二半导体层126和第四半导体层136中而没有在第一有源层124和第二有源层134中进行再复合。
即，第一电子阻挡层128和第二电子阻挡层138可以提高电子与空穴在第一有源层124和第二有源层134中再复合的几率，并且可以防止电流泄漏。
第一电子阻挡层128和第二电子阻挡层138可以具有大于第一有源层124和第二有源层134中所包括的势垒层的能带隙的能带隙。例如，第一电子阻挡层128和第二电子阻挡层138可以是包含Al的半导体层，如p型AlGaN，然而本公开不限于此。
虽然图18所示的第一电子阻挡层128和第二电子阻挡层138示出为设置在第一有源层124和第二有源层134的下表面上，然而，第一电子阻挡层128和第二电子阻挡层138也可以设置在第一有源层124和第二有源层134的上表面上，然而本公开不限于此。
图19是示出根据第二实施方案的发光器件的立体图，图20是示出关于图19所示的发光器件的切割平面的第一替代实施方案的立体图，图21是示出关于图19所示的发光器件的切割平面的第二替代实施方案的立体图。
在图19至图21中，简要地示出或者省略了图1和图2所示的构造。
参考图19和图20，发光器件200可以包括支撑构件210和设置在支撑构件210上的发光结构(未示出)。发光结构可以包括第一段220和设置在第一段220上的第二段230。第一段220包括缓冲层212、依次设置在缓冲层212上的第一半导体层222和第二半导体层226以及在第一半导体层222与第二半导体层226之间的第一有源层224。第二段230包括第三半导体层232、第四半导体层236以及在第三半导体层232与第四半导体层236之间的第二有源层234。
省略了对支撑构件210、缓冲层212和发光结构的与图1和图2所示的相同的描述，而仅描述与图1和图2的区别。
发光结构可以具有从第四半导体层236形成至第一半导体层222的第一沟槽(未示出)，以暴露第一半导体层222的一部分。
第一沟槽可以具有选自多边形、半圆形、圆形和弯曲的边缘形状中的至少一种形状，然而本公开不限于此。
虽然实施方案将第一沟槽示出为形成在第一半导体层222中，但是第一沟槽也可以形成到第一半导体层222的已移除第一有源层224的表面上，然而本公开不限于此。
在这种情况下，第一电极242可以设置在第一沟槽内的第一半导体层222的暴露出的区域上。
在这种情况下，第一电极242可以具有等于或大于第一沟槽的深度的深度，然而本公开不限于此。
由于第一电极242与第一沟槽的内侧表面间隔开，所以第一电极242可以具有小于第一沟槽的宽度的宽度。
第二电极244可以设置在第四半导体层236上以覆盖第一沟槽。
虽然实施方案示出第二电极244为覆盖第一沟槽，但是第二电极244可以设置在第四半导体层236上以不与第一沟槽交叠，或者可以与第一沟槽部分交叠，然而本公开不限于此。
第二电极244可以电连接至第一电极242，并且可以具有等于或大于第一电极242的宽度的宽度，然而本公开不限于此。
第三电极246插入到形成在第三半导体层232的暴露出的区域中的孔(未示出)中。因为第三电极246的一部分设置在第三半导体层232的暴露出的区域上，并且第三电极246的另一部分设置在第二半导体层226上，所以，第二半导体层226和第三半导体层232可以彼此电连接。
孔的深度可以在第三半导体层232的暴露出的区域的厚度的1倍至3倍的范围内，并且，孔的宽度可以在该暴露出的区域的宽度的0.3倍至0.9倍的范围内，然而本公开不限于此。
第三半导体层232的暴露出的区域可以以与上述第一半导体层222的非交叠区域相同的方式来蚀刻，然而本公开不限于此。
具体地，虽然第三电极246示出为设置在第二半导体层226的表面上，但是，第三电极246可以设置在第二半导体层226中。
换言之，第二半导体层226可以在对应于孔的位置处设置有凹部(未示出)，并且，第三电极246可以容纳在该凹部中以电连接至第二半导体层226的内表面。
凹部的宽度在孔的宽度的0.5倍至1倍的范围内，然而本公开不限于此。
参考图21，第一绝缘层280可以设置在第一电极242与第一沟槽的内侧表面之间。
第一绝缘层280与第一电极242和第一沟槽的内表面接触，从而防止发光结构的短路并由此获得提高的可靠性。
第一绝缘层280可以由透光绝缘材料例如硅、环氧树脂等形成，然而本公开不限于此。
第一绝缘层280可以选择性地设置在第一沟槽的一部分内侧表面或整个内侧表面上，然而本公开不限于此。
参考图9至图18描述的特征适用于第二实施方案中示出的发光器件200，从而省略了其描述。
图22是示出根据第三实施方案的发光器件的立体图，图23是示出关于图22所示的发光器件的切割平面的第一替代实施方案的立体图，图24是示出关于图22所示的发光器件的切割平面的第二替代实施方案的立体图。
在图22至图24中，简要地示出或者省略了图1和图2所示的构造。
参考图22至图24，发光器件300可以包括支撑构件310和设置在支撑构件310上的发光结构(未示出)。发光结构可以包括第一段320和设置在第一段320上的第二段330。第一段320包括第一半导体层322、第二半导体层326以及在第一半导体层322与第二半导体层326之间的第一有源层324。第二段330包括第三半导体层332、第四半导体层336以及在第三半导体层332与第四半导体层336之间的第二有源层334。
第三实施方案中示出的支撑构件310可以是导电支撑构件，这不同于根据第一和第二实施方案的发光器件100和200的支撑构件110和210。
支撑构件310可以由具有良好导热率的材料即导电材料如金属和导电陶瓷形成。
支撑构件310可以具有单层、双层或多层形式。
具体地，支撑构件310可以由金属形成，例如，选自金(Au)、镍(Ni)、钨(W)、钼(Mo)、铜(Cu)、铝(Al)、钽(Ta)、银(Ag)、铂(Pt)和铬(Cr)中的任一种，或者可以由两种或更多种合金形成。支撑构件310可以是两种或更多种不同的材料的堆叠体。
支撑构件310可以有助于辐射来自发光器件300的热，从而提高发光器件300的热稳定性。
支撑构件310可以由半导体材料形成，例如，载体晶片，如硅(Si)、锗(Ge)、砷化镓(GaAs)、氧化锌(ZnO)、碳化硅(SiC)、锗硅(SiGe)、氮化镓(GaN)和氧化镓(Ga2O3)。
例如，在支撑构件310由Si以预定厚度或更小厚度形成时，可以表现出透光性，然而本公开不限于此。
支撑构件310可以由具有高的导热率的材料形成。为了光提取效率，支撑构件310的折射率可以小于发光结构的折射率。
为了提高光提取效率，支撑构件310可以设置有光提取图案(未示出)，然而本公开不限于此。
支撑构件310可以使用电化学气相沉积方法、使用共晶金属的接合方法等方法来形成。
金属接合层312可以设置在支撑构件310上，并且可以用于使得在施加电流期间在第一电极142的原子被电场移动时引起的电迁移最小化。金属接合层312可以包含与下部材料和粘合剂具有良好粘附性的至少一种金属。
可以在金属接合层312上形成用于防止电流扩散的抗扩散层(未示出)，然而本公开不限于此。
金属接合层312或抗扩散层例如可以由选自铜(Cu)、铌(Nb)、锡(Sn)、铟(In)、钪(Sc)、钽(Ta)、钒(V)、硅(Si)、铟(Ag)、金(Au)、锌(Zn)、锑(Sb)、铝(Al)、锗(Ge)、铪(Hf)、镧(La)、镁(Mg)、锰(Mn)、镍(Ni)、钯(Pd)、钨(W)、钌(Ru)、钼(Mo)、铱(Ir)、铑(Rh)、锆(Zr)和钛(Ti)中的至少一种金属或其合金形成。因而，金属接合层312可以具有单层或多层形式。
发光结构可以设置在金属接合层312上。因为已经参照图1和图2详细描述了发光结构，所以将省略对发光结构的描述。
可以在金属接合层312与发光结构之间设置第一电极342。
在这种情况下，第一电极342可以包括与第一段320的第一半导体层322接触的透明电极342a以及在透明电极342a与金属接合层312之间的反射电极342b。
当从第一有源层324和第二有源层334发出的光的一部分导向支撑构件310时，反射电极342b可以朝着发光结构的上部和侧部反射光，从而提高发光器件300的光提取效率。
为此，反射电极342b可以由具有良好反射率的材料形成。反射电极342b例如可以由选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf中的至少一种金属或其合金形成。或者，反射电极342b可以包括使用金属或合金以及透光导电材料的多个层，如ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等，并且更具体地，可以是IZO/Ni的堆叠体、AZO/Ag的堆叠体、IZO/Ag/Ni的堆叠体、AZO/Ag/Ni的堆叠体、Ag/Cu的堆叠体、Ag/Pd/Cu的堆叠体等。
透明电极342a可以将通过支撑构件310供给的电流朝着第一半导体层342扩散，并且可以选择性地包括透光导电层和金属层。在一个实例中，透明电极342a可以由选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOz、RuOx、RuOx/ITO、Ni、Pt、Ru、Ir、Rh、Ta、Mo、Ti、Ag、W、Cu、Cr、Pd、V、Co、Nb、Zr、Ni/IrOx/Au和Ni/IrOx/Au/ITO中的至少一种形成，并且可以具有单层或多层形式。
保护绝缘层314可以设置在第一电极342的外周边上。保护绝缘层314例如可以由选自氧化铝(Al2O3)、二氧化硅(SiO2)、氮化硅(Si3N4)、氮化铝(AlN)和二氧化钛(TiOx)中的至少一种形成。
发光结构可以具有形成在第一段320和第二段330中的第二沟槽(未示出)，第二沟槽可以从第一半导体层322延伸至第四半导体层336。
第二沟槽当俯视时可以具有选自多边形、半圆形、圆形和弯曲的边缘形状中的至少一种形状，然而本公开不限于此。
虽然实施方案示出第二沟槽为形成到第四半导体层336中，然而第二沟槽还可以形成到第四半导体层336的其上已经移除第二有源层334表面上，然而本公开不限于此。
在这种情况下，第二电极344可以设置在第二沟槽内的第四半导体层336的暴露出的区域上。
在这种情况下，第二电极344可以具有等于或大于第二沟槽的深度的深度，然而本公开不限于此。
由于第二电极344与第二沟槽的内侧表面间隔开，所以第二电极344可以具有小于第二沟槽的宽度的宽度。
第二电极344可以电连接至设置在第二沟槽下的第一电极342。
第二电极344可以电连接至第一电极342，并且可以的宽度小于第一电极342的宽度，然而本公开不限于此。
第三电极346插入到形成在第三半导体层332的暴露出的区域中的孔(未示出)中。因为第三电极346的一部分设置在第三半导体层332的暴露出的区域上，第三电极346的另一部分设置在第二半导体层326上，所以第二半导体层326和第三半导体层332可以通过第三电极346彼此电连接。
第三电极346与图1和图2所示的第三电极146相同，因此将省略其描述。
参考图24，第二绝缘层380可以设置在第二电极344与第二沟槽的内侧表面之间。
第二绝缘层380与第二电极344和第二沟槽的内表面接触，从而有利地防止发光结构的短路并因此获得提高的可靠性。
第二绝缘层380可以由透光绝缘材料例如硅、环氧树脂等形成，然而本公开不限于此。
第二绝缘层380可以选择性地设置在第二沟槽的一部分内侧表面或整个内侧表面上，然而本公开不限于此。
参考图9至图18描述的特征适用于第三实施方案中示出的发光器件300，从而省略其描述。
图25是示出根据第四实施方案的发光器件的立体图，图26是示出关于图25所示的发光器件的切割平面的第一替代实施方案的立体图，图27是示出关于图25所示的发光器件的切割平面的第二替代实施方案的立体图。
在图25至图27中，简要地示出或者省略图1和图2以及图22至图24所示的构造。
参考图25至图27，发光器件300可以包括支撑构件310和设置在支撑构件310上的发光结构(未示出)。发光结构可以包括第一段320和设置在第一段320上的第二段330。第一段320包括第一半导体层322、第二半导体层326以及在第一半导体层322与第二半导体层326之间的第一有源层324。第二段330包括第三半导体层332、第四半导体层336以及在第三半导体层332与第四半导体层336之间的第二有源层334。
根据第四实施方案的发光器件300具有与第五实施方案的发光器件400非常相似的构造。
在这种情况下，支撑构件310可以包括第一支撑部310a和与第一支撑部310a间隔开的第二支撑部310b。
因为已经参考图22至图24对支撑构件310进行了详细描述，所以下文中将省略对支撑构件310的详细描述。
金属接合层312和保护绝缘层314可以设置在支撑构件310上。因为已经参考图22至图24详细地描述了金属接合层312和保护绝缘层314，所以下文中将省略其描述。
设置在第一支撑部310a上的发光结构(未示出)可以设置有第二沟槽(未示出)。第一电极342可以设置在第一支撑部310a和与第一支撑部310a接触的第一半导体层322之间，第二电极344可以设置为将第一电极342电连接至设置为通过第二沟槽暴露的第四半导体层336。这样，第一半导体层322和第四半导体层336可以彼此电连接。
因为已经参考图22和图24详细描述了第二沟槽以及第一电极342和第二电极344，所以下文中将省略其描述。
设置在第二支撑部310b上的发光结构可以设置有从第一半导体层322延伸至第三半导体层332的第三沟槽(未示出)。
虽然实施方案示出第三沟槽形成到第三半导体层332中，然而第三沟槽还可以形成到第三半导体332的其上已经移除第二半导体层326的表面上，然而本公开不限于此。
在这种情况下，第三电极346可以设置在第三沟槽内的第二半导体层326和第三半导体层332的暴露出的区域上。
第三电极346的长度可以等于或大于第三沟槽的深度，然而本公开不限于此。
第三电极346可以与第三沟槽的一部分间隔开。
具体地，第三沟槽可以包括：具有第一宽度(未示出)的第一沟槽部(未示出)，第一沟槽部从第一半导体层322延伸至第一有源层324或第二半导体层326的一部分；以及具有小于第一宽度的第二宽度(未示出)的第二沟槽部(未示出)，第二沟槽部从第二半导体层326延伸至第三半导体层332的一部分。
由于第三电极346与第三沟槽的内表面间隔开并且与第二沟槽的内表面接触，所以提供给第三电极346的电流可以扩散至第二半导体层326和第三半导体层332。
参考图27，第二绝缘层380可以设置在第二沟槽的内侧表面与第二电极344之间，并且可以用于防止发光结构与第二电极344之间的短路。因为已经参考图23详细描述了第二绝缘层380，所以将第二绝缘层380的描述省略。
第三绝缘层382可以设置在第三沟槽的第一沟槽部与第三电极346之间。第三绝缘层382可以限定具有第三宽度(未示出)的第四沟槽，并且可以用于防止发光结构与第三电极346之间的短路。
第三宽度可以在第二宽度的1倍和1.5倍的宽度的范围内，然而本公开不限于此。
在这种情况下，第三绝缘层382可以设置在第三沟槽的内侧表面的一部分上或者在第二沟槽内的第三半导体层332的暴露出的区域上，然而本公开不限于此。
第二绝缘层380和第三绝缘层382可以有利地提高发光器件300的可靠性。
在这种情况下，第四电极349可以设置在对应于第三绝缘层382的第四沟槽的位置处，以电连接至第三电极346。第四电极349可以具有单层或多层形式。
虽然设置在第四电极349周围的第三绝缘层382和保护绝缘层314示出为彼此分离，但是保护绝缘层314和第三绝缘层382可以彼此整体形成，然而本公开不限于此。
第四电极349可以具有与第一电极342相同的构造，或者可以是透明电极或反射电极，然而本公开不限于此。
虽然第四实施方案中没有示出，但是可以在第一电极342和第四电极349中的至少之一与发光结构之间形成第二电流限制层(未示出)，以防止电流拥挤。第二电流限制层的特性可以与图13所示的第一电流限制层162的特性相同，然而本公开不限于此。
参考图9至图18描述的特征也适用于第四实施方案中示出的发光器件300，从而将省略其描述。
虽然第一实施方案中示出的发光器件100和第二实施方案中示出的发光器件200为水平类型，但是发光器件100和200可以倒装接合至发光器件封装件，然而本公开不限于此。
图28是示出根据第五实施方案的发光器件的立体图，图29是示出关于图28所示的第一发光单元至第四发光单元的连接方法的实施方案的立体图。
参考图28，发光器件400可以包括支撑构件410以及设置在支撑构件410上的第一段420和第二段430。发光器件400可以包括分为第一发光单元BD1至第四发光单元BD4的发光结构。
支撑构件410可以由与第一至第四实施方案中示出的支撑构件110、210和310中的至少之一相同的材料形成，并且在第五实施方案中描述为非导电支撑构件。
缓冲层412可以设置在支撑构件410上，并且可以用于缓和支撑构件410与发光结构之间的晶格失配以及确保容易生长多个半导体层。
因为已经参考图1和图2描述了缓冲层412，所以下文中将省略其描述。
虽然发光结构示出为分成具有相同构造的第一发光单元BD1至第四发光单元BD4，但是第一发光单元BD1至第四发光单元BD4可以具有不同的构造、尺寸、宽度和厚度中的至少之一。当然，本公开不限于此。
在这种情况下，第一发光单元BD1至第四发光单元BD4示出为与图1和图2所示的发光结构具有相同的构造，然而本公开不限于此。
因而，下文中将省略第一发光单元BD1至第四发光单元BD4的描述。
第一电极442可以设置在第一半导体层422上，第二电极444可以设置在第四半导体层436上，第三电极446可以设置在第二半导体层426和第三半导体层432二者上。
第一电极442可以设置在第一半导体层422的其中第一半导体层422的不与第一有源层424、第二半导体层426和第二段430交叠的并且暴露于外部的非交叠区域(未示出)上。
在这种情况下，非交叠部分可以通过蚀刻第一段420和第二段430的侧表面以将第一半导体层422的一部分暴露于外部来获得，然而本公开不限于此。
第二电极444可以设置在第四半导体层436上，并且可以通过导线(未示出)和连接电极(未示出)电连接至第一电极442。
第三电极446可以插入到在第三半导体层432的暴露出的区域中穿透的孔(未示出)中，使得第三电极446的一部分设置在第三半导体层432的暴露出的区域上而另一部分设置在第二半导体层426上。这样，第三电极446可以使第二半导体层426和第三半导体层432彼此电连接。
第三半导体层432的暴露出的区域可以以与上述第一半导体层422的非交叠区域相同的方式来蚀刻，然而本公开不限于此。
具体地，虽然第三电极446示出为设置在第二半导体层426的表面上，但是第三电极446也可以设置在第二半导体层426中。
第一电极442、第二电极444和第三电极446可以由导电材料形成，例如选自In、Co、Si、Ge、Au、Pd、Pt、Ru、Re、Mg、Zn、Hf、Ta、Rh、Ir、W、Ti、Ag、Cr、Mo、Nb、Al、Ni、Cu和WTi中的金属，或者可以包含其合金，并且可以包含透光导电材料，如IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等，以及金属，然而本公开不限于此。。
第一电极442、第二电极444和第三电极446中的至少之一可以具有单层或多层形式，然而本公开不限于此。
如图29所示，可以设置连接电极448，以将第一电极442和第二电极444以及第一发光单元BD1至第四发光单元BD4彼此电连接。
可以在第一段420和第二段430的至少一个侧表面上形成保护绝缘层449。连接电极448可以设置在保护绝缘层449的侧表面上，并且可以用于防止第一段420和第二段430的短路。
虽然第一发光单元BD1至第四发光单元BD4在图29中示出为彼此串联连接，但是第一发光单元BD1至第四发光单元BD4可以具有并联连接或者串联连接与并联连接的组合。当然，本公开不限于此。
因为可以在第一发光单元BD1与第二发光单元BD2以及第三发光单元BD3与第四发光单元BD4之间设置至少一个发光单元，所以第一发光单元BD1和第二发光单元BD2可以限定阵列，第三发光单元BD3和第四发光单元BD4可以限定阵列。
具体地，发光器件400可以构造为使得多个阵列限定多个矩阵并且可以根据各个发光单元的耦接方法而表现出串联连接、并联连接或串联连接与并联连接的组合。
在这种情况下，发光器件400的发光单元可以根据至少两个或更多个发光单元的电极连接方式而具有锯齿形布置或同心布置。
换言之，图28所示的发光器件400具有分为第一发光单元BD1至第四发光单元BD4的发光结构，并且发光结构具有与根据第一实施方案的发光器件100相同的构造。
然而，应注意，发光器件400的分为第一发光单元BD1至第四发光单元BD4的发光结构可以具有与根据第二至第四实施方案的发光器件200和300相同的构造，然而本公开不限于此。
图30是示出根据实施方案的包括发光器件的发光器件封装件的立体图。
虽然图30示出俯视型发光器件封装件，但是本公开不限于此，并且适用于侧视型发光器件封装件。
参考图30，发光器件封装件500可以包括发光器件510和其中设置有发光器件510的本体520。
本体520可以包括沿着第一方向(未示出)设置的第一分区522和沿着垂直于第一方向的第二方向(未示出)设置的第二分区524。第一分区522和第二分区524可以彼此整体形成，并且可以通过注模、蚀刻等形成，然而本公开不限于此。
第一分区522和第二分区524可以由选自树脂如邻苯二酰胺(PPA)、硅(Si)、铝(Al)、氮化铝(AlN)、AlOx、光敏玻璃(PSG)、聚酰胺9T(PA9T)、间规聚苯乙烯(SPS)、金属、蓝宝石(Al2O3)、氧化铍(BeO)、陶瓷和印刷电路板中的至少一种形成。
第一分区522和第二分区524的上表面根据使用目的和发光器件510的设计可以具有各种形状，包括例如三角形、正方形、多边形和圆形，然而本公开不限于此。
第一分区522和第二分区524限定其中设置发光器件510的腔s。腔s的垂直横截面可以具有杯形、凹陷的容器形状等形状。形成腔s的第一分区522和第二分区524可以向下倾斜，并且可以在其内表面处设置有不平坦结构，然而本公开不限于此。
腔s在俯视时可以具有各种形状，包括例如三角形、正方形、多边形和圆形，然而本公开不限于此。
可以在本体520的底面上设置第一引线框513和第二引线框514。第一引线框513和第二引线框514可以由金属形成，例如选自Ti、Cu、Ni、Au、Cr、Ta、Pt、Sn、Ag、P、Al、In、Pd、Co、Si、Ge、Hf、Ru、和Fe及其合金中的至少一种。
第一引线框513和第二引线框514可以具有单层或多层形式，然而本公开不限于此。
第一分区522和第二分区524的内侧表面可以基于第一引线框513和第二引线框514中的至少之一倾斜预定角度。从发光器件510发出的光的反射角可以根据入射角变化，这使得可以调节发射到外部的光的方向角。从发光器件510发射到外部的光的集中可以随着光的方向角减小而增加，但是可以随着光的方向角增加而减小。
本体520的内侧表面可以具有各种倾斜角度，然而本公开不限于此。
第一引线框513和第二引线框514可以电连接至发光器件510，并且还可以分别连接至外部电源(未示出)的正电极和负电极，从而用于对发光器件510提供电力。
在本实施方案中，发光器件510可以设置在第一引线框513上，第二引线框514可以与第一引线框513间隔开。具体地，发光器件510可以管芯接合至第一引线框513和通过导线(未示出)引线接合至第二引线框514，以从第一引线框513和第二引线框514接收电力。
第一引线框513和第二引线框514中的至少之一可以设置有用于安装发光器件510的突起部或凹部，然而本公开不限于此。
发光器件510可以接合至具有不同极性的第一引线框513和第二引线框514。
发光器件510可以分别导线接合或管芯接合至第一引线框513和第二引线框514，然而本公开不限于此。
虽然本实施方案的发光器件510描述为设置在第一引线框513上，但是本公开不限于此。
发光器件510可以附接至第一引线框513上的粘附构件(未示出)。
可以在第一引线框513与第二引线框514之间形成绝缘体516，以防止第一引线框513和第二引线框514的短路。
虽然本实施方案示例出了具有半圆形上部的绝缘体516，但是上部的形状可以根据注模方法而改变，并且本公开不限于此。
本体520可以设置有阴极标记517。阴极标记517可以用于帮助容易地区分发光器件510的极性，即，第一引线框513和第二引线框514的极性，从而防止在其电连接时混淆第一引线框513和第二引线框514。
发光器件510可以是发光二极管。发光二极管例如可以是发出红光、绿光、蓝光或白光的彩色发光二极管，或者可以是紫外光发光二极管，然而本公开不限于此。此外，可以在第一引线框513上安装多个发光器件510，并且可以在第一引线框513和第二引线框514中的每一个上安装至少一个发光器件510。发光器件510的数量和位置没有限制。
本体520可以包括填充在腔s中的树脂材料518。具体地，树脂材料518可以具有双重模制结构或三重模制结构，然而本公开不限于此。
树脂材料518可以采用膜的形式，并且可以包括荧光物质和光扩散剂中的至少之一，或者可以由不具有荧光物质或光扩散剂的透光材料形成，然而本公开不限于此。
图31是示出根据实施方案的包括发光器件的照明装置的立体图，图32是沿着图31的照明装置的线C-C'截取的截面图。
参考图31和图32，照明装置600可以包括本体610、耦接至本体610的盖630和位于本体610的相对端处的端帽650。
发光器件模块640可以耦接至本体610的下表面。本体610可以由具有优异导电性和散热效果的金属材料形成，以通过本体610的上表面将在发光器件封装件644中产生的热量排放到外部。
发光器件封装件644可以具有多种颜色，并且可以在印刷电路板642上设置为多行以形成阵列。此外，发光器件封装件644可以根据需要以相同的距离或不同的距离来设置，以使得能够调节亮度。印刷电路板642可以由金属芯PCB(MCPCB)、FR4PCB等形成。
发光器件封装件644可以包括引线框(未示出)以具有提高的辐射功能。因此，可以提高发光器件封装件644的可靠性和效率，并且可以延长发光器件封装件644的寿命和包括发光器件封装件644的照明装置600的寿命。
盖630可以具有圆形形状以包围本体610的下表面，然而本公开不限于此。
盖630保护发光器件模块640免受异物等。盖630可以包含扩散粒子，以防止从发光器件封装件644发出的光的炫目并确保光均一地发射到外部。可以在盖630的内表面和外表面中的至少之一上形成棱镜图案。此外，可以对盖630的内表面和外表面中的至少之一施加荧光物质。
由于从发光器件封装件644发出的光通过盖630释放到外部，所以盖630必须不仅具有优异的透光性还具有足以耐受从发光器件封装件644生成的热的耐热性。盖630可以由聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)等形成。
端帽650可以位于与本体610的相对端，并且用于气密性地密封功率器件(未示出)。端帽650可以设置有功率引脚652，这使得根据本实施方案的照明装置600能够直接用于已经移除现有的荧光灯的端子中而不需要单独的器件。
图33是根据一个实施方案的包括发光器件的液晶显示装置的分解立体图。
图33示出边缘光型液晶显示装置700，其可以包括液晶显示面板710和对液晶显示面板710辐射光的背光单元770。
液晶显示面板710可以使用从背光单元770生成的光来显示图像。液晶显示面板710可以包括滤色器衬底712和薄膜晶体管衬底714，这二者设置为彼此面对并且其间设置有液晶。
滤色器衬底712通过液晶显示面板710可以实现显示的图像的颜色。
薄膜晶体管衬底714通过驱动膜717电连接至其上安装有多个电路元件的印刷电路板718。薄膜晶体管衬底714可以响应于从印刷电路板718传输的驱动信号来将由印刷电路板718提供的驱动电压施加给液晶。
薄膜晶体管衬底714可以包括像素电极和形成在由透明材料如玻璃、塑料等形成的另外的衬底上的薄膜形式的薄膜晶体管。
背光单元770包括发出光的发光器件模块720、将从发光器件模块720发出的光改变成平面光并且将平面光发送给液晶显示面板710的导光板730、获得均一的亮度分布并且改善已经穿过导光板730的光的垂直光入射的多个膜752、764和766、以及朝着导光板730反射从导光板730向后发出的光的反射片747。
发光器件模块720可以包括多个发光器件封装件724和其上安装有多个发光器件封装件724以限定阵列的印刷电路板722。
背光单元770可以包括：将入射光从导光板730朝着液晶显示面板710扩散的扩散膜766、以及汇聚扩散的光以提高垂直入射的棱镜膜752。棱镜膜752可以包括保护膜764以保护棱镜膜752。
图34是根据一个实施方案的包括发光器件的液晶显示装置的分解立体图。下文中将不重复与图33中示出和描述的相同的构造。
图34示出垂直型液晶显示装置800，其包括液晶显示面板810和对液晶显示面板810辐射光的背光单元870。
液晶显示面板810与参考图33的描述相同，从而将省略其详细描述。
背光单元870可以包括多个发光器件模块823、反射片824、其中容纳有发光器件模块823和反射片824的底架830、扩散板840以及设置在发光器件模块823上的多个光学膜860。
每个发光器件模块823可以包括多个发光器件封装件822和其上安装有多个发光器件封装件822以形成阵列的印刷电路板821。
反射片824用于朝着液晶显示面板810反射从发光器件封装件822发出的光，从而改善光的使用效率。
从发光器件模块823发出的光被引入到扩散板840中，并且在扩散板840上设置光学膜860。光学膜860可以包括扩散膜866、棱镜膜850和保护膜864。
在此，照明装置600以及液晶显示装置700和800可以包括在照明系统和包括有发光器件封装件并用作灯的其它设备中，还可以包括在照明系统中。
此外，在根据实施方案中之一的发光器件中，发光器件可以在从AC电源AC接收到正向偏压和反向偏压时均发出光。
因而，发光器件在AC电力的提供期间不需要单独的整流电路，并且，发光器件的数量可以根据发光器件所消耗的电压来确定，然而本公开不限于此。
另外，单个芯片形式的发光器件可以在接收到正向偏压和反向偏压时均发出光，从而在其每单位面积上表现出提高的发光效率。
此外，由于发光器件关于正向偏压和反向偏压限定了电流通路，所以发光器件可以免受由于静电放电(ESD)而导致的受损，并且可以不需要单独的ESD保护装置。
结合实施方案描述的具体特征、结构和特性包括在本公开的至少一个实施方案中而不必包括在所有实施方案中。此外，本公开的任何具体实施方案的具体特征、结构或特性可以以适当的方式与一个或更多个其它实施方案组合，或者可以由实施方案所属领域的技术人员来改变。因此，应理解，与这种组合或变化相关联的内容也落入本公开的精神和范围内。
虽然已经参照大量示意性实施方案描述了实施方案，但是应理解，本领域技术人员可以在实施方案的固有方面的范围内设计出大量其它修改和应用。更具体地，可以对实施方案的具体构成元件进行各种变化和修改。此外，应理解，与变化和修改有关的差异也落入在所附权利要求中限定的本公开的精神和范围内。

Claims (28)

1.一种发光器件，包括：
导电支撑构件；
包括第一段和第二段的发光结构，
其中所述第一段包括设置在所述导电支撑构件上并且掺杂有第一掺杂剂的第一半导体层、掺杂有第二掺杂剂的第二半导体层、以及在所述第一半导体层与所述第二半导体层之间的第一有源层；
其中所述第二段包括设置在所述第一段上并且掺杂有所述第一掺杂剂的具有暴露出的区域的第三半导体层、设置在除了所述暴露出的区域之外的所述第三半导体层上的并且掺杂有所述第二掺杂剂的第四半导体层、以及在所述第三半导体层与所述第四半导体层之间的第二有源层；以及
其中从所述第一半导体层到所述第四半导体层形成有第二沟槽；
设置在所述导电支撑构件与所述第一半导体层之间的第一电极，所述第一电极电连接至所述第一半导体层；
设置在所述第二沟槽中的第二电极，所述第二电极电连接至所述第四半导体层和所述第一电极；以及
插入到垂直地穿透所述第三半导体层的所述暴露出的区域中的孔中以设置在所述暴露出的区域和所述第二半导体层上的第三电极，所述第三电极电连接至所述第二半导体层和所述第三半导体层。
2.根据权利要求1所述的发光器件，其中所述孔的深度是所述第三半导体层的厚度的1倍至3倍。
3.根据权利要求1所述的发光器件，其中所述孔的宽度是所述暴露出的区域的宽度的0.3倍至0.9倍。
4.根据权利要求1所述的发光器件，其中所述第二半导体层在对应于所述孔的位置处形成有凹部。
5.根据权利要求4所述的发光器件，其中所述凹部的宽度是所述孔的宽度的0.5倍至1倍。
6.一种发光器件，包括：
包括第一支撑部和与所述第一支撑部间隔开的第二支撑部的导电支撑构件；
包括第一段和第二段的发光结构，其中
所述第一段包括设置在所述第一支撑部和所述第二支撑部上并且掺杂有第一掺杂剂的第一半导体层、掺杂有第二掺杂剂的第二半导体层、以及在所述第一半导体层与所述第二半导体层之间的第一有源层；
其中所述第二段包括设置在所述第一段上并且掺杂有所述第一掺杂剂的第三半导体层、设置在所述第三半导体层上并且掺杂有所述第二掺杂剂的第四半导体层、以及在所述第三半导体层与所述第四半导体层之间的第二有源层；
其中在所述第一支撑部上形成有从所述第一半导体层延伸至所述第四半导体层的第二沟槽；以及
其中所述第二支撑部上形成有从所述第一半导体层延伸至所述第三半导体层的第三沟槽；
设置在所述第一支撑部与所述第一半导体层之间的第一电极，所述第一电极电连接至所述第一支撑部和所述第一半导体层；
设置在所述第二沟槽中并且电连接至所述第四半导体层和所述第一电极的第二电极；以及
设置为与所述第三沟槽内的所述第二半导体层和所述第三半导体层的暴露出的部分接触的第三电极，所述第三电极电连接至所述第二半导体层和所述第三半导体层。
7.根据权利要求1或6所述的发光器件，其中所述第一段的厚度等于或大于所述第二段的厚度。
8.根据权利要求1或6所述的发光器件，还包括在所述第一段与所述第二段之间的中间层。
9.根据权利要求8所述的发光器件，其中所述中间层包括：
设置在所述第一段上的第一中间层；以及
设置在所述第二段与所述第一中间层之间的第二中间层。
10.根据权利要求9所述的发光器件，其中所述第一中间层的能带隙与所述第二中间层的能带隙不同。
11.根据权利要求9所述的发光器件，其中所述第一中间层的折射率与所述第二中间层的折射率不同。
12.根据权利要求9所述的发光器件，其中所述第一中间层和所述第二中间层中的至少之一的电阻小于所述第二半导体层和所述第三半导体层中的至少之一的电阻。
13.根据权利要求9所述的发光器件，其中所述中间层包括在所述第一中间层与所述第二中间层之间的第三中间层；以及
其中所述第三中间层的电阻大于所述第一中间层和所述第二中间层中的至少之一的电阻。
14.根据权利要求13所述的发光器件，其中所述第一中间层、所述第二中间层和所述第三中间层包含铝(Al)；以及
其中所述第三中间层的铝浓度小于所述第一中间层和所述第二中间层中的至少之一的铝浓度。
15.根据权利要求9所述的发光器件，其中所述第二半导体层和所述第三半导体层以及所述中间层包含铝(Al)；以及
其中所述中间层的铝浓度大于所述第二半导体层和所述第三半导体层中的至少之一的铝浓度。
16.根据权利要求15所述的发光器件，其中所述中间层中的铝浓度是所述第二半导体层和所述第三半导体层中的至少之一中的铝浓度的2倍至5倍。
17.根据权利要求9所述的发光器件，其中所述中间层的厚度在约0.01μm至2μm之间。
18.根据权利要求9所述的发光器件，其中所述中间层包括透光导电层；以及
其中所述透光导电层包括氧化锌(ZnO)、氧化镁(MgO)和二氧化钛(TiO2)中的至少之一。
19.根据权利要求9所述的发光器件，其中所述中间层包括掺杂有所述第一掺杂剂和所述第二掺杂剂中的至少之一的二氧化硅(SiO2)。
20.根据权利要求1或6所述的发光器件，其中所述第一有源层和所述第二有源层发出不同波长的光。
21.根据权利要求1或6所述的发光器件，还包括：
电连接所述第一电极和所述第二电极的连接电极。
22.根据权利要求1或6所述的发光器件，其中所述第二电极的宽度等于或小于所述第一电极的宽度。
23.根据权利要求6所述的发光器件，其中所述第三沟槽包括：
具有第一宽度的第一沟槽部，所述第一沟槽部形成为从所述第一半导体层到所述第一有源层或所述第二半导体层的一部分；以及
具有小于所述第一宽度的第二宽度的第二沟槽部，所述第二沟槽部形成为从所述第二半导体层的一部分到所述第三半导体层的一部分。
24.根据权利要求23所述的发光器件，还包括：
设置在所述第二支撑部与所述第一半导体层之间并且在所述第一沟槽部的内侧表面上的第三绝缘层，所述第三绝缘层形成具有第三宽度的第四沟槽。
25.根据权利要求24所述的发光器件，其中所述第三宽度是所述第二宽度的1倍至1.5倍。
26.根据权利要求24所述的发光器件，其中所述第三电极接触所述第三绝缘层的内侧表面、所述第二半导体层的内侧表面和所述第三半导体层的内侧表面以及所述第三半导体层。
27.根据权利要求24所述的发光器件，还包括：
设置在对应于所述第三绝缘层的所述第四沟槽的位置上的第四电极，并且所述第四电极电连接所述第二支撑部和所述第三电极。
28.一种包括根据权利要求1或6所述的发光器件的照明系统。
CN201210125520.6A 2011-09-07 2012-04-25 发光器件 Active CN102983129B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR10-2011-0090803 2011-09-07
KR1020110090803A KR101877396B1 (ko) 2011-09-07 2011-09-07 발광소자
KR10-2011-0102995 2011-10-10
KR1020110102995A KR20130039353A (ko) 2011-10-10 2011-10-10 발광소자
KR10-2011-0104728 2011-10-13
KR1020110104728A KR20130040009A (ko) 2011-10-13 2011-10-13 발광소자 패키지
KR1020110107683A KR20130043708A (ko) 2011-10-20 2011-10-20 발광소자
KR10-2011-0107683 2011-10-20
KR1020110123139A KR101903776B1 (ko) 2011-11-23 2011-11-23 발광소자
KR10-2011-0123139 2011-11-23
KR10-2011-0129856 2011-12-06
KR1020110129856A KR101895925B1 (ko) 2011-12-06 2011-12-06 발광소자

Publications (2)

Publication Number Publication Date
CN102983129A CN102983129A (zh) 2013-03-20
CN102983129B true CN102983129B (zh) 2017-12-01

Family

ID=45936988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210125520.6A Active CN102983129B (zh) 2011-09-07 2012-04-25 发光器件

Country Status (5)

Country Link
US (1) US9070613B2 (zh)
EP (1) EP2568503B1 (zh)
JP (1) JP6000625B2 (zh)
CN (1) CN102983129B (zh)
TW (1) TWI543393B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
TW201312799A (zh) * 2011-09-02 2013-03-16 Syue-Min Li 發光二極體元件
KR101925915B1 (ko) * 2011-10-24 2018-12-06 엘지이노텍 주식회사 발광소자
US8890114B2 (en) * 2012-10-16 2014-11-18 Epistar Corporation Light-emitting device
KR102087935B1 (ko) * 2012-12-27 2020-03-11 엘지이노텍 주식회사 발광 소자
KR102024295B1 (ko) * 2013-02-05 2019-09-23 엘지이노텍 주식회사 발광 모듈
KR102019858B1 (ko) 2013-07-18 2019-09-09 엘지이노텍 주식회사 발광소자 및 조명시스템
US9923119B2 (en) * 2013-10-01 2018-03-20 Opto Tech Corporation White LED chip and white LED packaging device
JP2015188048A (ja) * 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
KR101452801B1 (ko) * 2014-03-25 2014-10-22 광주과학기술원 발광다이오드 및 이의 제조방법
US20150279671A1 (en) * 2014-03-28 2015-10-01 Industry-Academic Cooperation Foundation, Yonsei University Method for forming oxide thin film and method for fabricating oxide thin film transistor employing germanium doping
KR20160033815A (ko) * 2014-09-18 2016-03-29 삼성전자주식회사 반도체 발광소자
JP6617401B2 (ja) * 2014-09-30 2019-12-11 日亜化学工業株式会社 半導体発光素子
CN104465921B (zh) * 2014-12-24 2017-06-20 中国科学院半导体研究所 电容式结构的发光二极管集成芯片及其制备方法
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
US11063179B2 (en) 2015-06-05 2021-07-13 Ostendo Technologies, Inc. Light emitting structures with selective carrier injection into multiple active layers
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
JP6663668B2 (ja) * 2015-09-10 2020-03-13 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
US10396240B2 (en) 2015-10-08 2019-08-27 Ostendo Technologies, Inc. III-nitride semiconductor light emitting device having amber-to-red light emission (>600 nm) and a method for making same
WO2017150160A1 (ja) * 2016-02-29 2017-09-08 国立大学法人京都大学 熱輻射光源
KR102528300B1 (ko) * 2016-03-10 2023-05-04 삼성디스플레이 주식회사 디스플레이 장치
TWI723207B (zh) * 2016-08-18 2021-04-01 新世紀光電股份有限公司 微型發光二極體及其製造方法
US11241678B2 (en) * 2017-05-01 2022-02-08 Iowa State University Research Foundation, Inc. Metal oxide materials made using self-assembled coordination polymers
JP6986697B2 (ja) * 2017-06-28 2021-12-22 パナソニックＩｐマネジメント株式会社 紫外線発光素子
KR101977233B1 (ko) * 2017-09-29 2019-08-28 엘지디스플레이 주식회사 반사 전극, 그 제조 방법 및 반사 전극을 포함하는 유기발광 다이오드 표시장치
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
CN109037291B (zh) * 2018-08-01 2020-09-01 南京大学 全色型Micro-LED器件及其制备方法
US10862006B2 (en) 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11049992B2 (en) * 2019-07-11 2021-06-29 Pix Art Imaging Inc. Dual wavelength light emitting device, dual wavelength light transceiving device and display
RU2738170C1 (ru) * 2019-12-18 2020-12-09 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский технологический университет "МИСиС" Литниковая система для заливки крупногабаритных тонкостенных отливок, представляющих собой тела вращения из магниевых сплавов в атмосфере защитного газа, в формы из ХТС
RU2765561C1 (ru) * 2021-03-24 2022-02-01 Федеральное государственное бюджетное учреждение науки Институт металлургии материаловедения им. А.А. Байкова Российской академии наук (ИМЕТ РАН) Способ литья кольцевых заготовок из алюминиевых или магниевых сплавов
RU2762692C1 (ru) * 2021-03-24 2021-12-22 Федеральное государственное бюджетное учреждение науки Институт металлургии и материаловедения им. А.А. Байкова Российской академии наук (ИМЕТ РАН) Способ литья кольцевых заготовок из алюминиевых или магниевых сплавов
TWI827271B (zh) * 2022-09-23 2023-12-21 國立清華大學 光電元件
CN116799618B (zh) * 2023-08-24 2023-10-31 武汉鑫威源电子科技有限公司 一种电调节垂直面发射氮化镓激光器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097424A (zh) * 2009-12-10 2011-06-15 Lg伊诺特有限公司 发光器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP3494841B2 (ja) * 1994-03-22 2004-02-09 豊田合成株式会社 ３族窒化物半導体発光素子
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
US20050127374A1 (en) * 2003-12-16 2005-06-16 Chao-Huang Lin Light-emitting device and forming method thereof
US7271420B2 (en) * 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
TWI255055B (en) * 2005-06-29 2006-05-11 Chunghwa Picture Tubes Ltd Light emitting diode and method for improving luminescence efficiency thereof
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2007095844A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
JP2007149791A (ja) * 2005-11-24 2007-06-14 Univ Meijo 半導体発光素子および半導体発光素子の作成方法
DE102006046038A1 (de) * 2006-09-28 2008-04-03 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
DE102009060747A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
KR101925915B1 (ko) * 2011-10-24 2018-12-06 엘지이노텍 주식회사 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097424A (zh) * 2009-12-10 2011-06-15 Lg伊诺特有限公司 发光器件

Also Published As

Publication number Publication date
JP2013058729A (ja) 2013-03-28
US9070613B2 (en) 2015-06-30
TW201312786A (zh) 2013-03-16
EP2568503A3 (en) 2016-06-29
US20130056785A1 (en) 2013-03-07
EP2568503A2 (en) 2013-03-13
CN102983129A (zh) 2013-03-20
TWI543393B (zh) 2016-07-21
EP2568503B1 (en) 2020-03-11
JP6000625B2 (ja) 2016-10-05

Similar Documents

Publication Publication Date Title
CN102983129B (zh) 发光器件
US8643048B2 (en) Light emitting device
CN102751271B (zh) 发光器件阵列
US9343629B2 (en) Light emitting device
EP2858127B1 (en) Light emitting diode
CN102969415B (zh) 发光器件
US8994058B2 (en) Light emitting device having an ohmic layer with a plurality of protruding contact portions
US8575638B2 (en) Light emitting device
JP6026138B2 (ja) 発光素子パッケージ及び照明システム
KR101978632B1 (ko) 발광소자
US8445924B2 (en) Light emitting device
KR101903776B1 (ko) 발광소자
KR101709991B1 (ko) 발광소자 및 이의 제조방법
KR102237113B1 (ko) 발광소자
EP2482342B1 (en) Light emitting device
CN102468420B (zh) 发光器件
KR102019751B1 (ko) 발광소자
KR101824885B1 (ko) 발광소자
KR20130062769A (ko) 발광소자
KR20130096966A (ko) 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210816

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right