CN102982774B - 驱动电路和显示装置 - Google Patents

驱动电路和显示装置 Download PDF

Info

Publication number
CN102982774B
CN102982774B CN201210336321.XA CN201210336321A CN102982774B CN 102982774 B CN102982774 B CN 102982774B CN 201210336321 A CN201210336321 A CN 201210336321A CN 102982774 B CN102982774 B CN 102982774B
Authority
CN
China
Prior art keywords
clock signal
transistor
driving circuit
signal line
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210336321.XA
Other languages
English (en)
Other versions
CN102982774A (zh
Inventor
宫本素明
落合孝洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN102982774A publication Critical patent/CN102982774A/zh
Application granted granted Critical
Publication of CN102982774B publication Critical patent/CN102982774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种驱动电路和显示装置。该驱动电路具有多个输出电路，该多个输出电路的每一个输出电路具有：扫描信号线；第一晶体管，控制该扫描信号线与时钟信号线之间的电连接；第一节点，与第一晶体管的栅极连接，在包含对扫描信号线输出有效电位的期间的期间、即第一期间内成为有效电位；第二晶体管，进行控制，以使得在第一期间以外的期间即第二期间内电连接控制无效信号线与第一节点，其中无效信号线保持不使晶体管导通的电位即无效电位；第二节点，与第二晶体管的栅极连接，其中，第二节点具有用于保持有效电位的2种充电定时。

Description

驱动电路和显示装置
技术领域
本发明涉及一种驱动电路和使用了该驱动电路的显示装置。
背景技术
目前，液晶显示装置作为计算机等信息通信终端或电视接收机的显示装置而被广泛使用。并且，有机EL显示装置(OLED)、场发射显示装置(FED)等作为薄型显示装置也被广泛周知。液晶显示装置是如下的装置，其通过改变电场来改变被封入在2个基板之间的液晶组件的取向，并控制通过2个基板与液晶组件的光的透射率从而显示图像。
在包含这种液晶显示装置，并对画面中的各像素施加与预定灰阶值对应的电压的显示装置中，配置有用于对各像素施加与灰阶值对应的电压的像素晶体管。一般，画面的1行量的像素晶体管的栅极连接在一条信号线(以下称为“扫描信号线”)上，该扫描信号线由驱动电路被控制为对各行依次输出使该像素晶体管导通的有效电压。日本特开2007-095190号公报中公开了不产生贯穿电流而能够更加稳定动作的驱动电路的示例。
发明内容
在图16中作为驱动电路中包含的多个输出电路的一个示例示出了用于向扫描信号线Gn输出的输出电路910。图17是图16的输出电路910的动作时序图。Vn表示时钟信号，VGPL的电位被固定为低(Low)电位。时钟信号Vn是周期相同、定时不同的8个时钟信号即8相时钟信号，在该电路中将扫描信号线Gn-2成为高(High)电位作为触发，改变节点N1和节点N2的电位，将时钟信号Vn的高电位输出至扫描信号线Gn。
图18示意性地示出了使输出电路910动作时的节点N2的电压变化的详细情况。节点N2在没有向扫描信号线Gn输出高电位期间内，为了导通晶体管T2而需要被保持在高电位上，但晶体管T3、T4及T7发生泄漏，造成电位逐渐下降。为了补充电位下降在成为时钟信号Gn+4的高电位的定时通过二极管连接的晶体管T3进行充电，并保持节点N2的高电位。
在上述驱动电路的输出电路中，为了减少因晶体管T5的漏极侧的电位变化导致的晶体管T5的充放电次数，考虑使用更多相的时钟，降低时钟信号Vn的频率。例如，图19示出了对上述输出电路910的时钟信号Vn使用了16相时钟时的时序图。此时，由于时钟Vn+4的间隔增大，因此对节点N2进行充电的机会减少，如图20所示，有可能不能维持节点N2的电位。
本发明是鉴于上述情况而完成的，其目的在于：提供一种即使在使用了更多相的时钟的情况下，也输出稳定的扫描信号且显示质量高的显示装置。
本发明的显示装置的驱动电路，其对多条扫描信号线依次输出使晶体管导通的电位、即有效电位，该驱动电路的特征在于，包括分别与所述多条扫描线电连接的多个输出电路，所述多个输出电路中的一个输出电路，包括：第一晶体管，其控制所述多条扫描信号线中的一条扫描信号线与时钟信号线之间的电连接；第一节点，其与所述第一晶体管的栅极连接，在包含所述有效电位被输出到所述扫描信号线的期间的期间、即第一期间内成为有效电位；第二晶体管，进行控制，以使得在所述第一期间以外的期间、即第二期间内将无效信号线与所述第一节点电连接，所述无效信号线保持不使晶体管导通的电位、即无效电位；以及第二节点，与所述第二晶体管的栅极连接，其中，所述第二节点具有用于保持有效电位的两种充电定时。
并且，在本发明驱动电路中，也可以是，在所述一个输出电路上，为了使所述第二节点保持有效电位，共同连接有第一充电线与第二充电线，该第一充电线通过具有整流作用的元件连接，该第二充电线通过具有整流作用的元件连接。
并且，在本发明驱动电路中，也可以是，所述第一充电线和所述第二充电线中的任一方接收被输入至所述多个输出电路的同一周期内的多个时钟信号中的一个时钟信号，另一方被输入所述多个输出电路中的其他输出电路的一条扫描信号线。
并且，在本发明驱动电路中，所述一个时钟信号能够设为如下的时钟信号，即：在被输入到所述多个输出电路中的同一周期内的多个时钟信号中的、被输入到与所述第一晶体管连接的所述时钟信号线的时钟信号成为有效电压的定时的前2分之1周期的期间内成为有效电压的时钟信号。其中，2分之1周期的期间是指时钟信号的周期。
并且，在本发明驱动电路中，也可以是，所述其他输出电路的一条扫描信号线的输出，是在向所述一条输出电路的扫描信号线输出之后紧接着依次被输出的3个输出中的任一个输出。
并且，在本发明驱动电路中，也可以是，在所述第一充电线和所述第二充电线中接收被输入到所述多个输出电路的同一周期内的多个时钟信号中的、2个不同的时钟信号。
本发明的显示装置是在画面上具有多个像素的显示装置，包括：上述驱动电路中的任一个驱动电路；以及像素晶体管，其配置在所述多个像素中的每个像素上，用于将基于灰阶值的电压保持在所述多个像素的每一个中，其中，所述驱动电路的扫描信号线与所述画面的1行量的所述像素的所述像素晶体管的栅极连接。
附图说明
图1是示意性地示出本发明一个实施方式的显示装置的图。
图2是表示图1的显示面板的结构的图。
图3是表示图2的输出电路的电路结构的图。
图4是图3的输出电路的动作时序图。
图5是示意性地示出使用了图3的输出电路的动作的节点N2的电位变化的详细情况的图。
图6是表示第二实施方式显示装置的输出电路的结构的图。
图7是示意性地示出使用了图6的输出电路的动作的节点N2的电位变化的详细情况的图。
图8是表示第三实施方式显示装置的输出电路的结构的图。
图9是示意性地示出使用了图8的输出电路的动作的节点N2的电位变化的详细情况的图。
图10是表示第四实施方式显示装置的输出电路的结构的图。
图11是图10的输出电路的动作时序图。
图12是示意性地示出使用了图10的输出电路的动作的节点N2的电位变化的详细情况的图。
图13是表示图10的输出电路的变形例即输出电路的图。
图14是图13的输出电路的动作时序图。
图15是示意性地示出使用了图13的输出电路的动作的节点N2的电位变化的详细情况的图。
图16是表示输出电路的一个示例的图。
图17是图16的输出电路的动作时序图。
图18是示意性地示出使用了图16的输出电路的动作的节点N2的电位变化的详细情况的图。
图19是使用了16相时钟的情况下的时序图。
图20是示意性地示出在图19情况下的节点N2的电位变化的详细情况的图。
附图标记
100显示装置
110顶框
120底框
200显示面板
202显示区域
210驱动电路
220TFT基板
230滤色片基板
260驱动IC
310输出电路
320输出电路
330输出电路
361第一充电线
362第二充电线
410输出电路
420输出电路
910输出电路
具体实施方式
下面，参照附图对本发明的第一实施方式～第四实施方式进行说明。另外，在附图中，对相同或同等要素添加相同符号，省略重复说明。
[第一实施方式]
图1示意性地示出了本发明一个实施方式的显示装置100。如该图所示，显示装置100由固定为被顶框和底框夹持的显示面板200等构成。另外，在本实施方式中，显示面板200被设为是液晶显示面板。
图2示出了图1的显示面板200的结构。显示面板200具有TFT(Thin Film Transistor：薄膜晶体管)基板220与滤色片基板230这两个基板，在这两个基板之间密封有液晶组件。TFT基板220具有被配置在显示区域202两侧的驱动电路210与控制驱动电路210的驱动IC(Integrated Circuit)260。驱动电路210对扫描信号线G1～G480依次施加预定电压。驱动IC260对在显示区域202中以垂直交叉于扫描信号线G1～G480的方式延伸的未图示的多条数据信号线施加与像素的灰阶值对应的电压。并且，驱动电路210具有分别连接在扫描信号线Gn(n＝1～480)上的输出电路310。显示区域202的一侧的输出电路310控制奇数编号的扫描信号线Gn(n：奇数)，另一侧的输出电路310控制偶数编号的扫描信号线Gn(n：偶数)。
图3是表示输出电路310的电路结构的图，图4是图3的输出电路310的动作时序图。输出电路310在周期相同、定时不同的16个定时信号即16相时钟信号下动作。由于驱动偶数扫描信号线的驱动电路与驱动奇数扫描信号线的驱动电路分别被配置在显示区域202的两侧，因此只有配置在显示区域202一侧的驱动电路210实质上在8相时钟下动作。
接着，对输出电路310的动作进行说明。其中，Vn表示时钟信号，VGPL的电位被固定为低(Low)电位。这些信号均从输出电路310的外部输入。首先，当扫描信号线Gn-2成为高(High)电位时，由于晶体管T7的栅极成为高电位而晶体管T7导通，因此节点N2被连接在VGPL上而变为低电位。并且，由于该扫描信号线Gn-2也被输入到二极管连接的晶体管T1中，因此与此连接的节点N1成为高电位(有效电位)，使电容C1产生电位差，并且导通晶体管T5。由于节点N1也成为晶体管T4的栅极信号，因此节点N2也通过晶体管T4与VGPL连接并被置为低电位。
接着，当时钟信号Vn成为高电位时，由于晶体管T5导通因此电容C1的一个电极电位成为高电位，由于所谓的自举升压使得另一个电极侧即晶体管T5的栅极电位被进一步提高。由此，扫描信号线Gn的高电位被确定。在扫描信号线Gn为高电位的写入期间内，对未图示的数据信号线施加基于各像素的灰阶值的数据信号电压，由于后述的扫描信号线Gn的下降，因此在像素保持所施加的基于灰阶值的电压。
当时钟信号Vn成为低电位时，扫描信号线Gn也成为低电位，但为了进一步确定低电位，将成为高电位的时钟信号Vn+4输入到二极管连接的晶体管T3中，并将节点N2置为高电位，栅极上连接有成为高电位的节点N2的晶体管T6使扫描信号线Gn与VGPL导通，并将扫描信号线Gn取为低电位。另一方面，将在2个水平驱动期间后成为高电位的扫描信号线Gn+4输入至晶体管T9的栅极，使节点N1与VGPL导通，并将节点N1取为低电位。
其中，在本实施方式中，输出电路310具有第一充电线361与第二充电线362。其中第一充电线361通过起整流元件作用的、二极管连接的晶体管T3连接在N2上，施加时钟信号Vn+4。并且，第二充电线362通过二极管连接的晶体管T3A连接在节点N2上，施加时钟信号Vn+12。因此，如图5所示，不仅使用时钟信号Vn+4进行充电，而且还在时钟信号Vn+4为低电位的期间内使用成为高电位的时钟信号Vn+12进行充电，因此可以保持节点N2的高电位，驱动电路能够输出更稳定的扫描信号，能够提高显示装置的显示质量。其中，被施加在第二充电线362上的时钟信号被设为时钟信号Vn+12，但只要是在时钟信号Vn成为高电位(有效电位)的前2分之1周期的期间内成为有效电位的时钟信号即可。
[第二实施方式]
对本发明的第二实施方式进行说明。由于第二实施方式涉及的显示装置的结构与第一实施方式的图1和图2所示的结构相同，因此省略重复说明。图6示出了第二实施方式显示装置的输出电路320的结构。与第一实施方式中的输出电路310不同的是被输入到晶体管T3中的信号不是时钟信号Vn+4，而是输入扫描信号线Vn+4的输出。
图7示意性地示出了使用了图6的输出电路的动作的定时的详细情况。在时钟信号Vn成为高电位时保持用于不使晶体管T5导通的节点N2的高电位即可。因此，如图7所示，基本上只要有被输入到第二充电线362的时钟信号Vn+12的定时下的充电即可。然而，在向扫描信号线Gn进行了输出之后的定时，由于需要将节点N2降至Low电位，因此在第一充电线361中施加有在一个垂直同步期间内一次成为高电位的扫描信号线Gn+4的输出。由此，在时钟信号Vn+12以外的定时向节点N2的充电几乎消失，因此对例如晶体管T2和晶体管T6的负荷减少，从而能够抑制阈值电压漂移等的发生，同时可以在时钟信号Vn成为高电压时维持节点N2的高电位。因此，驱动电路能够输出更稳定的扫描信号，能够提高显示装置的显示质量。
[第三实施方式]
对本发明的第三实施方式进行说明。由于第三实施方式涉及的显示装置的结构与第一实施方式的图1和图2所示的结构相同，因此省略重复说明。图8示出了第三实施方式显示装置涉及的输出电路330的结构。与第二实施方式中的输出电路320不同的是被输入到第一充电线361和晶体管T9的栅极的信号不是扫描信号线Gn+4的输出，而是成为扫描信号线Gn+3的输出。
图9示意性地示出了使用了图8的电路的动作的定时。与第二实施方式一样，第一充电线361施加有在一个垂直同步期间内一次成为高电位的扫描信号线Gn+3的输出，但扫描信号线Gn+3在比扫描信号线Gn+4早一个的定时成为高电位，因此如图9所示，能够更早地将节点N2提高至高电位、即将节点N1降至低电位。由此，能够缩短与扫描信号线Gn输出直接相关的晶体管T5的栅极电压高的期间，能够抑制晶体管T5的阈值电压漂移。并且，由于在时钟信号Vn+12以外的定时对节点N2的充电几乎消失，因此对晶体管T2和晶体管T6的负荷减少，从而能够抑制这些晶体管的阈值电压漂移等情况的发生。并且，由于能够在时钟信号Vn成为高电位时保持节点N2的高电位，因此驱动电路能够输出更稳定的扫描信号，能够提高显示装置的显示质量。其中，被施加在第一充电线361中的扫描信号线的输出设为扫描信号线Gn+3的输出，但只要是扫描信号线Gn的输出的紧接着之后的其他扫描信号线的3个输出中的任一个输出即可。
[第四实施方式]
第四实施方式涉及的显示装置的结构与第一实施方式的图1和图2所示的结构相同，因此省略重复说明。图10示出了第四实施方式显示装置涉及的输出电路410的结构。并且，图11示出了使用了输出电路410时的动作的时序图。与第一实施方式中的输出电路301不同的是没有使用二极管连接的晶体管T3A，晶体管T3中输入有8相时钟信号Vm+2。即使是这种情况，如图12所示，也能够保持节点N2的高电位，因此驱动电路能够输出更稳定的扫描信号线，能够提高显示装置的显示质量。
图13示出了输出电路410的变形例即输出电路420，图14示出了输出电路420的动作时序图。与输出电路410不同的是，被输入到二极管连接的晶体管T3的8相时钟信号是与时钟信号Vm+2的定时不同的时钟信号Vm、被输入到晶体管T9的栅极内的信号是向扫描信号线Gn+3的输出信号。在为这种结构时，如图15所示，能够更早地降低节点N1的高电位，能够缩短与扫描信号线Gn输出直接相关的晶体管T5的栅极电压高的期间，能够抑制晶体管T5的阈值电压漂移。并且，由于能够保持节点N2的高电位，因此驱动电路能够输出更稳定的扫描信号线，能够提高显示装置的显示质量。
并且，在上述各实施方式显示装置中，假设使用8相或16相时钟信号，但也能够使用除此以外的时钟信号。
并且，上述各实施方式液晶显示装置不限于液晶显示装置，也能够用于有机EL显示装置、场发射显示器装置(FED)和使用移位寄存器作为驱动电路的其他显示装置。
此外，尽管已说明了目前被看作为本发明的特定实施例的这些实施例，但应当理解可以对这些实施例进行各种修改，并且意图是所附权利要求书涵盖所有这些修改而落入本发明的真实构思和范围内。

Claims (6)

1.一种显示装置的驱动电路，其对多条扫描信号线依次输出使晶体管导通的电位、即有效电位，该驱动电路的特征在于，
包括分别与所述多条扫描信号线电连接的多个输出电路，
所述多个输出电路中的一个输出电路，包括：
第一晶体管，其控制所述多条扫描信号线中的一条扫描信号线与时钟信号线之间的电连接；
第一节点，其与所述第一晶体管的栅极连接，在包含所述有效电位被输出到所述扫描信号线的期间的期间、即第一期间内成为有效电位；
第二晶体管，进行控制，以使得在所述第一期间以外的期间、即第二期间内将无效信号线与所述第一节点电连接，所述无效信号线保持不使晶体管导通的电位、即无效电位；以及
第二节点，与所述第二晶体管的栅极连接，
其中，所述第二节点为了保持有效电位而在第一充电期间和第二充电期间被充电，
所述时钟信号线供给第一时钟信号，
与所述第二节点连接的第一充电线供给第二时钟信号，
与所述第二节点连接的第二充电线供给第三时钟信号，
所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号分别是8相时钟的任一种，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号的周期相同、相位彼此不同，
所述第二时钟信号在所述第一充电期间对所述第二节点进行充电，
所述第三时钟信号在所述第二充电期间对所述第二节点进行充电。
2.根据权利要求1所述的驱动电路，其特征在于，
为了使所述第二节点保持有效电位，所述第一充电线通过具有整流作用的元件与所述第二节点连接，所述第二充电线通过具有整流作用的元件与所述第二节点连接。
3.根据权利要求2所述的驱动电路，其特征在于，
所述第一充电线和所述第二充电线中的任一方接收被输入至所述多个输出电路的同一周期内的多个时钟信号中的一个时钟信号，另一方与所述多个输出电路中的其他输出电路的一条扫描信号线连接。
4.根据权利要求3所述的驱动电路，其特征在于，
所述第一时钟信号或所述第二时钟信号是如下的时钟信号，即：被输入到与所述第一晶体管连接的所述时钟信号线的时钟信号成为有效电压的定时的前2分之1周期的期间内成为有效电压的时钟信号。
5.根据权利要求3所述的驱动电路，其特征在于，
所述其他输出电路的一条扫描信号线的输出，是在向所述一个输出电路的扫描信号线输出后紧接着依次被输出的3个输出中的任一个输出。
6.一种显示装置，其在画面上具有多个像素，该显示装置的特征在于，包括：
权利要求1所述的驱动电路；以及
像素晶体管，其配置在所述多个像素中的每个像素上，用于将基于灰阶值的电压保持在所述多个像素的每一个中，
其中，所述驱动电路的扫描信号线与所述画面的1行量的所述像素的所述像素晶体管的栅极连接。
CN201210336321.XA 2011-09-06 2012-09-05 驱动电路和显示装置 Active CN102982774B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-193730 2011-09-06
JP2011193730A JP5836024B2 (ja) 2011-09-06 2011-09-06 駆動回路及び表示装置

Publications (2)

Publication Number Publication Date
CN102982774A CN102982774A (zh) 2013-03-20
CN102982774B true CN102982774B (zh) 2015-01-21

Family

ID=47752780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210336321.XA Active CN102982774B (zh) 2011-09-06 2012-09-05 驱动电路和显示装置

Country Status (3)

Country Link
US (1) US8947338B2 (zh)
JP (1) JP5836024B2 (zh)
CN (1) CN102982774B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761949B (zh) 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 栅极驱动电路以及驱动方法
US11361703B2 (en) * 2019-03-28 2022-06-14 Ordos Yuansheng Optoelectronics Co., Ltd. Gate driving unit including four clock signals, gate driving method, gate driving circuit, display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755765A (zh) * 2004-10-01 2006-04-05 三星电子株式会社 移位寄存器、具备其的栅极驱动电路和显示板及其方法
CN1941207A (zh) * 2005-09-29 2007-04-04 株式会社日立显示器 移位寄存器电路以及使用它的显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
KR101110133B1 (ko) * 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR101066493B1 (ko) * 2004-12-31 2011-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
KR101107703B1 (ko) * 2005-05-26 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터
TWI511116B (zh) * 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
JP5318117B2 (ja) * 2008-12-10 2013-10-16 シャープ株式会社 走査信号線駆動回路、シフトレジスタ、およびシフトレジスタの駆動方法
TWI410944B (zh) * 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器
JP5719103B2 (ja) * 2009-06-26 2015-05-13 株式会社ジャパンディスプレイ 表示装置
WO2011055569A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP5356208B2 (ja) * 2009-12-25 2013-12-04 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
JP5191522B2 (ja) * 2010-10-29 2013-05-08 三菱電機株式会社 シフトレジスタ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755765A (zh) * 2004-10-01 2006-04-05 三星电子株式会社 移位寄存器、具备其的栅极驱动电路和显示板及其方法
CN1941207A (zh) * 2005-09-29 2007-04-04 株式会社日立显示器 移位寄存器电路以及使用它的显示装置

Also Published As

Publication number Publication date
US20130057525A1 (en) 2013-03-07
JP2013054272A (ja) 2013-03-21
JP5836024B2 (ja) 2015-12-24
US8947338B2 (en) 2015-02-03
CN102982774A (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
US11749158B2 (en) Shift register unit, gate driving circuit, display device, and driving method
US11087855B2 (en) Shift register unit and driving method, gate drive circuit and display device
CN103262148B (zh) 扫描信号线驱动电路及具备其的显示装置
CN103035216B (zh) 显示装置
US11562673B2 (en) Gate driving structure having overlapped signal wiring and capacitor, array substrate and display device
US8040293B2 (en) Shift register and organic light emitting display using the same
US20150302936A1 (en) Shift register unit, gate driving circuit, and display device
US10453417B2 (en) Driver circuit
CN103208262A (zh) 栅极驱动电路以及具有栅极驱动电路的显示装置
CN104183219A (zh) 扫描驱动电路和有机发光显示器
US9886928B2 (en) Gate signal line drive circuit
US20200211493A1 (en) Display Apparatus
CN110060616B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN109658881A (zh) 移位寄存器和具备移位寄存器的显示装置
CN102376284B (zh) 电光装置以及电子设备
CN111610676A (zh) 一种显示面板、其驱动方法及显示装置
CN101572049B (zh) 电光装置、电子设备
CN104464817A (zh) 液晶显示装置及其移位寄存器
CN102982774B (zh) 驱动电路和显示装置
US20140218274A1 (en) Display panel
KR20080030795A (ko) 부분 화면 표시가 가능한 표시장치 및 그 구동방법
CN106601172B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN101593482A (zh) 显示驱动装置、显示模块封装、显示屏模块以及电视机
CN109147700B (zh) 阵列基板和显示面板
US20090213101A1 (en) Display Device and Electronic Apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Applicant after: Japan Display Central Inc.

Address before: Chiba County, Japan

Applicant before: Japan Display East Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: APAN DISPLAY EAST, INC. TO: JAPAN DISPLAY, INC.

C14 Grant of patent or utility model
GR01 Patent grant