CN102969286B - 半导体芯片封装结构及封装方法 - Google Patents

Abstract

本发明揭示了一种半导体芯片封装结构及封装方法，其中，所述封装结构包括芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有感光区和焊垫；基底，所述基底包括上表面，与上表面相背的下表面，所述基底上表面与所述芯片下表面连接；焊球，所述焊球设置于所述芯片上表面；导电层，电连接所述焊垫和所述焊球；所述半导体芯片封装结构还包括覆盖于除基底下表面外的所有芯片封装体外表面的气相沉积高分子有机薄膜。本发明不仅可更好的保护芯片封装体，同时，优化了芯片封装体的成像质量。

Description

半导体芯片封装结构及封装方法

技术领域

本发明属于半导体制造领域，尤其涉及一种半导体芯片封装结构及封装方法。

背景技术

晶圆级芯片封装（WaferLevelChipSizePackaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具（CeramicLeadlessChipCarrier）、有机无引线芯片载具（OrganicLeadlessChipCarrier）和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

如图1所示，现有的半导体芯片封装结构包括芯片封装体，该芯片封装体包括：芯片10，与该芯片10连接的基底11。其中，该芯片10包括上表面、与所述上表面对应的下表面、设置在芯片下表面的功能区12及焊垫13。所述半导体芯片封装结构还包括依次覆盖于所述芯片10上表面和侧壁的绝缘层14、导电层15，以及防焊层16。该导电层15电连接所述焊垫13和凸出于所述防焊层16设置的焊球17。一般地，该防焊层16采用环氧树脂材料制成。

但上述半导体芯片封装结构在外部环境处于高温、高湿的情形下，水气易从所述导电层15电连接焊垫13处渗入芯片封装体内，最终造成芯片封装体损坏，如电性失效、断路等。

发明内容

本发明的目的在于提供一种解决上述技术问题的半导体芯片封装结构及封装方法。

其中，本发明一实施方式的半导体芯片封装结构，包括芯片封装体，所述芯片封装体包括：

芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有感光区和焊垫；

基底，所述基底包括上表面，与上表面相背的下表面，所述基底上表面与所述芯片下表面连接；

焊球，所述焊球设置于所述芯片上表面；

导电层，电连接所述焊垫和所述焊球；

所述焊球的表面形成有光阻，所述光阻包括位于所述焊球上方的上表面、以及由所述上表面向所述芯片上表面延伸且逐渐靠近所述焊球的侧壁，所述光阻在远离所述焊球方向上与所述芯片的上表面形成的夹角小于90度，所述半导体芯片封装结构还包括覆盖于除基底下表面和光阻侧壁外的所有芯片封装体外表面的气相沉积高分子有机薄膜。

作为本发明的进一步改进，所述气相沉积高分子有机薄膜为Parylene薄膜。

作为本发明的进一步改进，所述Parylene薄膜的厚度为1~10um。

相应地，本发明一实施方式的半导体芯片封装方法，包括：

提供一芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有多个感光区和多个焊垫；

提供一基底，所述基底包括上表面，与上表面相背的下表面；

将所述基底的上表面与所述芯片的下表面压合；

提供一胶带，并将所述基底的下表面粘合在所述胶带上；

在芯片上形成电连接所述焊垫的导电层；

在芯片的上表面形成至少一个电连接所述导电层的焊球；

通过剥离工艺用光刻胶在所述焊球的表面形成光阻，所述光阻包括位于所述焊球上方的上表面，以及由所述上表面向所述芯片上表面延伸且逐渐靠近所述焊球的侧壁，所述光阻在远离所述焊球方向上与所述芯片的上表面形成的夹角小于90度；

切割所述芯片和所述基底，形成多个粘合于所述胶带的芯片封装体；

在每个芯片封装体除基底下表面和光阻侧壁外的所有外表面上形成气相沉积高分子有机薄膜；

在形成气相沉积高分子有机薄膜后，将所述光阻从所述焊球表面去除。

作为本发明的进一步改进，在所述“在芯片上形成电连接所述焊垫的导电层”步骤后，还包括：

在所述导电层上形成防焊层。

作为本发明的进一步改进，在“在每个芯片封装体除基底下表面外的所有外表面上形成气相沉积高分子有机薄膜”后，还包括：

去除所述胶带，得到封装完成的多个半导体芯片封装结构。

作为本发明的进一步改进，所述气相沉积高分子有机薄膜为Parylene薄膜。

作为本发明的进一步改进，所述Parylene薄膜的厚度为1~10um。

与现有技术相比，本发明通过相对简单的封装工艺，使半导体芯片封装结构具有覆盖于除基底下表面外的所有芯片封装体外表面的气相沉积高分子有机薄膜，以更好的保护芯片封装体，同时，阻隔了光线从芯片封装体基底的侧壁进入感光区，有效地阻止了所述基底侧壁光线的干扰，优化了芯片封装体的成像质量。

附图说明

图1是现有技术中芯片封装结构的侧视结构示意图；

图2是本发明一实施方式中芯片封装结构的侧视结构示意图；

图3是图2中单颗半导体封装结构的侧视结构示意图；

图4是本发明一实施方式中封装方法的流程图；

图5是本发明一实施方式中在焊球表面形成光阻的芯片封装结构的侧视结构示意图；

图6是本发明一实施方式中沉积有气相沉积高分子有机薄膜的芯片封装结构的侧视结构示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

如图2所示，在本发明一实施方式中，芯片封装结构是在晶圆上，通过本发明的半导体芯片封装方法制作完成。该封装方法将在结合图4具体说明。其中，该芯片封装结构包括多个相同且独立的半导体芯片封装结构20，该半导体芯片封装结构20将在下述结合图3具体说明。

如图3所示，所述半导体封装结构20包括芯片封装体和气相沉积高分子有机薄膜30。所述气相沉积高分子有机薄膜30可为Parylene薄膜。

该芯片封装体包括芯片201、与该芯片201连接的基底203，以及依次覆盖于所述芯片201上表面和侧壁上的绝缘层205、导电层207、防焊层209。其中，所述芯片201包括上表面，与该上表面相背的下表面，以及侧壁，该下表面上设有感光区211和焊垫213。所述基底也包括上表面、与上表面相背的下表面，以及侧壁，且所述基底上表面与所述芯片下表面压合连接。

该芯片封装体还包括设置于所述芯片上表面的焊球215，该焊球215电连接所述导电层207，并通过该导电层207电连接所述焊垫213。

在本发明一实施方式中，所述半导体芯片封装结构20还包括覆盖于除基底下表面外的所有芯片封装体外表面的气相沉积高分子有机薄膜30。即，该气相沉积高分子有机薄膜30覆盖于该芯片上表面的最外层、该芯片侧壁的最外层、该基底侧壁的最外层，以及焊球215。也即该气相沉积高分子有机薄膜30覆盖于所述防焊层209、焊球215、基底侧壁的最外层。

通过该气相沉积高分子有机薄膜30，更好的保护了芯片封装体，起到了绝对的防潮、隔水、防腐蚀的作用。有效的避免在高温高湿环境恶劣的情形下，水气很容易渗入芯片封装体内，最终造成芯片封装体损坏，如电性失效、断路等。且该气相沉积高分子有机薄膜30还阻隔了光线从芯片封装体基底的侧壁进入感光区，有效地阻止了所述基底侧壁光线的干扰，优化了芯片封装体的成像质量。

图4所示，在本发明一实施方式中，所述半导体芯片封装方法用于晶圆级芯片的封装，其包括：

S1、提供一芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有多个感光区211和多个焊垫213；

S2、提供一基底，所述基底包括上表面，与上表面相背的下表面；

S3、将所述基底的上表面与所述芯片的下表面压合；

S4、提供一胶带40（参图1所示），并将所述基底的下表面粘合在所述胶带40上；

S5、在芯片上形成电连接所述焊垫的导电层207；优选地，该步骤具体包括：在芯片上形成绝缘层，在所述绝缘层上形成电连接所述焊垫的导电层。

S6、在所述导电层上形成防焊层；

S7、在芯片的上表面形成至少一个电连接所述导电层207的焊球215；

S8、切割所述芯片和所述基底，形成多个粘合于所述胶带的芯片封装体；

S9、将粘合于胶带的所有芯片封装体放入镀膜设备中，且在每个芯片封装体除基底下表面外的所有外表面上形成气相沉积高分子有机薄膜30；即，在每个芯片封装体的芯片上表面的最外层、芯片侧壁的最外层、基底侧壁的最外层，以及焊球215上形成气相沉积高分子有机薄膜30。也即该气相沉积高分子有机薄膜30覆盖于所述防焊层209、焊球215、基底侧壁的外层。优选地，该气相沉积高分子有机薄膜的厚度为1~10um。具体地，形成气相沉积高分子有机薄膜的方法包括：将粉末状的薄原料，放在镀膜设备的蒸发炉里，在真空且温度为150度的条件下，将固态的原料升华成气态原料；在高温（650度~700度）热解的条件下，将气态原料裂解成具有反应活性的气态单体；气态单体在室温（35度）下以纳米级的速度沉积并聚合，采用气相沉积的方式形成。

S10、去除所述胶带，得到封装完成的多个半导体芯片封装。

在上述方法中，虽然将芯片和基底切割成多个芯片封装体，但其仍然粘合在胶带上，这样，即可方便地将其放入镀膜设备中，以同时对所有的芯片封装体进行镀膜，工艺简单、效率高。

优选地，在本发明一实施方式中，还包括去除所述焊球表面的气相沉积高分子有机薄膜的工艺，以暴露所述焊球，使后续可更方便的与外接电路板电性连接，该工艺包括：

如图5所示，在所述S7步骤后，还包括：

在所述芯片上表面和焊球表面涂布一层剥离工艺用光刻胶；

对所述光刻胶进行曝光、显影，只保留形成于所述焊球表面的光阻50。所述光阻50包括位于所述焊球215上方的上表面，以及由所述上表面向所述芯片201上表面延伸且逐渐靠近所述焊球215的侧壁。所述光阻的侧壁在远离所述焊球方向上与所述芯片201的上表面形成的夹角小于90度。

在所述S9步骤后，还包括：

如图6所示，将所述芯片封装体浸置于去光阻溶剂中，因沿焊球215高度方向形成的光阻50横截面为上大下小，故通过所述S9步骤后，只有所述焊球215上方的光阻表面（光阻的上表面）会沉积所述气相沉积高分子有机薄膜30，而其他光阻表面（光阻侧壁）则不会沉积所述气相沉积高分子有机薄膜30。因此，除了焊球215上方的光阻外，其他光阻均可直接接触所述去光阻溶剂，使所述光阻脱离焊球且溶于溶剂，并带走沉积在所述光阻上方的气相沉积高分子有机薄膜。

值得一提的是：上述S1~S10并未要求有严格的顺序，例如，可先所述基底的下表面粘合在所述胶带40上，再将所述基底的上表面与所述芯片的下表面压合等。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (8)

1.一种半导体芯片封装结构，包括芯片封装体，所述芯片封装体包括：

芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有感光区和焊垫；

基底，所述基底包括上表面，与上表面相背的下表面，所述基底上表面与所述芯片下表面连接；

焊球，所述焊球设置于所述芯片上表面；

导电层，电连接所述焊垫和所述焊球；

其特征在于，所述焊球的表面形成有光阻，所述光阻包括位于所述焊球上方的上表面、以及由所述上表面向所述芯片上表面延伸且逐渐靠近所述焊球的侧壁，所述光阻在远离所述焊球方向上与所述芯片的上表面形成的夹角小于90度，所述半导体芯片封装结构还包括覆盖于除基底下表面和光阻侧壁外的所有芯片封装体外表面的气相沉积高分子有机薄膜。

2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述气相沉积高分子有机薄膜为Parylene薄膜。

3.根据权利要求2所述的半导体芯片封装结构，其特征在于，所述Parylene薄膜的厚度为1~10um。

4.一种半导体芯片封装方法，其特征在于，所述方法包括：

提供一芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有多个感光区和多个焊垫；

提供一基底，所述基底包括上表面，与上表面相背的下表面；

将所述基底的上表面与所述芯片的下表面压合；

提供一胶带，并将所述基底的下表面粘合在所述胶带上；

在芯片上形成电连接所述焊垫的导电层；

在芯片的上表面形成至少一个电连接所述导电层的焊球；

通过剥离工艺用光刻胶在所述焊球的表面形成光阻，所述光阻包括位于所述焊球上方的上表面，以及由所述上表面向所述芯片上表面延伸且逐渐靠近所述焊球的侧壁，所述光阻在远离所述焊球方向上与所述芯片的上表面形成的夹角小于90度；

切割所述芯片和所述基底，形成多个粘合于所述胶带的芯片封装体；

在每个芯片封装体除基底下表面和光阻侧壁外的所有外表面上形成气相沉积高分子有机薄膜；

在形成气相沉积高分子有机薄膜后，将所述光阻从所述焊球表面去除。

5.根据权利要求4所述的半导体芯片封装方法，其特征在于，在所述“在芯片上形成电连接所述焊垫的导电层”步骤后，还包括：

在所述导电层上形成防焊层。

6.根据权利要求4所述的半导体芯片封装方法，其特征在于，在“在每个芯片封装体除基底下表面外的所有外表面上形成气相沉积高分子有机薄膜”后，还包括：

去除所述胶带，得到封装完成的多个半导体芯片封装结构。

7.根据权利要求4到6中任一项所述的半导体芯片封装方法，其特征在于，所述气相沉积高分子有机薄膜为Parylene薄膜。

8.根据权利要求7所述的半导体芯片封装方法，其特征在于，所述Parylene薄膜的厚度为1~10um。