CN102968952B - 扫描驱动器和利用该扫描驱动器的有机发光显示器件 - Google Patents

Abstract

本发明涉及扫描驱动器和利用该扫描驱动器的有机发光显示器件。该扫描驱动器包括：时钟选择器，所述时钟选择器根据选择信号的逻辑值输出第一时钟和通过将所述第一时钟clk进行反相而获得的第二时钟中的任一时钟，所述第一时钟和所述第二时钟在1水平时间内按逻辑高和逻辑低的次序形成；移位寄存器；以及电平移位器，其中，所述移位寄存器中的被选择的移位寄存器生成相对于第I脉冲信号具有1/2水平时间的延迟时段的第J脉冲信号。

Description

扫描驱动器和利用该扫描驱动器的有机发光显示器件

本申请要求于2011年8月29日提交的韩国专利申请No.10-2011-0086279的优先权，该韩国专利申请的内容通过引用并入于此。

技术领域

本发明涉及扫描驱动器和利用该扫描驱动器的有机发光显示器件。

背景技术

随着信息技术的发展，作为用户与信息之间的连接媒介的显示器件市场也随之增长，并由此增加了诸如有机发光显示器（OLED）、液晶显示器（LCD）以及等离子显示面板（PDP）的显示器件的使用。

这种显示器件在移动电话或计算机（如膝上型计算机）的各种工业领域以及诸如电视机（TV）或录像机的家用电器领域使用。

前述显示器件中的一些，例如，液晶显示器或有机发光显示器，包括面板和用于驱动该面板的驱动器，该面板包括按矩阵形式排列的多个子像素。该驱动器包括：用于控制外部提供的图像信号的定时驱动器、用于向面板提供选通信号的扫描驱动器以及用于向面板提供数据信号的数据驱动器等。

常规的扫描驱动器输出1水平时间（下面，简写为HT）时段的扫描信号作为波形。对于用于补偿包括在子像素中的晶体管的补偿电路的情况来说，通常是有机发光显示器的情况，可能需要1/2HT时段的扫描信号，以便驱动补偿电路。然而，常规扫描驱动器不能够容易地生成并输出1/2HT时段的扫描信号，并由此，需要针对这种问题的解决方案。

发明内容

本发明的示例性实施方式提供了一种扫描驱动器，该扫描驱动器包括：时钟选择器，所述时钟选择器根据选择信号的逻辑值输出第一时钟和通过将第一时钟clk进行反相而获得的第二时钟中的任一时钟，该第一时钟和第二时钟在1水平时间内按逻辑高和逻辑低的次序形成；移位寄存器，所述移位寄存器利用从时钟选择器提供的第一时钟和第二时钟中的一个时钟以及不同相位的第一起始脉冲至第N（N为等于或大于4的整数）起始脉冲来生成脉冲信号；以及电平移位器，所述电平移位器增加从移位寄存器提供的脉冲信号的电平，并且输出脉冲信号作为扫描信号，其中，移位寄存器中的被选择的移位寄存器生成相对于第I脉冲信号具有1/2水平时间的延迟时段的第J脉冲信号。

在另一方面，本发明的示例性实施方式提供了一种有机发光显示器，该有机发光显示器包括：显示面板；数据驱动器，所述数据驱动器向显示面板提供数据信号；以及扫描驱动器，该扫描驱动器包括：时钟选择器，所述时钟选择器根据选择信号的逻辑值输出第一时钟和通过将所述第一时钟进行反相而获得的第二时钟中的任一时钟，该第一时钟和第二时钟在1水平时间内按逻辑高和逻辑低的次序形成；移位寄存器，所述移位寄存器利用从时钟选择器提供的第一时钟和第二时钟中的一个时钟以及不同相位的第一起始脉冲至第N（N为等于或大于4的整数）起始脉冲来生成脉冲信号；以及电平移位器，所述电平移位器增加从移位寄存器提供的脉冲信号的电平，并且输出脉冲信号作为扫描信号，其中，移位寄存器中的被选择的移位寄存器生成相对于第I脉冲信号具有1/2水平时间的延迟时段的第J脉冲信号。

附图说明

附图被包括进来以提供对本发明的进一步理解，并且被并入并构成本说明书的一部分，附图例示了本发明的实施方式，并与描述一起用于说明本发明的原理。

图1是有机发光显示器的示意性框图；

图2是根据本发明一示例性实施方式的扫描驱动器的示意性框图；

图3是示出图2所示的扫描驱动器的基本部件的框图；

图4是向图3所示的扫描驱动器提供的时钟和起始脉冲的波形的例示图；

图5是示出图3所示的扫描驱动器的一部分的框图；

图6是用于说明取决于选择信号的逻辑值的脉冲信号与时钟之间的同步关系的视图；

图7是用于说明由对时钟的导通占空时间（ON duty）的控制产生的水平时间时段变化的视图；

图8是具有包括补偿电路的7T1C结构的子像素的例示图；以及

图9是子像素的驱动波形的例示图。

具体实施方式

下面，将详细参照本发明的实施方式，附图中例示了这些实施方式的示例。

下面，参照附图，对本发明的具体实施方式进行详细描述。

图1是有机发光显示器的示意性框图。

如图1所示，该有机发光显示器包括：定时驱动器TCN、显示面板PNL、扫描驱动器SDRV以及数据驱动器DDRV。

定时驱动器TCN接收垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、时钟信号CLK，以及来自外部源的数据信号RGB。定时控制器TCN通过利用诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE以及时钟信号CLK之类的定时信号，来控制数据驱动器DDRV和扫描驱动器SDRV的操作定时。在这种情况下，因为定时驱动器TCN可以通过在一个水平时段期间对数据使能信号DE进行计数来确定帧时段，所以可以省略垂直同步信号Vsync和水平同步信号Hsync。由定时驱动器TCN生成的控制信号可以包括：用于控制扫描驱动器SDRV的操作定时的选通定时控制信号GDC，和用于控制数据驱动器DDRV的操作定时的数据定时控制信号DDC。

该显示面板PNL包括具有按矩阵形式设置的子像素SP的显示单元。除了具有包括开关晶体管、驱动晶体管、电容器以及有机发光二极管的2T1C（2个晶体管和1个电容器）结构以外，该子像素SP还具有还包括补偿电路的结构，该补偿电路包含晶体管和电容器。具有添加的补偿电路的子像素SP按包括三个或更多个晶体管和一个或更多个电容器的结构来构造。具有这种构造的子像素SP可以被形成为顶部发射型子像素、底部发射型子像素、或双重发射型子像素。

响应于从定时驱动器TCN提供的选通定时控制信号GDC，扫描驱动器SDRV顺序地生成具有摆动宽度的扫描信号，包括在显示面板PNL中的子像素SP的晶体管可以利用该摆动宽度操作。扫描驱动器SDRV通过连接至子像素SP的扫描线SL1至SLm提供扫描信号。

响应于从定时控制器TCN提供的数据定时控制信号DDC，数据驱动器DDRV对从定时驱动器TCN提供的数字数据信号RGB进行采样并对采样信号进行锁存，以将其转换成并行数据系统的数据。在将信号转换成并行数据系统的数据时，数据驱动器DDRV将数字数据信号RGB转换成伽玛基准电压，并接着将该伽玛基准电压转换成模拟数据信号。数据驱动器DDRV通过连接至子像素SP的数据线DL1至DLn提供数据信号。

下面，对根据本发明一示例性实施方式的扫描驱动器SDRV进行更详细的描述。

图2是根据本发明一示例性实施方式的扫描驱动器的示意性框图。图3是示出图2所示的扫描驱动器的基本部件的框图。图4是向图3所示的扫描驱动器提供的时钟和起始脉冲的波形的例示图。图5是示出图3所示的扫描驱动器的一部分的框图。图6是用于说明取决于选择信号的逻辑值的脉冲信号与时钟之间的同步关系的视图。图7是用于说明由对时钟的导通占空时间的控制产生的水平时间时段变化的视图。

如图2所示，根据本发明的示例性实施方式的扫描驱动器SDRV包括：逻辑电路110、移位寄存器120、电平移位器130以及线驱动电路140。下面，对包括在扫描驱动器SDRV中的电路和提供给端子的信号进行简要描述。

扫描驱动器SDRV包括：用于接收起始脉冲GSP1、GSP2、ASP1、ASP2、BSP1、BSP2、CSP1和CSP2的端子；用于接收数据移位时钟GSC的端子、用于接收模式信号MODE的端子；用于接收选通输出使能信号GOE的端子；用于接收选择信号SEL1/2/3/4的端子；用于接收掩蔽选择信号GOE SEL 1/2以掩蔽选通输出使能信号的端子；用于接收第一电源电压VCC的端子；用于接收第二电源电压GND的端子；用于接收选通高电压VGH的端；以及用于接收选通低电压VGL的端子。

扫描驱动器SDRV利用数据移位时钟GSC以及起始脉冲GSP1、GSP2、ASP1、ASP2、BSP1、BSP2、CSP1和CSP2来生成扫描信号。扫描驱动器SDRV响应于模式信号MODE变化扫描图案，并且按4移位输出模式和按3移位输出模式输出选择位。扫描驱动器SDRV利用选通输出使能信号GOE来控制线驱动电路140。扫描驱动器SDRV输出第一时钟和通过将第一时钟进行反相而获得的第二时钟中的任一时钟，该第一时钟和第二时钟在1水平时间内按逻辑高和逻辑低的次序形成。扫描驱动器SDRV响应于掩蔽选择信号GOE SEL来掩蔽选通输出使能信号GOE。扫描驱动器SDRV基于第一电源电压VCC和第二电源电压GND来被驱动。扫描驱动器SDRV利用选通高电压VGH和选通低电压VGL来增加由移位寄存器120生成的脉冲信号的电平。

逻辑电路110利用从外部源提供的各种信号来设置扫描驱动器SDRV的驱动条件。逻辑电路110包括用于设置扫描驱动器SDRV的驱动条件的电路和时钟选择器115。

移位寄存器120利用数据移位时钟GSC以及起始脉冲GSP1、GSP2、ASP1、ASP2、BSP1、BSP2、CSP1和CSP2来生成扫描信号。移位寄存器120包括针对相应阶段分离地形成的触发器（flip-flop）。起始脉冲GSP1、GSP2、ASP1、ASP2、BSP1、BSP2、CSP1和CSP2包括不同相位的第一到第N（N为等于或大于4的整数）起始脉冲。下面，将数据移位时钟GSC简写为时钟（clk或clkb）。

电平移位器130增加从移位寄存器120提供的脉冲信号的电平，并将它们作为扫描信号输出。

线驱动电路140驱动通过输出端子X1至Xxxx输出的扫描信号。指示输出端子X1至Xxxx的数量的“xxx”对应于显示面板的扫描线的数量。

如图3和图4所示，包括在扫描驱动器SDRV中的一级的基本部件包括：时钟选择器115、移位寄存器120，以及电平移位器130。

下面，对时钟选择器115和移位寄存器120进行描述。

时钟选择器115根据选择信号SEL 1/2/3/4的逻辑值输出第一时钟clk和通过将第一时钟clk进行反相而获得的第二时钟clkb中的任一时钟，该第一时钟和第二时钟在1水平时间内按逻辑高和逻辑低的次序形成。

时钟选择器115包括四个2比1复用器（2-to-1 MUX），MUX1至MUX4。四个复用器MUX1至MUX4中的每一个都具有用于接收第一时钟clk的第一输入端子、用于接收通过对第一时钟clk进行反相而获得并通过第一反相器INV1输出的第二时钟clkb的第二输入端子、用于接收选择信号SEL 1/2/3/4的选择端子，以及用于根据提供给选择端子的选择信号SEL 1/2/3/4的逻辑值来输出第一时钟clk或者第二时钟clkb的输出端子。

移位寄存器120利用从时钟选择器115提供的第一时钟clk和第二时钟clkb中的任一时钟以及不同相位的第一至第四起始脉冲GSP1、ASP1、BSP1和CSP1来生成脉冲信号。移位寄存器120中的被选择的移位寄存器根据第一脉冲信号生成具有1/2水平时间的延迟时段的第J脉冲信号。

移位寄存器120包括四个D触发器DFF1至DFF4，它们根据输入到时钟端子中的第一时钟clk和第二时钟clkb中的任一个来延迟输入到数据端子GSP1、ASP1、BSP1或CSP1中的第一至第四起始脉冲GSP1、ASP1、BSP1和CSP1，并将它们作为脉冲信号输出。

当从时钟选择器115提供第一时钟clk时，移位寄存器120输出与第一时钟clk的下降沿同步的脉冲信号，而当从时钟选择器115提供第二时钟clkb时，移位寄存器120输出与第二时钟clkb的上升沿同步的脉冲信号。即，扫描驱动器SDRV根据通过时钟选择器115输出的时钟的状态而不同地同步。

提供给时钟选择器115的选择信号SEL 1/2/3/4的逻辑值如下表1所示地被设置。电平移位器130的输出根据选择信号SEL 1/2/3/4的逻辑值的同步将在下表2中进行描述。

[表1]

SEL1	1	0	1	1
					SEL2	1	0	0	1
SEL3	1	0	1	0
					SEL4	1	0	0	0

[表2]

如图5所示，第一D触发器DFF1连接至第一时钟选择器MUX1的输出端子，并且第一电平移位器LS1连接至第一D触发器DFF1的输出端子。第一D触发器DFF1的真值表如下表3所示。

[表3]

	Q（当前输出）	Q+1（下一输出）
			0	0	0
0	1	0
			1	0	1
1	1	1

第一D触发器DFF1包括第一至第四晶体管T1至T4，和第二至第六反相器INV2至INV6。第一D触发器DFF1将通过示例的方式被例示并描述为具有下列构造，但不限于此。而且，图3的第二至第四D触发器DFF2至DFF4可以具有和第一D触发器相同的构造。已经呈现了第一至第四D触发器DFF1至DFF4的构造，以更好地帮助理解移位寄存器。应注意的是，但本发明不限于此，而是可以按任何其它方式来构造。

第一晶体管T1为N型，其栅极连接至提供有第一时钟clk或第二时钟clkb的时钟端子，其第一电极连接至提供有第一起始脉冲GSP1的数据端子，而其第二电极连接至第三反相器INV3的输入端子。第二晶体管T2为P型，其栅极连接至第二反相器INV2的输出端子，其第一电极连接至数据端子，而其第二电极连接至第三反相器INV3的输入端子。第三晶体管T3为P型，其栅极连接至时钟端子，其第一电极连接至第三反相器INV3的输出端子，而其第二电极连接至第五反相器INV5的输入端子。第四晶体管T4为N型，其栅极连接至第二反相器INV2的输出端子，其第一电极连接至第三反相器INV3的输出端子，而其第二电极连接至第五INV5的输入端子。

第二反相器INV2的输入端子连接至时钟端子，而其输出端子连接至第二晶体管T2的栅极。第三反相器INV3的输入端子连接至第一晶体管T1的第二电极，而其输出端子连接至第三晶体管T3的第一电极。第四反相器INV4的输出端子连接至第三反相器INV3的输入端子，而其输入端子连接至第三反相器INV3的输出端子。第五反相器INV5的输入端子连接至第三晶体管T3的第二电极，而其输出端子连接至第一D触发器DFF1的输出端子。第六反相器INV6的输入端子连接至第一D触发器DFF1的输出端子，而其输出端子连接至第五反相器INV5的输入端子。

如图3、图5以及图6所示，第一时钟选择器MUX1和第二时钟选择器MUX2、第一D触发器DFF1和第二D触发器DFF2，以及第一电平移位器LS1和第二电平移位器LS2根据选择信号输出以下波形。

首先，当将与逻辑低相对应的选择信号SEL1=0提供给第一时钟选择器MUX1的选择端子时，第一时钟选择器MUX1通过输出端子输出第二时钟clkb。

接着，第一D触发器DFF1锁存提供给时钟端子的第二时钟clkb和提供给数据端子的第一起始脉冲GSP1，并且输出与第二时钟clkb的上升沿同步的第一脉冲信号。第一电平移位器LS1增加第一脉冲信号的电平，并将其输出为第一扫描信号X1。在这个处理中，第一D触发器DFF1在如波形“A”和“B”中所示的延迟之后输出第一脉冲信号。

接下来，当将与逻辑高相对应的选择信号SEL2=1提供给第二时钟选择器MUX2的选择端子时，第二时钟选择器MUX2通过输出端子输出第一时钟clk。

接着，第二D触发器DFF2锁存提供给时钟端子的第一时钟clk和提供给数据端子的第二起始脉冲GSP2，并且输出与第一时钟clk的下降沿同步的第二脉冲信号。接着，第二电平移位器LS2增加第二脉冲信号的电平，并将其输出为第二扫描信号X2。在这个处理中，第二D触发器DFF2在如波形“A”和“B”中所示的延迟之后输出第二脉冲信号。

如可以从上述说明中看出，在本示例性实施方式的扫描驱动器SDRV中，提供给数据端子的起始脉冲根据提供给时钟端子的时钟的状态而与上升沿或下降沿同步。因此，本示例性实施方式的扫描驱动器SDRV可以通过改变经由时钟选择器MUX1至MUX4输出的时钟的状态，来输出第二扫描信号X2，该第二扫描信号X2相对于第一扫描信号X1延迟1/2水平时间。第一扫描信号X1和相对于第一扫描信号X1延迟1/2水平时间的第二扫描信号X2所来自的端子不限于第一电平移位器LS1和第二电平移位器LS2。

换句话说，包括在本示例性实施方式的扫描驱动器SDRV中的第一D触发器DFF1至第四D触发器DFF4中的被选择的D触发器针对选择信号具有高逻辑值。另一方面，第一D触发器DFF1至第四D触发器DFF4中的未被选择的那些D触发器针对选择信号具有低逻辑值。从第一D触发器DFF1至第四D触发器DFF4中选择的D触发器的数目为M（M为等于或大于1的整数）。即，如果M=1，则存在相对于特定扫描信号延迟1/2水平时间的一个扫描信号，而如果M=2，则存在相对于特定扫描信号延迟1/2水平时间的两个扫描信号。

同时，已经基于第一时钟clk和第二时钟clkb在1水平时间内具有逻辑高对逻辑低的相同占空比（导通时间与截止时间相比）的示例进行了前述说明。然而，第一时钟clk和第二时钟clkb可以在1水平时间内具有逻辑高与逻辑低的不同占空比。在这种情况下，第一触发器DFF1至第四触发器DFF4中的被选择的触发器可以生成相对于第I脉冲信号具有1/K（K为等于或大于3的整数）的延迟时段的第J脉冲信号。

例如，如图7所示，如果第一时钟clk的导通占空时间短于其截止占空时间（offduty），第二扫描信号X2相对于第一扫描信号X1具有1/3水平时间的延迟时段。通过以上描述可以看出，第一扫描信号X1与上升沿同步地输出，而第二扫描信号X2与下降沿同步地输出。

如果第一时钟clk的导通/截止占空比（on/off duty ratio）不限于图7中的占空比，而是导通占空时间进一步缩短，则第二扫描信号X2具有1/4水平时间的延迟时段。因此，本示例性实施方式的扫描驱动器SDRV可以调节扫描信号的水平时间，以使具有更短的延迟时段。

下面，将描述利用根据本发明一示例性实施方式的扫描驱动器的有机发光显示器。

图8是具有包括补偿电路的7T1C结构的子像素的例示图。图9是子像素的驱动波形的例示图。

如图8和图9所示，具有包括补偿电路的7T1C结构的子像素包括：第一开关晶体管S1、第二开关晶体管S2、第三开关晶体管S3、第四开关晶体管S4、第五开关晶体管S5、第六开关晶体管S6、驱动晶体管D1、电容器CST，以及有机发光二极管D。如图中所示，第一开关晶体管S1至第六开关晶体管S6和驱动晶体管D1被形成为N型非晶硅（nA-Si）晶体管。

包括在子像素中的元件如下连接。

第一开关晶体管S1的栅极端子连接至提供有第一扫描信号init的第一扫描线INIT，其第一端子连接至提供有高电位功率的第一电源线VDD，而其第二端子连接至电容器CST的一个端子。第二开关晶体管S2的栅极端子连接至第一扫描线INIT，其第一端子连接至驱动晶体管D1的第二端子，而其第二端子连接至电容器CST的另一端子。第三开关晶体管S3的栅极端子连接至提供有第二扫描信号scan[n]的第二扫描线SCAN[n]，其第一端子连接至驱动晶体管D1的第一端子，而其第二端子连接至驱动晶体管D1的栅极端子。第四开关晶体管S4的栅极端子连接至第二扫描线SCAN[n]，其第一端子连接至提供有数据电压VDATA的数据线DATA，而其第二端子连接至电容器CST的另一端子。第五开关晶体管S5的栅极端子连接至提供有第三扫描信号em的第三扫描线EM，其第一端子连接至提供有基准电压VREF的基准线VREF，而其第二端子连接至电容器CST的另一端子。第六开关晶体管S6的栅极端子连接至第三扫描线EM，其第一端子连接至第一电源线VDD，而其第二端子连接至驱动晶体管D1的第一端子。有机发光二极管D的阳极连接至驱动晶体管D1的第二端子，而其阴极连接至提供有低电位功率的第二电源线VSS。

具有补偿电路的上述子像素按初始化时段、阈值电压检测和规划时段，以及发光时段的次序来驱动。

在初始化时段期间，将逻辑低的第二扫描信号scan[n]和第三扫描信号em提供给第二扫描线SCAN[n]和第三扫描线EM，而将逻辑高的第一扫描信号init提供给第一扫描线INIT。

在阈值电压检测和规划时段期间，将逻辑低的第一扫描信号init和第三扫描信号em提供给第一扫描线INIT和第三扫描线EM，而将逻辑高的第二扫描信号scan[n]提供给第二扫描线SCAN[n]。

在发光时段期间，将逻辑低的第一扫描信号init和第二扫描信号scan[n]提供给第一扫描线INIT和第二扫描线SCAN[n]，而将逻辑高的第三扫描信号em提供给第三扫描线EM。

包括在子像素中的元件在初始化时段、阈值电压检测和规划时段，以及发光时段期间由经由第一至第三扫描线INIT、SCAN[n]和EM提供的扫描信号init、scan[n]以及em被如下地驱动。

第一开关晶体管S1响应于第一扫描信号init而开启，以向驱动晶体管D1的栅极端子和电容器CST的一个端子提供高电位功率，并且初始化驱动晶体管D1的阈值电压VTH。第二开关晶体管S2响应于第一扫描信号init而开启，以连接电容器CST的另一端子和驱动晶体管D1的第二端子。第三开关晶体管S3响应于第二扫描信号SACN[n]而开启，以连接驱动晶体管的栅极端子和第一端子，并设置驱动晶体管D1的阈值电压VTH。第四开关晶体管S4响应于第二扫描信号SCAN[n]而开启，以向电容器CST的另一端子提供数据电压VDATA。第五开关晶体管S5响应于第三扫描信号em而开启，以向电容器CST的另一端子提供基准电压VREF。第六开关晶体管S6响应于第三扫描信号em而开启，以将提供给第一端子的高电位功率递送给第二端子。驱动晶体管D1基于数据电压VDATA而开启，以生成驱动电流。有机发光二极管D基于通过驱动晶体管D1而提供的驱动电流而发光。

同时，对用于驱动上述子像素的方法进行描述。相对于通过第三扫描线EM提供的第三扫描信号em，通过第一扫描线INIT提供的第一扫描信号init需要1/2水平时间（1/2H）的延迟时段。

在这种情况下，扫描驱动器SDRV可以通过改变经由时钟选择器MUX1至MUX3输出的时钟的状态，来输出相对于第三扫描信号em延迟1/2水平时间的第一扫描信号init，如参照图2至6说明的。

虽然参照具有包括补偿电路的7T1C结构的子像素，对利用根据本发明的示例性实施方式的扫描驱动器的有机发光显示器进行了描述，但包括补偿电路的子像素的结构不限于此。而且，虽然参照了用于驱动有机发光显示器的扫描驱动器SDRV输出三个扫描信号的示例描述了本发明的示例性实施方式，但可以根据包括补偿电路的子像素的构造输出两个、三个、四个以及F个（F为5或更大）扫描信号。

如上所述，本发明的示例性实施方式提供了一种每隔1/2至1水平时间生成并输出特定扫描信号的扫描驱动器以及利用该扫描驱动器的有机发光显示器。而且，本发明的示例性实施方式提供了一种通过改变时钟的导通/截止占空比来每隔1/K（K为等于或大于3的整数）至1水平时间生成并输出特定扫描信号的扫描驱动器以及利用该扫描驱动器的有机发光显示器。而且，本发明的示例性实施方式提供了一种每隔1/2水平时间或更短生成并输出由包括补偿电路的子像素所需的扫描信号的扫描驱动器，以及利用该扫描驱动器的有机发光显示器。尽管参照将扫描驱动器应用至有机发光显示器的示例描述了示例性实施方式，但不用说，本发明并不限于上述实施方式，而是可以应用至其它类型的显示器。

前述实施方式和优点仅仅是示例性的，而不应视为对本发明的限制。本教导可以容易地应用至其它类型的装置。对本发明的描述旨在例示，而非限制权利要求书的范围。许多另选例、修改例以及变型例对本领域技术人员来说是明显的。

Claims (10)

1.一种扫描驱动器，该扫描驱动器包括：

时钟选择器，所述时钟选择器根据选择信号的逻辑值输出第一时钟和通过将所述第一时钟clk进行反相而获得的第二时钟中的任一时钟，所述第一时钟和所述第二时钟在1水平时间内按逻辑高和逻辑低的次序形成；

移位寄存器，所述移位寄存器利用从所述时钟选择器提供的所述第一时钟和所述第二时钟中的一个时钟以及不同相位的第一起始脉冲至第N起始脉冲来生成脉冲信号，其中，N为等于或大于4的整数；以及

电平移位器，所述电平移位器增加从所述移位寄存器提供的所述脉冲信号的电平，并且输出所述脉冲信号作为扫描信号，

其中，所述移位寄存器中的被选择的移位寄存器生成相对于第I脉冲信号具有1/2水平时间的延迟时段的第J脉冲信号，或者所述移位寄存器中的被选择的移位寄存器生成相对于所述第I脉冲信号具有1/K的延迟时段的第J脉冲信号，其中，K为等于或大于3的整数；

其中，当从所述时钟选择器提供所述第一时钟时，所述移位寄存器输出与所述第一时钟的下降沿同步的脉冲信号，而当从所述时钟选择器提供所述第二时钟时，所述移位寄存器输出与所述第二时钟的上升沿同步的脉冲信号。

2.根据权利要求1所述的扫描驱动器，其中，所述移位寄存器包括触发器，所述触发器根据输入到时钟端子中的所述第一时钟和所述第二时钟中的任一时钟，对输入到数据端子中的第一起始脉冲至第N起始脉冲进行延迟，并且输出所述第一起始脉冲至第N起始脉冲作为所述脉冲信号。

3.根据权利要求1所述的扫描驱动器，其中，在所述移位寄存器中的被选择的移位寄存器生成相对于所述第I脉冲信号具有1/K的延迟时段的第J脉冲信号的情况下，所述第一时钟和所述第二时钟在1水平时间内具有逻辑高与逻辑低的不同占空比。

4.根据权利要求1所述的扫描驱动器，其中，与所述移位寄存器中的被选择的移位寄存器对应的选择信号具有高逻辑值，与所述移位寄存器中的未被选择的移位寄存器对应的选择信号具有低逻辑值，并且被选择的移位寄存器的数量为M，其中，M为等于1或更大的整数。

5.根据权利要求1所述的扫描驱动器，其中，所述时钟选择器包括2比1复用器，每一个复用器具有用于接收所述第一时钟的第一输入端子、用于接收通过将所述第一时钟进行反相而获得并通过反相器输出的所述第二时钟的第二输入端子、用于接收所述选择信号的选择端子、以及用于根据提供给所述选择端子的所述选择信号的逻辑值来输出所述第一时钟或者所述第二时钟的输出端子。

6.一种有机发光显示器，该有机发光显示器包括：

显示面板；

数据驱动器，所述数据驱动器向所述显示面板提供数据信号；以及

扫描驱动器，

所述扫描驱动器包括：时钟选择器，所述时钟选择器根据选择信号的逻辑值输出第一时钟和通过将所述第一时钟进行反相而获得的第二时钟中的任一时钟，所述第一时钟和所述第二时钟在1水平时间内按逻辑高和逻辑低的次序形成；移位寄存器，所述移位寄存器利用从所述时钟选择器提供的所述第一时钟和所述第二时钟中的一个时钟以及不同相位的第一起始脉冲至第N起始脉冲来生成脉冲信号，其中N为等于或大于4的整数；以及电平移位器，所述电平移位器增加从所述移位寄存器提供的所述脉冲信号的电平，并且输出所述脉冲信号作为扫描信号，

其中，所述移位寄存器中的被选择的移位寄存器生成相对于第I脉冲信号具有1/2水平时间的延迟时段的第J脉冲信号，或者所述移位寄存器中的被选择的移位寄存器生成相对于所述第I脉冲信号具有1/K的延迟时段的第J脉冲信号，其中，K为等于或大于3的整数；

其中，当从所述时钟选择器提供所述第一时钟时，所述移位寄存器输出与所述第一时钟的下降沿同步的脉冲信号，而当从所述时钟选择器提供所述第二时钟时，所述移位寄存器输出与所述第二时钟的上升沿同步的脉冲信号。

7.根据权利要求6所述的有机发光显示器，其中，所述移位寄存器包括触发器，所述触发器根据输入到时钟端子中的所述第一时钟和所述第二时钟中的任一时钟，对输入到数据端子中的第一起始脉冲至第N起始脉冲进行延迟，并且输出所述第一起始脉冲至第N起始脉冲作为所述脉冲信号。

8.根据权利要求6所述的有机发光显示器，其中，在所述移位寄存器中的被选择的移位寄存器生成相对于所述第I脉冲信号具有1/K的延迟时段的第J脉冲信号的情况下，所述第一时钟和所述第二时钟在1水平时间内具有逻辑高与逻辑低的不同占空比。

9.根据权利要求6所述的有机发光显示器，其中，与所述移位寄存器中的被选择的移位寄存器对应的选择信号具有高逻辑值，与所述移位寄存器中的未被选择的移位寄存器对应的选择信号具有低逻辑值，并且被选择的移位寄存器的数量为M，其中，M为等于1或更大的整数。

10.根据权利要求6所述的有机发光显示器，其中，所述时钟选择器包括2比1复用器，每一个复用器具有用于接收所述第一时钟的第一输入端子、用于接收通过将所述第一时钟进行反相而获得并通过反相器输出的所述第二时钟的第二输入端子、用于接收所述选择信号的选择端子、以及用于根据提供给所述选择端子的所述选择信号的逻辑值来输出所述第一时钟或者所述第二时钟的输出端子。