CN111951731B - 像素单元阵列及其驱动方法、显示面板和显示装置 - Google Patents

像素单元阵列及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN111951731B
CN111951731B CN202010849921.0A CN202010849921A CN111951731B CN 111951731 B CN111951731 B CN 111951731B CN 202010849921 A CN202010849921 A CN 202010849921A CN 111951731 B CN111951731 B CN 111951731B
Authority
CN
China
Prior art keywords
signal
transistor
row
terminal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010849921.0A
Other languages
English (en)
Other versions
CN111951731A (zh
Inventor
王丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010849921.0A priority Critical patent/CN111951731B/zh
Publication of CN111951731A publication Critical patent/CN111951731A/zh
Application granted granted Critical
Publication of CN111951731B publication Critical patent/CN111951731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本文公开一种像素单元阵列，包括：N*M个像素单元P(i,j)；每个像素单元均连接初始化信号Vini端，第i行像素单元都连接该行对应的行复位信号Re(i)端；像素单元P(i,j)包括第一晶体管T1(i,j)和驱动晶体管T2(i,j)，所述T1(i,j)的控制极连接Re(i)端，第一极连接T2(i,j)的栅极，第二极连接初始化信号Vini端；所述第一晶体管T1(i,j)在行复位信号Re(i)为有效电平期间导通，所述第一晶体管T1(i,j)在行复位信号Re(i)为无效电平期间截止；所述初始化信号在每一个帧周期内为周期性脉冲信号以使所述第一晶体管中的漏电流方向根据所述初始化信号的电压变化而改变方向。

Description

像素单元阵列及其驱动方法、显示面板和显示装置
技术领域
本文涉及但不限于显示技术领域，尤其涉及一种像素单元阵列及其驱动方法、显示面板和显示装置。
背景技术
有机电致发光二极管(Organic Light Emitting Diode，简称OLED)显示面板利用OLED作为像素发出不同亮度的光线。相对于传统的薄膜晶体管液晶显示面板，OLED显示面板具有更快的反应速度，更高的对比度以及更广大的视角，是显示面板的一个重要的发展方向。
有源有机电致发光二极管(Active Matrix Organic Light Emitting Diode，简称AMOLED)显示器像素电路的基本功能，是在帧周期开始时进行显示信号刷新，在帧周期中用存储电容(Cst)保持信号电压并施加于驱动器件控制端，使驱动器件在帧周期内稳定地输出OLED驱动电流。
为了降低显示面板的功耗，低帧频驱动成为主流方案之一，但是，长帧周期内，像素电路DTFT栅极电位漏电会导致像素显示发光出现不稳定性，从而产生视觉闪烁感(Flicker)。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开提供了一种像素单元阵列，包括：
N*M个像素单元P(i,j)；所述像素单元阵列中的每一个像素单元均连接初始化信号Vini端，第i行像素单元中的所有像素单元都连接该行对应的行复位信号Re(i)端；
任意一个像素单元P(i,j)包括第一晶体管T1(i,j)和驱动晶体管T2(i,j)，所述第一晶体管T1(i,j)的控制极连接行复位信号Re(i)端，所述第一晶体管T1(i,j)的第一极连接所述驱动晶体管T2(i,j)的栅极，所述第一晶体管T1(i,j)的第二极连接初始化信号Vini端；
所述第一晶体管T1(i,j)在行复位信号Re(i)为有效电平期间导通，所述第一晶体管T1(i,j)在行复位信号Re(i)为无效电平期间截止；
所述初始化信号在每一个帧周期内为周期性脉冲信号以使所述第一晶体管中的漏电流方向根据所述初始化信号的电压变化而改变方向。
第二方面，本公开提供了一种像素单元阵列的驱动方法，包括：
在每一个帧周期内，向像素单元阵列中的每一行像素单元的行复位信号Re(i)端逐行输入脉冲信号；所述第i行行复位信号Re(i)为有效电平期间控制第一晶体管T1(i,j)导通以对驱动晶体管的栅极电位进行放电；
在每一个帧周期内，向像素单元阵列中的每一个像素单元的初始化信号Vini端输入周期性脉冲信号以使所述第一晶体管中的漏电流方向根据所述初始化信号的电压变化而改变方向。
第三方面，本公开提供了一种显示面板，包括：上述像素单元阵列。
第四方面，本公开提供了一种显示装置，包括上述显示面板。
在阅读理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开实施例提供的一种像素单元阵列的结构示意图；
图2为本公开实施例提供的一种像素单元的结构示意图；
图3为本公开实施例提供的另一种像素单元的结构示意图；
图4为本公开实施例提供的一种像素单元的等效电路示意图；
图5为本公开实施例提供的另一种像素单元的等效电路示意图；
图6为本公开实施例提供的一种像素单元的驱动电路的信号时序图；
图7为本公开实施例提供的一种GOA单元的结构示意图；
图8为图7公开的实施例的GOA单元的信号时序图；
图9为图7公开的实施例的GOA单元的一种等效电路示意图；
图10为本公开实施例提供的一种像素单元行与GOA单元的连接示意图；
图11为图10公开的实施例中驱动前三行像素单元的信号的时序图；
图12为本公开实施例提供的一种像素单元行与GOA单元的连接示意图；
图13为图12公开的实施例中驱动前三行像素单元的信号的时序图；
图14为本公开实施例提供的一种像素单元行与GOA单元的连接示意图；
图15为图14公开的实施例中奇数行GOA单元和偶数行GOA单元的信号时序图；
图16为图14公开的实施例中驱动前四行像素单元的信号的时序图；
图17为本公开实施例提供的一种像素单元阵列的驱动电路的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。根据在电路中的作用，本公开实施例使用的晶体管主要为开关晶体管。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。
此外，在本公开实施例的描述中，术语“第一电平”和“第二电平”仅用于区别两个电平的幅度不同。当晶体管被示例为P型薄膜晶体管时，触发晶体管导通的信号电平为低电平，当晶体管被示例为N型薄膜晶体管时，触发晶体管导通的信号电平为高电平。
在以下示例中以驱动晶体管为P型薄膜晶体管的情况进行描述，其他晶体管根据电路设计与驱动晶体管具有相同或不同的类型。类似地，在其他实施例中，驱动晶体管也可以被示为N型薄膜晶体管。本领域技术人员能够理解的是，通过将其他晶体管的类型相应地改变并将各驱动信号和电平信号进行反相(和/或进行其他附加的适应性修改)，同样能够实现本公开的技术方案。
图1示出了本公开实施例的一种像素单元阵列的结构示意图。如图1所示，本公开实施例的像素单元阵列包括N*M个像素单元P(i,j)；所述像素单元阵列中的每一个像素单元均连接初始化信号Vini端，第i行像素单元中的所有像素单元都连接该行对应的行复位信号Re(i)端；
任意一个像素单元P(i,j)包括第一晶体管T1(i,j)和驱动晶体管T2(i,j)，所述第一晶体管T1(i,j)的控制极连接行复位信号Re(i)端，所述第一晶体管T1(i,j)的第一极连接所述驱动晶体管T2(i,j)的栅极，所述第一晶体管T1(i,j)的第二极连接初始化信号Vini端；
所述第一晶体管T1(i,j)在行复位信号Re(i)为有效电平期间导通，所述第一晶体管T1(i,j)在行复位信号Re(i)为无效电平期间截止；
所述初始化信号在每一个帧周期内为周期性脉冲信号以使所述第一晶体管中的漏电流方向根据所述初始化信号的电压变化而改变方向。
相关技术中，驱动器件可以是驱动薄膜晶体管(Drive Thin Film Transistor，简称DTFT)，为了对驱动晶体管DTFT的栅极进行复位而引入复位晶体管和初始化信号Vini，复位晶体管的漏极连接初始化信号Vini，复位晶体管的栅极连接复位信号，复位晶体管的源极连接驱动晶体管DTFT的栅极。初始化信号Vini为固定的负电压信号。在复位阶段，复位晶体管的栅极在复位信号的控制下使得复位晶体管导通，为驱动晶体管DTFT的栅极放电。在像素单元的发光阶段，复位晶体管的栅极在复位信号的控制下使得复位晶体管截止，但是由于复位晶体管的源极和漏极之间的压差较大(一般为3V～7V左右)，导致复位晶体管中存在漏电流，该漏电流的存在导致驱动晶体管DTFT的栅极电位下降，引起发光电流的不稳，导致像素显示发光出现不稳定性，从而产生视觉闪烁感(Flicker)。
本公开提供的上述实施例的像素单元阵列，将像素单元阵列中的每一个像素单元均连接初始化信号Vini端，通过使初始化信号Vini为周期性脉冲信号，当第一晶体管(复位晶体管)截止时，初始化信号Vini为第一电压信号时，第一晶体管(复位晶体管)内的电流方向为从第一极流向第二极，导致驱动晶体管的栅极电位下降(漏电)，当初始化信号Vini为第二电压信号时，第一晶体管(复位晶体管)内的电流方向为从第二极流向第一极，导致驱动晶体管的栅极电位上升(充电)。在像素单元的发光阶段，通过对驱动晶体管的栅极进行漏电和充电的交替控制，使得驱动晶体管的栅极电位趋于稳定，从而改善像素单元显示发光的稳定性。
在一种示例性的实施方式中，所述初始化信号在每一个帧周期内为周期性脉冲信号，包括：
在任意一个帧周期内，存在多个第一时间段T1和多个第二时间段T2，第i个T1对应第i行行复位信号Re(i)的有效电平时段，第j个T2对应第j个无效电平时段，所述无效电平时段是指所有行的行复位信号均为无效电平的时段；所述初始化信号在每一个T1内均为第一电压信号，在每一个T2内的部分或全部时间内为第二电压信号；当所述初始化信号为第一电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第一极流向第二极，当所述初始化信号为第二电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第二极流向第一极；
在一种示例性的实施方式中，所述第一电压和第二电压可以根据实际电路的工作参数进行设定。比如，所述第一电压和第二电压可以根据驱动晶体管的参数(比如驱动晶体管的导通阈值Vth)，以及像素单元的显示数据信号Vdt的电压范围进行设定。
在一种示例性的实施方式中，所述第一电压信号可以是负电压信号，所述第二电压信号可以是正电压信号。比如，第一电压信号的范围可以是-1V～-4V，第二电压信号的范围可以是1V～4V。
在一种示例性的实施方式中，所述Vinit信号的占空比为50％。在像素单元的发光阶段，通过使初始化信号Vini的占空比为50％，能够实现对驱动晶体管的栅极进行漏电和充电的时间相等，使得驱动晶体管的栅极电位更稳定，像素单元的显示发光也更稳定。
在其他的实施方式中，所述Vinit信号的占空比也可以是除50％以外的其他数值，比如，40％，45％，55％，60％等等。对Vinit信号的占空比可以不做具体的限定，相对于相关技术中的直流Vinit信号，本申请的Vinit信号通过采用周期性的脉冲信号，使得在像素单元的发光阶段，驱动晶体管的栅极存在漏电和充电的交替，从而改善了相关技术中栅极电位一直下降的情况，使得驱动晶体管的栅极电位趋于稳定，从而改善像素单元显示发光的稳定性。
如图2所示，在一些示例性的实施方式中，所述像素单元阵列中的任意一个像素单元包括像素驱动电路和电连接所述像素驱动电路的有机电致发光二极管D1；
所述像素驱动电路包括：第一复位子电路1，发光驱动子电路2和数据写入子电路3；
所述第一复位子电路1包括第一晶体管T1；
所述发光驱动子电路2包括驱动晶体管T2，所述驱动晶体管T2的栅极连接第一节点N1，所述驱动晶体管T2的第一极连接第二节点N2，所述驱动晶体管T2的第二极连接第三节点N3；所述发光驱动子电路2被配置为在发光控制信号EM为有效电平期间导通驱动晶体管T2使得有机电致发光二极管D1发光；
所述数据写入子电路3包括存储电容C1，所述存储电容C1的一端连接第一节点N1，所述存储电容C1的另一端连接第一电源电压信号VDD端；所述数据写入子电路3被配置为在行扫描信号Gn为有效电平期间，将显示数据信号Vdt的电压以及驱动晶体管的阈值电压Vth提供给第一节点N1并存储在存储电容C1中。
上述像素驱动电路通过数据写入子电路获取显示数据信号Vdt的电压信息和驱动晶体管的阈值电压Vth信息，从而使得驱动发光器件OLED发光的驱动电流与驱动晶体管的阈值电压Vth无关，能够避免由于驱动晶体管的阈值电压不均引起的亮度不均匀，提高亮度均匀性。
如图3所示，在一些示例性的实施方式中，所述像素驱动电路还包括：第二复位子电路4，所述第二复位子电路4包括第七晶体管T7，所述第七晶体管T7的控制极连接行复位信号Re端，所述第七晶体管T7的第一极连接有机电致发光二极管D1的阳极，所述第七晶体管T7的第二极连接初始化信号Vini端；所述第七晶体管T7被配置为在行复位信号Re为有效电平期间导通以释放有机电致发光二极管D1的阳极上的电能，所述第七晶体管T7在行复位信号Re为无效电平期间截止。
如图4所示，在一些示例性的实施方式中，所述发光驱动子电路2还包括第三晶体管T3和第四晶体管T4；
所述第三晶体管T3的栅极连接发光控制信号EM端，所述第三晶体管T3的第一极连接第一电源信号VDD端，所述第三晶体管T3的第二极连接第二节点N2；
所述第四晶体管T4的栅极连接发光控制信号EM端，所述第四晶体管T4的第一极连接第二节点N2，所述第四晶体管T4的第二极连接有机电致发光二极管D1的阳极；
如图4所示，在一些示例性的实施方式中，所述数据写入子电路3还包括第五晶体管T5和第六晶体管T6；
所述第五晶体管T5的栅极连接行扫描信号Gn端，所述第五晶体管T5的第一极连接显示数据信号Vdt端，所述第五晶体管T5的第二极连接第二节点N2；
所述第六晶体管T6的栅极连接行扫描信号Gn端，所述第六晶体管T6的第一极连接第一节点N1，所述第六晶体管T6的第二极连接第三节点N3。
如图5所示，在一些示例性的实施方式中，所述像素驱动电路还包括：第二复位子电路4，所述第二复位子电路4包括第七晶体管T7，所述第七晶体管T7的控制极连接行复位信号Re端，所述第七晶体管T7的第一极连接有机电致发光二极管D1的阳极，所述第七晶体管T7的第二极连接初始化信号Vini端；
在图5所示的实施例中，晶体管T1～T7可以为P型薄膜晶体管。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管。
图6是像素单元的工作时序图，如图6所示，像素驱动电路的一个工作周期可以为一个帧周期，但不以此为限。如图6所示，像素驱动电路的一个工作周期可以包括依次设置的复位阶段、数据写入阶段和发光阶段。第一电源信号VDD为高电平信号，第二电源信号VSS为低电平信号，所述初始化信号Vini在行复位信号Re为低电平信号期间为第一电压信号，在其他时间为第二电压信号。
(一)复位阶段
行复位信号Re为低电平，行扫描信号Gn为高电平，发光控制信号EM为高电平，初始化信号Vini为负电压信号。
行复位信号Re为低电平，第一晶体管T1导通，第一节点N1通过第一晶体管T1释放电能，从而对驱动晶体管T2的栅极进行复位。行复位信号Re为低电平，第七晶体管T7导通，有机电致发光二极管D1的阳极通过第七晶体管T7释放电能，从而对有机电致发光二极管D1的阳极进行复位。行扫描信号Gn为高电平，晶体管T5、T6截止。发光控制信号EM为高电平，晶体管T3、T4截止。存储电容C1充电，第一节点N1的电位是：VN1＝Vini，电容C1两端的电位差是VC1＝VDD-Vini。其中，VDD是第一电源信号VDD的电压，Vini是初始化信号Vini的电压。
(二)数据写入阶段
行复位信号Re为高电平，行扫描信号Gn为低电平，发光控制信号EM为高电平，初始化信号Vini为正电压信号。
行扫描信号Gn为低电平，晶体管T5和T6导通，晶体管T5导通，显示数据信号Vdt被提供给第二节点N2，晶体管T6导通，驱动晶体管T2形成“二极管连接”结构。行复位信号Re为高电平，晶体管T1和T7截止，晶体管T1中存在漏电流，漏电流的方向为从晶体管T1的第二极(连接Vini端)流向第一极(第一节点N1)。发光控制信号EM为高电平，晶体管T3、T4截止。
初始化信号Vini为正电压信号，晶体管T1中存在漏电流，漏电流的方向为从晶体管T1的第二极(Vini端)流向晶体管T1的第一极(第一节点N1)，升高第一节点N1的电位，当第一节点N1点的电位升高至VN1＝Vdata+Vth时，驱动晶体管T2截止。其中，VN1是第一节点N1的电压，Vdata是显示数据信号Vdt的电压，Vth是驱动晶体管T2的阈值电压。当驱动晶体管T2是P型晶体管时，Vth<0。电容C1两端的电位差是VC1＝VDD-(Vdata+Vth)。
(三)发光阶段
发光控制信号EM为低电平，晶体管T3和T4导通，第二节点N2的电压为VDD，驱动晶体管T2的栅源压差Vgs满足导通条件：|Vgs|>|Vth|，驱动晶体管T2导通。行扫描信号Gn为高电平，晶体管T5和T6截止。行复位信号Re为高电平，晶体管T1和T7截止。
驱动OLED发光的电流IOLED可以用以下公式(1)表示：
Figure BDA0002644374220000111
其中，Vgs为驱动晶体管T2的栅极与源极之间的电压差，k是与驱动晶体管的工艺参数和特征尺寸有关的参数，Vth为驱动晶体管T2的阈值电压。
Vgs＝VN1-VN2＝Vdata+Vth-VDD (2)
则驱动OLED发光的电流IOLED可以用以下公式(3)表示：
Figure BDA0002644374220000112
根据上述公式，在采用电容C1后，驱动有机电致发光二极管D1发光的驱动电流与驱动晶体管的阈值电压Vth无关。
在发光阶段，当初始化信号Vini为负电压信号时，晶体管T1中存在漏电流，漏电流的方向为从晶体管T1的第一极(第一节点N1)流向晶体管T1的第二极(Vini端)，降低第一节点N1的电位。当初始化信号Vini为正电压信号时，晶体管T1中存在漏电流，漏电流的方向为从晶体管T1的第二极(Vini端)流向晶体管T1的第一极(第一节点N1)，升高第一节点N1的电位。
通过对驱动晶体管的栅极(第一节点N1)进行漏电和充电的交替控制，使得发光阶段驱动晶体管的栅极电位趋于稳定，从而改善像素显示发光的稳定性。当初始化信号Vini的占空比为50％时，漏电和充电的时间相当，驱动晶体管的栅极电位更稳定，像素显示发光也更稳定。
为了实现窄边框面板，通过GOA(Gate Driver On Array，阵列基板栅极驱动)技术可以不再使用外接布线的方式，而是将栅极驱动电路直接放在阵列基板上，这样可以有效地降低边框的宽度。
在一种示例性的实施方式中，如图7所示，GOA单元包括三个信号输入端和一个信号输出端。三个信号输入端分别是：输入信号IN端，第一时钟信号S1端，第二时钟信号S2端。一个信号输出端是输出信号OUT端。
如图8所示，GOA单元在第一时钟信号S1端输入的第一时钟信号S1信号和第二时钟信号S2端输入的第二时钟信号S2信号的控制下，对输入信号IN端输入的输入信号IN信号延迟1/2*T后输出。T是时钟信号(S1信号和S2信号)的周期，S2信号与S1信号的相位差是1/2*T，S2信号的相位滞后于S1信号的相位1/2*T。
在一种示例性的实施方式中，如图9所示，GOA单元可以包括：晶体管T1～T8，和电容C1、C2。晶体管T1的栅极连接第一时钟信号S1端，晶体管T1的第一极连接输入信号IN端，晶体管T1的第二极连接第一节点N1；晶体管T2的栅极连接第一节点N1，晶体管T2的第一极连接第二节点N2，晶体管T2的第二极连接第一时钟信号S1端；晶体管T3的栅极连接第一时钟信号S1端，晶体管T3的第一极连接第二电源信号VL端，晶体管T3的第二极连接第二节点N2；晶体管T4的栅极连接第二节点N2，晶体管T4的第一极连接第一电源信号VH端，晶体管T4的第二极连接输出信号OUT端；晶体管T5的栅极连接第四节点N4，晶体管T5的第一极连接输出信号OUT端，晶体管T5的第二极连接第二时钟信号S2端；晶体管T6的栅极连接第二节点N2，晶体管T6的第一极连接第一电源信号VH端，晶体管T6的第二极连接第三节点N3；晶体管T7的栅极连接第二时钟信号S2端，晶体管T7的第一极连接第三节点N3，晶体管T7的第二极连接第一节点N1；晶体管T8的栅极连接第二电源信号VL端，晶体管T8的第一极连接第一节点N1，晶体管T8的第二极连接第二节点N4；电容C1的一端连接第四节点N4，电容C1的另一端连接输出信号OUT端；电容C2的一端连接第二节点N2，电容C2的另一端连接第一电源信号VH端。
以晶体管T1～T8为P型晶体管为例，图8示出了GOA单元的信号时序图。第一电源信号VH为高电平信号，第二电源信号VL为低电平信号。
(一)t1时间段
输入信号IN信号和第一时钟信号S1信号为低电平，第二时钟信号S2信号为高电平，晶体管T1、T2、T3和T8导通，第一节点N1，第二节点N2的电位被拉低，晶体管T4和T5导通，输出信号OUT端输出高电平信号。
(二)t2时间段
第二时钟信号S2信号变为低电平信号，晶体管T5导通，输出信号OUT端的电位被拉低，受电容C1的自举作用，第一节点N1点的电位被拉低，晶体管T5充分导通，使得输出信号OUT端输出低电平信号，OUT信号的电压为VGL，VGL是第二电源信号VL的电压。第一时钟信号S2信号变为低电平信号，晶体管T2导通，第二节点N2的电位被拉高，第四晶体管T4关断。
(三)t3时间段
输入信号IN信号和第二时钟信号S2信号为高电平，第一时钟信号S1信号为低电平，第一节点N1的电位被拉高，晶体管T5关断，晶体管T3导通，第二节点N2的电位被拉低，晶体管T4导通，输出信号OUT端输出高电平信号。
(四)t4时间段
电容C2使得第二节点N2的低电平得以保持，晶体管T4保持导通，输出信号OUT端输出高电平信号。第二时钟信号S2变为低电平信号，晶体管T6和T7导通，使得第一节点N1节点保持高电平，晶体管T5处于关断状态。
在t4时间段之后，第一时钟信号S1信号和第二时钟信号S2信号的低电平信号交替出现，使第一节点N1始终为高电平信号，输出信号OUT端维持输出高电平信号。
在一种示例性的实施方式中，如图10所示，为了驱动N*M个像素单元P(i,j)，1≤i≤N，1≤j≤M。可以使用两组GOA单元分别产生每行像素单元需要的行复位信号Re(i)和行扫描信号Gn(i)。在图10中，产生第i行行复位信号Re(i)的GOA单元是第一GOA单元，用“R-G(i)”表示。产生第i行行扫描信号Gn(i)的GOA单元是第二GOA单元，用“G-G(i)”表示，第i行像素单元用“P(i)”表示。任意一行像素单元P(i)分别对应一根行复位信号Re(i)线和一根行扫描信号Gn(i)线。
如图10所示，所述行复位信号Re(i)通过第一GOA单元生成，所述行扫描信号Gn(i)通过第二GOA单元生成。
第i行第一GOA单元的输入信号是第i-1行行扫描信号Gn(i-1)，第i行第一GOA单元的输出信号作为第i行行复位信号Re(i)，并且还作为第i行第二GOA单元的输入信号；i≥2；第1行第一GOA单元的输入信号是帧开始信号STV；
第i行第二GOA单元的输入信号是第i行行复位信号Re(i)，第i行第二GOA单元的输出信号作为第i行行扫描信号Gn(i)，并且还作为第i+1行第一GOA单元的输入信号；i≥1；
第一GOA单元和第二GOA单元均包括输入信号IN端，第一时钟信号S1端，第二时钟信号S2端和输出信号OUT端；第i行第一GOA单元的第一时钟信号S1端输入第一时钟信号CK，第二时钟信号S2端输入第二时钟信号CB；第i+1行第一GOA单元的第一时钟信号S1端输入第二时钟信号CB，第二时钟信号S2端输入第一时钟信号CK；第i行第二GOA单元的第一时钟信号S1端输入第二时钟信号CB，第二时钟信号S2端输入第一时钟信号CK；第i+1行第二GOA单元的第一时钟信号S1端输入第一时钟信号CK，第二时钟信号S2端输入第二时钟信号CB。
如图11所示，所述第二时钟信号CB的相位滞后于所述第一时钟信号CK的相位1/2*T，其中，T是第一时钟信号和第二时钟信号的周期；所述帧开始信号、所述第一时钟信号和所述第二时钟信号的有效电平的持续时长为1/2*T；所述第一GOA单元和第二GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T后输出。
同一行的行复位信号Re(i)和行扫描信号Gn(i)之间的相位差是1/2*T，行扫描信号Gn(i)的相位滞后于行复位信号Re(i)的相位。第i行行扫描信号Gn(i)与第i+1行行复位信号Re(i+1)之间的相位差是1/2*T，第i+1行行复位信号Re(i+1)的相位滞后于第i行行扫描信号Gn(i)的相位。像素充电和驱动晶体管阈值电压Vth补偿时间是1/2*T。
初始化信号Vinit是周期性脉冲信号，Vinit信号的占空比为50％(或近似50％)，Vinit信号的周期为T，Vinit信号的第i个有效电平(比如低电平)的起始时刻与第i行行复位信号Re(i)的有效电平(比如低电平)的起始时刻相同。
在一种示例性的实施方式中，如图12所示，为了驱动N*M个像素单元P(i,j)，1≤i≤N，1≤j≤M。可以使用两组GOA驱动单元分别产生每行像素单元需要的行复位信号Re(i)和行扫描信号Gn(i)。在图12中，产生第i行行复位信号Re(i)的GOA单元是第一GOA单元，用“R-G(i)”表示。产生第i行行扫描信号Gn(i)的GOA单元是第二GOA单元，用“G-G(i)”表示，第i行像素单元用“P(i)”表示。任意一行像素单元P(i)分别对应一根行复位信号Re(i)线和一根行扫描信号Gn(i)线。
所述行复位信号Re(i)通过第一GOA单元生成，所述行扫描信号Gn(i)通过第二GOA单元生成；
第i行第一GOA单元的输入信号是第i-1行行复位信号Re(i-1)，第i行第一GOA单元的输出信号作为第i行行复位信号Re(i)，并且还作为第i+1行第一GOA单元的输入信号；i≥2；第1行第一GOA单元的输入信号是第一帧开始信号RSTV；
第i行第二GOA单元的输入信号是第i-1行行扫描信号Gn(i)，第i行第二GOA单元的输出信号作为第i行行扫描信号Gn(i)，并且还作为第i+1行第二GOA单元的输入信号；i≥2；第1行第二GOA单元的输入信号是第二帧开始信号GSTV；
第一GOA单元和第二GOA单元均包括输入信号IN端，第一时钟信号S1端，第二时钟信号S2端和输出信号OUT端；
第i行第一GOA单元的第一时钟信号S1端输入第一时钟信号RCK，第二时钟信号S2端输入第二时钟信号RCB；第i+1行第一GOA单元的第一时钟信号S1端输入第二时钟信号RCB，第二时钟信号S2端输入第一时钟信号RCK；i≥1；所述第二时钟信号RCB的相位滞后于所述第一时钟信号RCK的相位1/2*T1，其中，T1是第一时钟信号和第二时钟信号的周期；
第i行第二GOA单元的第一时钟信号S1端输入第三时钟信号GCK，第二时钟信号S2端输入第四时钟信号GCB；第i+1行第二GOA单元的第一时钟信号S1端输入第四时钟信号GCB，第二时钟信号S2端输入第三时钟信号GCK；i≥1；所述第四时钟信号GCB的相位滞后于所述第三时钟信号GCK的相位1/2*T2，其中，T2是第三时钟信号和第四时钟信号的周期；T2＝T1；
其中，所述第二帧开始信号GSTV的相位滞后于所述第一帧开始信号RSTV的相位1/4*T1；所述第一帧开始信号、所述第一时钟信号和所述第二时钟信号的有效电平的持续时长为1/4*T1；所述第二帧开始信号、所述第三时钟信号和所述第四时钟信号的有效电平的持续时长为1/2*T1；
所述第一GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T1后输出；第二GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T2后输出。
初始化信号Vinit是周期性脉冲信号，Vinit信号的占空比为50％(或近似50％)，Vinit信号的周期为1/2*T1，Vinit信号的第i个有效电平(比如低电平)的起始时刻与第i行行复位信号Re(i)的有效电平(比如低电平)的起始时刻相同。
如图13所示，同一行的行复位信号Re(i)和行扫描信号Gn(i)之间的相位差是1/4*T1，行扫描信号Gn(i)的相位滞后于行复位信号Re(i)的相位。第i+1行的行复位信号Re(i+1)和第i行行复位信号Re(i)之间的相位差是1/2*T1，第i+1行的行复位信号Re(i+1)的相位滞后于第i行行复位信号Re(i)的相位。第i+1行的行扫描信号Gn(i+1)和第i行行扫描信号Gn(i)之间的相位差是1/2*T1，第i+1行的行扫描信号Gn(i+1)的相位滞后于第i行行扫描信号Gn(i)的相位。行复位信号Re(i)的有效电平(比如低电平)的持续时间为1/4*T1，行扫描信号Gn(i)的有效电平(比如低电平)的持续时间为1/2*T1。像素充电和驱动晶体管阈值电压Vth补偿时间是1/2*T1。
在一种示例性的实施方式中，如图14所示，为了驱动N*M个像素单元P(i,j)，1≤i≤N，1≤j≤M。可以使用一组GOA单元分别产生每行像素单元需要的行复位信号Re(i)和行扫描信号Gn(i)，只使用一组GOA单元有利于实现显示屏的更窄边框。在图14中，GOA单元分奇偶行，奇数行GOA单元与偶数行GOA单元分别具有各自独立的触发信号(帧开始信号)和时钟信号。奇数行GOA单元，表示为“GOA-O”，偶数行GOA单元，表示为“GOA-E”。奇数行GOA单元对应的帧开始信号为STV-O，偶数行GOA单元对应的帧开始信号为STV-E。奇数行GOA单元对应的时钟信号为CK-O信号和CB-O信号。偶数行GOA单元对应的时钟信号为CK-E信号和CB-E信号。第i行像素单元用“P(i)”表示。任意一行像素单元P(i)分别对应一根行复位信号Re(i)线和一根行扫描信号Gn(i)线。GOA单元之间采用级联的方式，第i行GOA单元的输出作为第i+2行GOA单元的输入，也即，奇数行GOA单元之间逐行级联，偶数行GOA单元之间逐行级联。
如图14所示，第i行行扫描信号Gn(i)和第i+1行行复位信号Re(i+1)通过第i+1行GOA单元生成；i≥1；第1行行复位信号Re(1)通过第1个GOA单元生成；
第i行奇数行GOA单元的输出信号作为第i+1行奇数行GOA单元的输入信号；第i行偶数行GOA单元的输出信号作为第i+1行偶数行GOA单元的输入信号；i≥1；
GOA单元包括输入信号IN端，第一时钟信号S1端，第二时钟信号S2端和输出信号OUT端；第1行奇数行GOA单元的输入信号是第一帧开始信号STV-O，第1行偶数行GOA单元的输入信号是第二帧开始信号STV-E；
如图15所示，第i行奇数行GOA单元的第一时钟信号S1端输入第一时钟信号CK-O，第二时钟信号S2端输入第二时钟信号CB-O；第i+1行奇数行GOA单元的第一时钟信号S1端输入第二时钟信号CB-O，第二时钟信号S2端输入第一时钟信号CK-O；i≥1；所述第二时钟信号的相位滞后于所述第一时钟信号1/2*T1，其中，T1是第一时钟信号和第二时钟信号的周期；
如图15所示，第i行偶数行GOA单元的第一时钟信号S1端输入第三时钟信号CK-E，第二时钟信号S2端输入第四时钟信号CB-E；第i+1行偶数行GOA单元的第一时钟信号S1端输入第四时钟信号CB-E，第二时钟信号S2端输入第三时钟信号CK-E；i≥1；所述第四时钟信号的相位滞后于所述第三时钟信号1/2*T2，其中，T2是第三时钟信号和第四时钟信号的周期；T2＝2T1；
如图15所示，所述第二帧开始信号的相位超前于所述第一帧开始信号1/4*T1；所述第一帧开始信号、所述第一时钟信号和所述第二时钟信号的有效电平的持续时长为1/4*T1；所述第二帧开始信号、所述第三时钟信号和所述第四时钟信号的有效电平的持续时长为1/8*T2；T2＝2T1；
如图16所示，所述奇数行GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/4*T1后输出；
所述偶数行GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T2后输出；T2＝2T1；
如图16所示，第2k+2行行复位信号Re(2k+2)和第2k+1行行复位信号Re(2k+1)的相位差为1/4*T2，第2k+2行行复位信号Re(2k+2)的相位滞后于第2k+1行行复位信号Re(2k+1)的相位。第2k+3行行复位信号Re(2k+3)和第2k+2行行复位信号Re(2k+2)的相位差为3/4*T2，第2k+3行行复位信号Re(2k+3)的相位滞后于第2k+2行行复位信号Re(2k+2)的相位；k≥0；
第2k+2行行扫描信号Gn(2k+2)和第2k+1行行扫描信号Gn(2k+1)的相位差为1/4*T2，第2k+2行行扫描信号Gn(2k+2)的相位滞后于第2k+1行行扫描信号Gn(2k+1)的相位。第2k+3行行扫描信号Gn(2k+3)和第2k+2行行扫描信号Gn(2k+2)的相位差为3/4*T2，第2k+3行行扫描信号Re(2k+3)的相位滞后于第2k+2行行扫描信号Re(2k+2)的相位；k≥0；
如图16所示，所述Vinit信号的占空比为50％，周期为T2；所述Vinit信号的第i个有效电平的起始时刻与第i行行复位信号Re(i)的有效电平的起始时刻相同。
图17为本公开实施例提供的一种像素单元阵列的驱动方法的流程图。如图17所示，本实施例提供的像素单元阵列的驱动方法，可以包括以下步骤：
步骤S10，在每一个帧周期内，向像素单元阵列中的每一行像素单元的行复位信号Re(i)端逐行输入脉冲信号；所述第i行行复位信号Re(i)为有效电平期间控制第一晶体管T1(i,j)导通以对驱动晶体管的栅极电位进行放电；
步骤S20，在每一个帧周期内，向像素单元阵列中的每一个像素单元的初始化信号Vini端输入周期性脉冲信号以使所述第一晶体管中的漏电流方向根据所述初始化信号的电压变化而改变方向。
本公开实施例提供的像素单元阵列的驱动方法，在像素单元的发光阶段，通过对驱动晶体管的栅极进行漏电和充电的交替控制，使得驱动晶体管的栅极电位趋于稳定，从而改善像素单元显示发光的稳定性。
在一种示例性的实施方式中，所述方法还包括：在每一个帧周期内，向像素单元阵列中的每一行像素单元的行扫描信号Gn(i)端逐行输入脉冲信号；所述第i行行扫描信号Gn(i)为有效电平期间对该行像素单元进行充电。
在一种示例性的实施方式中，所述初始化信号在每一个帧周期内为周期性脉冲信号，包括：在任意一个帧周期内设置多个第一时间段T1和多个第二时间段T2，第i个T1对应第i行行复位信号Re(i)的有效电平时段，第j个T2对应第j个无效电平时段，所述无效电平时段是指所有行的行复位信号均为无效电平的时段；在每一个T1内使所述初始化信号为第一电压信号，在每一个T2内的部分或全部时间内使所述初始化信号为第二电压信号；当所述初始化信号为第一电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第一极流向第二极，当所述初始化信号为第二电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第二极流向第一极。
在一种示例性的实施方式中，所述Vinit信号的占空比为50％。在像素单元的发光阶段，通过使初始化信号Vini的占空比为50％，能够实现对驱动晶体管的栅极进行漏电和充电的时间相等，使得驱动晶体管的栅极电位更稳定，像素单元的显示发光也更稳定。
本公开实施例还提供了一种显示面板，该显示面板包括：上述像素单元阵列。
本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。对于该显示装置的描述可参见前述实施例中的内容，此处不再赘述。
本公开实施例提供的上述显示装置可以为有机发光显示装置。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (19)

1.一种像素单元阵列，包括：
N*M个像素单元P(i,j)；所述像素单元阵列中的每一个像素单元均连接初始化信号Vini端，第i行像素单元中的所有像素单元都连接该行对应的行复位信号Re(i)端；
任意一个像素单元P(i,j)包括第一晶体管T1(i,j)和驱动晶体管T2(i,j)，所述第一晶体管T1(i,j)的控制极连接行复位信号Re(i)端，所述第一晶体管T1(i,j)的第一极连接所述驱动晶体管T2(i,j)的栅极，所述第一晶体管T1(i,j)的第二极连接初始化信号Vini端；
所述第一晶体管T1(i,j)在行复位信号Re(i)为有效电平期间导通，所述第一晶体管T1(i,j)在行复位信号Re(i)为无效电平期间截止；
所述初始化信号在每一个帧周期的至少一个像素单元的发光阶段内为周期性脉冲信号以使所述第一晶体管中的漏电流方向根据所述初始化信号的电压变化而改变方向。
2.如权利要求1所述的像素单元阵列，其特征在于，
所述初始化信号在每一个帧周期内为周期性脉冲信号，包括：
在任意一个帧周期内，存在多个第一时间段T1和多个第二时间段T2，第i个T1对应第i行行复位信号Re(i)的有效电平时段，第j个T2对应第j个无效电平时段，所述无效电平时段是指所有行的行复位信号均为无效电平的时段；所述初始化信号在每一个T1内均为第一电压信号，在每一个T2内的部分或全部时间内为第二电压信号；当所述初始化信号为第一电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第一极流向第二极，当所述初始化信号为第二电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第二极流向第一极。
3.如权利要求1所述的像素单元阵列，其特征在于，
所述初始化信号的占空比为50％。
4.如权利要求1所述的像素单元阵列，其特征在于，
所述像素单元阵列中的任意一个像素单元包括像素驱动电路和电连接所述像素驱动电路的有机电致发光二极管D1；
所述像素驱动电路包括：第一复位子电路，发光驱动子电路和数据写入子电路；
所述第一复位子电路包括第一晶体管T1；
所述发光驱动子电路包括驱动晶体管T2，所述驱动晶体管T2的栅极连接第一节点N1，所述驱动晶体管T2的第一极连接第二节点N2，所述驱动晶体管T2的第二极连接第三节点N3；所述发光驱动子电路被配置为在发光控制信号EM为有效电平期间导通驱动晶体管T2使得有机电致发光二极管D1发光；
所述数据写入子电路包括存储电容C1，所述存储电容C1的一端连接第一节点N1，所述存储电容C1的另一端连接第一电源电压信号VDD端；所述数据写入子电路被配置为在行扫描信号Gn为有效电平期间，将显示数据信号Vdt的电压以及驱动晶体管的阈值电压Vth提供给第一节点N1并存储在存储电容C1中。
5.如权利要求4所述的像素单元阵列，其特征在于，
所述发光驱动子电路还包括第三晶体管T3和第四晶体管T4；
所述第三晶体管T3的栅极连接发光控制信号EM端，所述第三晶体管T3的第一极连接第一电源信号VDD端，所述第三晶体管T3的第二极连接第二节点N2；
所述第四晶体管T4的栅极连接发光控制信号EM端，所述第四晶体管T4的第一极连接第二节点N2，所述第四晶体管T4的第二极连接有机电致发光二极管D1的阳极。
6.如权利要求4所述的像素单元阵列，其特征在于，
所述数据写入子电路还包括第五晶体管T5和第六晶体管T6；
所述第五晶体管T5的栅极连接行扫描信号Gn端，所述第五晶体管T5的第一极连接显示数据信号Vdt端，所述第五晶体管T5的第二极连接第二节点N2；
所述第六晶体管T6的栅极连接行扫描信号Gn端，所述第六晶体管T6的第一极连接第一节点N1，所述第六晶体管T6的第二极连接第三节点N3。
7.如权利要求4所述的像素单元阵列，其特征在于，
所述像素驱动电路还包括：第二复位子电路；
所述第二复位子电路包括第七晶体管T7，所述第七晶体管T7的控制极连接行复位信号Re端，所述第七晶体管T7的第一极连接有机电致发光二极管D1的阳极，所述第七晶体管T7的第二极连接初始化信号Vini端；
所述第七晶体管T7被配置为在行复位信号Re为有效电平期间导通以释放有机电致发光二极管D1的阳极上的电能，所述第七晶体管T7在行复位信号Re为无效电平期间截止。
8.如权利要求4或6所述的像素单元阵列，其特征在于，
所述行复位信号Re(i)通过第一GOA单元生成，所述行扫描信号Gn(i)通过第二GOA单元生成；
第i行第一GOA单元的输入信号是第i-1行行扫描信号Gn(i-1)，第i行第一GOA单元的输出信号作为第i行行复位信号Re(i)，并且还作为第i行第二GOA单元的输入信号；i≥2；第1行第一GOA单元的输入信号是帧开始信号；
第i行第二GOA单元的输入信号是第i行行复位信号Re(i)，第i行第二GOA单元的输出信号作为第i行行扫描信号Gn(i)，并且还作为第i+1行第一GOA单元的输入信号；i≥1；
第一GOA单元和第二GOA单元均包括输入信号IN端，第一时钟信号S1端，第二时钟信号S2端和输出信号OUT端；
第i行第一GOA单元的第一时钟信号S1端输入第一时钟信号，第二时钟信号S2端输入第二时钟信号；第i+1行第一GOA单元的第一时钟信号S1端输入第二时钟信号，第二时钟信号S2端输入第一时钟信号；第i行第二GOA单元的第一时钟信号S1端输入第二时钟信号，第二时钟信号S2端输入第一时钟信号；第i+1行第二GOA单元的第一时钟信号S1端输入第一时钟信号，第二时钟信号S2端输入第二时钟信号；所述第二时钟信号的相位滞后于所述第一时钟信号1/2*T，其中，T是第一时钟信号和第二时钟信号的周期；i≥1；
所述帧开始信号、所述第一时钟信号和所述第二时钟信号的有效电平的持续时长为1/2*T；
所述第一GOA单元和第二GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T后输出；
所述初始化信号端提供的Vini信号的占空比为50％，周期为T；所述Vini信号的第i个有效电平的起始时刻与第i行行复位信号Re(i)的有效电平的起始时刻相同。
9.如权利要求4或6所述的像素单元阵列，其特征在于，
所述行复位信号Re(i)通过第一GOA单元生成，所述行扫描信号Gn(i)通过第二GOA单元生成；
第i行第一GOA单元的输入信号是第i-1行行复位信号Re(i-1)，第i行第一GOA单元的输出信号作为第i行行复位信号Re(i)，并且还作为第i+1行第一GOA单元的输入信号；i≥2；第1行第一GOA单元的输入信号是第一帧开始信号；
第i行第二GOA单元的输入信号是第i-1行行扫描信号Gn(i)，第i行第二GOA单元的输出信号作为第i行行扫描信号Gn(i)，并且还作为第i+1行第二GOA单元的输入信号；i≥2；第1行第二GOA单元的输入信号是第二帧开始信号；
第一GOA单元和第二GOA单元均包括输入信号IN端，第一时钟信号S1端，第二时钟信号S2端和输出信号OUT端；
第i行第一GOA单元的第一时钟信号S1端输入第一时钟信号，第二时钟信号S2端输入第二时钟信号；第i+1行第一GOA单元的第一时钟信号S1端输入第二时钟信号，第二时钟信号S2端输入第一时钟信号；i≥1；所述第二时钟信号的相位滞后于所述第一时钟信号1/2*T1，其中，T1是第一时钟信号和第二时钟信号的周期；
第i行第二GOA单元的第一时钟信号S1端输入第三时钟信号，第二时钟信号S2端输入第四时钟信号；第i+1行第二GOA单元的第一时钟信号S1端输入第四时钟信号，第二时钟信号S2端输入第三时钟信号；i≥1；所述第四时钟信号的相位滞后于所述第三时钟信号1/2*T2，其中，T2是第三时钟信号和第四时钟信号的周期；T2＝T1；
其中，所述第二帧开始信号的相位滞后于所述第一帧开始信号1/4*T1；所述第一帧开始信号、所述第一时钟信号和所述第二时钟信号的有效电平的持续时长为1/4*T1；所述第二帧开始信号、所述第三时钟信号和所述第四时钟信号的有效电平的持续时长为1/2*T1；
所述第一GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T1后输出；所述第二GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T2后输出；
所述初始化信号端提供的Vini信号的占空比为50％，周期为1/2*T1；所述Vini信号的第i个有效电平的起始时刻与第i行行复位信号Re(i)的有效电平的起始时刻相同。
10.如权利要求4或6所述的像素单元阵列，其特征在于，
第i行行扫描信号Gn(i)和第i+1行行复位信号Re(i+1)通过第i+1行GOA单元生成；i≥1；第1行行复位信号Re(1)通过第1个GOA单元生成；
第i行奇数行GOA单元的输出信号作为第i+1行奇数行GOA单元的输入信号；第i行偶数行GOA单元的输出信号作为第i+1行偶数行GOA单元的输入信号；i≥1；
GOA单元包括输入信号IN端，第一时钟信号S1端，第二时钟信号S2端和输出信号OUT端；第1行奇数行GOA单元的输入信号是第一帧开始信号，第1行偶数行GOA单元的输入信号是第二帧开始信号；
第i行奇数行GOA单元的第一时钟信号S1端输入第一时钟信号，第二时钟信号S2端输入第二时钟信号；第i+1行奇数行GOA单元的第一时钟信号S1端输入第二时钟信号，第二时钟信号S2端输入第一时钟信号；i≥1；所述第二时钟信号的相位滞后于所述第一时钟信号1/2*T1，其中，T1是第一时钟信号和第二时钟信号的周期；
第i行偶数行GOA单元的第一时钟信号S1端输入第三时钟信号，第二时钟信号S2端输入第四时钟信号；第i+1行偶数行GOA单元的第一时钟信号S1端输入第四时钟信号，第二时钟信号S2端输入第三时钟信号；i≥1；所述第四时钟信号的相位滞后于所述第三时钟信号1/2*T2，其中，T2是第三时钟信号和第四时钟信号的周期；T2＝2T1；
其中，所述第二帧开始信号的相位超前于所述第一帧开始信号1/4*T1；所述第一帧开始信号、所述第一时钟信号和所述第二时钟信号的有效电平的持续时长为1/4*T1；所述第二帧开始信号、所述第三时钟信号和所述第四时钟信号的有效电平的持续时长为1/8*T2；
所述奇数行GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/4*T1后输出；
所述偶数行GOA单元的输出信号OUT信号是对输入信号IN信号延迟1/2*T2后输出；
第2k+2行行复位信号Re(2k+2)和第2k+1行行复位信号Re(2k+1)的相位差为1/4*T2，第2k+2行行复位信号Re(2k+2)的相位滞后于第2k+1行行复位信号Re(2k+1)的相位；第2k+3行行复位信号Re(2k+3)和第2k+2行行复位信号Re(2k+2)的相位差为3/4*T2，第2k+3行行复位信号Re(2k+3)的相位滞后于第2k+2行行复位信号Re(2k+2)的相位；k≥0；
第2k+2行行扫描信号Gn(2k+2)和第2k+1行行扫描信号Gn(2k+1)的相位差为1/4*T2，第2k+2行行扫描信号Gn(2k+2)的相位滞后于第2k+1行行扫描信号Gn(2k+1)的相位；第2k+3行行扫描信号Gn(2k+3)和第2k+2行行扫描信号Gn(2k+2)的相位差为3/4*T2，第2k+3行行扫描信号Re(2k+3)的相位滞后于第2k+2行行扫描信号Re(2k+2)的相位；k≥0；
所述初始化信号端提供的Vini信号的占空比为50％，周期为T2；所述Vini信号的第i个有效电平的起始时刻与第i行行复位信号Re(i)的有效电平的起始时刻相同。
11.如权利要求8所述的像素单元阵列，其特征在于，
所述GOA单元包括：晶体管T1～T8，和电容C1、C2；
晶体管T1的栅极连接第一时钟信号S1端，晶体管T1的第一极连接输入信号IN端，晶体管T1的第二极连接第一节点N1；晶体管T2的栅极连接第一节点N1，晶体管T2的第一极连接第二节点N2，晶体管T2的第二极连接第一时钟信号S1端；晶体管T3的栅极连接第一时钟信号S1端，晶体管T3的第一极连接第二电源信号VL端，晶体管T3的第二极连接第二节点N2；晶体管T4的栅极连接第二节点N2，晶体管T4的第一极连接第一电源信号VH端，晶体管T4的第二极连接输出信号OUT端；晶体管T5的栅极连接第四节点N4，晶体管T5的第一极连接输出信号OUT端，晶体管T5的第二极连接第二时钟信号S2端；晶体管T6的栅极连接第二节点N2，晶体管T6的第一极连接第一电源信号VH端，晶体管T6的第二极连接第三节点N3；晶体管T7的栅极连接第二时钟信号S2端，晶体管T7的第一极连接第三节点N3，晶体管T7的第二极连接第一节点N1；晶体管T8的栅极连接第二电源信号VL端，晶体管T8的第一极连接第一节点N1，晶体管T8的第二极连接第二节点N4；电容C1的一端连接第四节点N4，电容C1的另一端连接输出信号OUT端；电容C2的一端连接第二节点N2，电容C2的另一端连接第一电源信号VH端。
12.如权利要求9所述的像素单元阵列，其特征在于，
所述GOA单元包括：晶体管T1～T8，和电容C1、C2；
晶体管T1的栅极连接第一时钟信号S1端，晶体管T1的第一极连接输入信号IN端，晶体管T1的第二极连接第一节点N1；晶体管T2的栅极连接第一节点N1，晶体管T2的第一极连接第二节点N2，晶体管T2的第二极连接第一时钟信号S1端；晶体管T3的栅极连接第一时钟信号S1端，晶体管T3的第一极连接第二电源信号VL端，晶体管T3的第二极连接第二节点N2；晶体管T4的栅极连接第二节点N2，晶体管T4的第一极连接第一电源信号VH端，晶体管T4的第二极连接输出信号OUT端；晶体管T5的栅极连接第四节点N4，晶体管T5的第一极连接输出信号OUT端，晶体管T5的第二极连接第二时钟信号S2端；晶体管T6的栅极连接第二节点N2，晶体管T6的第一极连接第一电源信号VH端，晶体管T6的第二极连接第三节点N3；晶体管T7的栅极连接第二时钟信号S2端，晶体管T7的第一极连接第三节点N3，晶体管T7的第二极连接第一节点N1；晶体管T8的栅极连接第二电源信号VL端，晶体管T8的第一极连接第一节点N1，晶体管T8的第二极连接第二节点N4；电容C1的一端连接第四节点N4，电容C1的另一端连接输出信号OUT端；电容C2的一端连接第二节点N2，电容C2的另一端连接第一电源信号VH端。
13.如权利要求10所述的像素单元阵列，其特征在于，
所述GOA单元包括：晶体管T1～T8，和电容C1、C2；
晶体管T1的栅极连接第一时钟信号S1端，晶体管T1的第一极连接输入信号IN端，晶体管T1的第二极连接第一节点N1；晶体管T2的栅极连接第一节点N1，晶体管T2的第一极连接第二节点N2，晶体管T2的第二极连接第一时钟信号S1端；晶体管T3的栅极连接第一时钟信号S1端，晶体管T3的第一极连接第二电源信号VL端，晶体管T3的第二极连接第二节点N2；晶体管T4的栅极连接第二节点N2，晶体管T4的第一极连接第一电源信号VH端，晶体管T4的第二极连接输出信号OUT端；晶体管T5的栅极连接第四节点N4，晶体管T5的第一极连接输出信号OUT端，晶体管T5的第二极连接第二时钟信号S2端；晶体管T6的栅极连接第二节点N2，晶体管T6的第一极连接第一电源信号VH端，晶体管T6的第二极连接第三节点N3；晶体管T7的栅极连接第二时钟信号S2端，晶体管T7的第一极连接第三节点N3，晶体管T7的第二极连接第一节点N1；晶体管T8的栅极连接第二电源信号VL端，晶体管T8的第一极连接第一节点N1，晶体管T8的第二极连接第二节点N4；电容C1的一端连接第四节点N4，电容C1的另一端连接输出信号OUT端；电容C2的一端连接第二节点N2，电容C2的另一端连接第一电源信号VH端。
14.一种权利要求1-13中任一项所述的像素单元阵列的驱动方法，包括：
在每一个帧周期内，向像素单元阵列中的每一行像素单元的行复位信号Re(i)端逐行输入脉冲信号；所述第i行行复位信号Re(i)为有效电平期间控制第一晶体管T1(i,j)导通以对驱动晶体管的栅极电位进行放电；
在每一个帧周期内，向像素单元阵列中的每一个像素单元的初始化信号Vini端输入周期性脉冲信号以使所述第一晶体管中的漏电流方向根据所述初始化信号的电压变化而改变方向。
15.如权利要求14所述的像素单元阵列的驱动方法，其特征在于，
所述向像素单元阵列中的每一个像素单元的初始化信号Vini端输入周期性脉冲信号，包括：
在任意一个帧周期内设置多个第一时间段T1和多个第二时间段T2，第i个T1对应第i行行复位信号Re(i)的有效电平时段，第j个T2对应第j个无效电平时段，所述无效电平时段是指所有行的行复位信号均为无效电平的时段；在每一个T1内使所述初始化信号为第一电压信号，在每一个T2内的部分或全部时间内使所述初始化信号为第二电压信号；当所述初始化信号为第一电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第一极流向第二极，当所述初始化信号为第二电压信号时所述第一晶体管中的漏电流方向为从所述第一晶体管的第二极流向第一极。
16.如权利要求14所述的像素单元阵列的驱动方法，其特征在于，所述方法还包括：
在每一个帧周期内，向像素单元阵列中的每一行像素单元的行扫描信号Gn(i)端逐行输入脉冲信号；所述第i行行扫描信号Gn(i)为有效电平期间对该行像素单元进行充电。
17.如权利要求14所述的像素单元阵列的驱动方法，其特征在于，
所述初始化信号的占空比为50％。
18.一种显示面板，包括：权利要求1-13中任一项所述的像素单元阵列。
19.一种显示装置，包括上述权利要求18所述的显示面板。
CN202010849921.0A 2020-08-21 2020-08-21 像素单元阵列及其驱动方法、显示面板和显示装置 Active CN111951731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010849921.0A CN111951731B (zh) 2020-08-21 2020-08-21 像素单元阵列及其驱动方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010849921.0A CN111951731B (zh) 2020-08-21 2020-08-21 像素单元阵列及其驱动方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN111951731A CN111951731A (zh) 2020-11-17
CN111951731B true CN111951731B (zh) 2021-12-21

Family

ID=73359042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010849921.0A Active CN111951731B (zh) 2020-08-21 2020-08-21 像素单元阵列及其驱动方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN111951731B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113963667B (zh) 2020-07-21 2023-04-18 京东方科技集团股份有限公司 一种显示装置及其驱动方法
CN113436577A (zh) * 2021-06-22 2021-09-24 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093639A (zh) * 2006-06-22 2007-12-26 Lg.菲利浦Lcd株式会社 有机发光二极管显示器及其驱动方法
KR20090019633A (ko) * 2007-08-21 2009-02-25 엘지디스플레이 주식회사 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치
CN102930824A (zh) * 2012-11-13 2013-02-13 京东方科技集团股份有限公司 像素电路及驱动方法、显示装置
CN206040189U (zh) * 2016-09-13 2017-03-22 凌巨科技股份有限公司 像素电路
CN106548753A (zh) * 2017-01-20 2017-03-29 深圳市华星光电技术有限公司 Amoled像素驱动系统及amoled像素驱动方法
WO2019033494A1 (zh) * 2017-08-14 2019-02-21 深圳市华星光电半导体显示技术有限公司 耗尽型tft的oled外部补偿电路
US10431153B2 (en) * 2017-07-12 2019-10-01 Shanghai Tianma AM-OLED Co., Ltd. Pixel circuit, method for driving the same, and organic electroluminescent display panel
CN111445863A (zh) * 2020-05-14 2020-07-24 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093639A (zh) * 2006-06-22 2007-12-26 Lg.菲利浦Lcd株式会社 有机发光二极管显示器及其驱动方法
KR20090019633A (ko) * 2007-08-21 2009-02-25 엘지디스플레이 주식회사 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치
CN102930824A (zh) * 2012-11-13 2013-02-13 京东方科技集团股份有限公司 像素电路及驱动方法、显示装置
CN206040189U (zh) * 2016-09-13 2017-03-22 凌巨科技股份有限公司 像素电路
CN106548753A (zh) * 2017-01-20 2017-03-29 深圳市华星光电技术有限公司 Amoled像素驱动系统及amoled像素驱动方法
US10431153B2 (en) * 2017-07-12 2019-10-01 Shanghai Tianma AM-OLED Co., Ltd. Pixel circuit, method for driving the same, and organic electroluminescent display panel
WO2019033494A1 (zh) * 2017-08-14 2019-02-21 深圳市华星光电半导体显示技术有限公司 耗尽型tft的oled外部补偿电路
CN111445863A (zh) * 2020-05-14 2020-07-24 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AM-OLED的像素电路集锦(二);应根裕;《现代显示》;20110605(第6期);11-19 *
基于AM-OLED基板的拓展多晶硅薄膜功能层的研究;李阳;赵淑云;吴春亚;孟志国;王忆;熊绍珍;《半导体学报》;20081215(第12期);2393-2397 *

Also Published As

Publication number Publication date
CN111951731A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN109036279B (zh) 阵列基板、驱动方法、有机发光显示面板及显示装置
CN106910468B (zh) 显示面板、显示装置及像素电路的驱动方法
CN113192460B (zh) 一种显示面板和显示装置
CN107103878B (zh) 阵列基板、其驱动方法、有机发光显示面板及显示装置
US11688351B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US11315480B2 (en) Pixel driving circuit, driving method thereof, and display panel
CN104835452B (zh) 一种像素电路、其驱动方法及相关装置
CN106782327B (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN104933993B (zh) 像素驱动电路及其驱动方法、显示装置
CN106782301B (zh) 一种阵列基板、显示面板及显示面板的驱动方法
CN111243514B (zh) 像素驱动电路及其驱动方法、显示面板
EP3736800A1 (en) Pixel circuit and driving method therefor, and display device
US12014685B2 (en) Pixel circuit and driving method thereof, and display device
US12020611B2 (en) Display panel and display drive method thereof, and display device
CN104809989A (zh) 一种像素电路、其驱动方法及相关装置
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
CN110313028B (zh) 信号产生方法、信号发生电路以及显示装置
CN107871471B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN113012634A (zh) 一种像素电路及其驱动方法、显示装置
US11615747B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
US11538379B2 (en) Foldable display panel and driving method thereof, display device and electronic apparatus
WO2018161820A1 (zh) 像素驱动电路、驱动方法、有机发光显示面板及显示装置
CN112992071A (zh) 像素电路及其驱动方法、显示装置
CN111951731B (zh) 像素单元阵列及其驱动方法、显示面板和显示装置
CN113724640B (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant