CN102959631A - 用户保护供电节点免受静电放电影响的方法、设备和系统 - Google Patents
用户保护供电节点免受静电放电影响的方法、设备和系统 Download PDFInfo
- Publication number
- CN102959631A CN102959631A CN2011800308977A CN201180030897A CN102959631A CN 102959631 A CN102959631 A CN 102959631A CN 2011800308977 A CN2011800308977 A CN 2011800308977A CN 201180030897 A CN201180030897 A CN 201180030897A CN 102959631 A CN102959631 A CN 102959631A
- Authority
- CN
- China
- Prior art keywords
- power supply
- supply signal
- signal
- timer
- strangulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000004044 response Effects 0.000 claims abstract description 22
- 206010003497 Asphyxia Diseases 0.000 claims description 104
- 238000010586 diagram Methods 0.000 description 11
- 230000011664 signaling Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010349 pulsation Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Elimination Of Static Electricity (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
本文描述了一种用于供电的静电放电保护的方法、设备和系统。该设备包括定时器单元，其具有带第一供电信号的节点并用于基于第一供电信号生成第一定时器信号；以及箝制单元，其耦合到定时器单元且具有带第二供电信号的节点，且用于响应于带第二供电信号的节点上的静电放电（ESD）在基于第一定时器信号的信号电平的持续时间上箝制第二供电信号。
Description
发明领域
本发明的实施例一般涉及处理器的领域。更具体地，本发明的实施例涉及用于保护功率和/或接地供电节点免受静电放电（ESD）影响以实现这些节点上的供电信号的快速斜坡的方法、设备和系统。
背景
在集成电路（IC）的制造期间或在这种IC的处理期间，IC的功率或接地供电节点/引脚可经历高的供电电压和电流（例如，几千伏和几安培的电流，相对于本地接地为正和/或负）。这些高供电电压和电流表示节点上的静电放电（ESD）事件，且可损坏耦合到IC的功率和/或接地节点/引脚的电路。当耦合到功率和/或接地供电节点/引脚的其它电路经历ESD事件时，功率和/或接地供电节点/引脚也可间接地经历ESD事件。在这种情况下，其它电路上的ESD通过电路径流至功率和/或接地供电节点/引脚，因此导致对这些节点/引脚的损坏以及对耦合到这些节点/引脚的电路的损坏。为了保护这些电路，在IC中包括ESD保护电路，以在这些供电节点上发生ESD事件的情况下将IC的功率和接地供电节点彼此短路。
这种ESD保护电路通过箝制供电节点（电源和接地节点）上的高或低电压信号来保护IC。因此，IC的供电节点上的快速改变的电压（例如，10mV/μS或更快）可对ESD保护电路表现为ESD事件，该ESD保护电路通过将具有供电的节点（电源和接地供电）彼此短路以使于ESD事件相关联的大电流放电来对该ESD事件作出响应。通过使与ESD事件相关联的大电流放电，防止在IC的电路节点上形成高电压。
图1示出传统的ESD保护电路100，其具有耦合到箝制单元102的定时器单元101。定时器单元101的时间常数被选择成比供电信号Vdd的斜坡时间短且比ESD事件的持续时间长。这种时间常数允许箝制单元102在ESD事件在具有供电信号Vdd的节点上开始时开启，并在ESD事件在具有供电信号Vdd的节点上结束之后关闭。供电信号Vdd一般由主板上的外部电压调节器（IC的外部）生成，所以暴露于IC外部的这种信号需要ESD保护。这种外部电压调节器一般以慢斜坡速度（例如1mV/μS）生成供电信号Vdd。
然而，对于IC的高效率功率管理，使用以快斜坡速度（例如1-10K mV/μS）生成供电信号的高级发电机。这些快斜坡供电信号允许IC进入和退出功率状态以节省功耗并提高IC性能。这些快斜坡供电信号对于ESD保护电路（诸如图1的ESD保护电路100）表现为ESD事件，因为类似于ESD事件，该快斜坡供电信号以类似于或等于IC的供电节点上的突然高压峰（ESD事件）的速度斜坡上升或下降。因此，ESD保护电路（诸如图1的ESD保护电路）不能区分快斜坡供电信号和具有供电信号的节点上的ESD事件。因此，这种ESD保护电路箝制例如用于IC功率管理的快斜坡供电信号，由此干扰IC的功率管理。
附图简述
从以下给出的详细描述并从本发明的各实施例的附图，可更全面地理解本发明的实施例，然而它们不应该被理解为将本发明限于特定实施例，而是仅用于解释和理解。
图1示出经由具有单个电源的节点操作的传统静电放电（ESD）保护电路，保护该节点免受ESD事件影响。
图2示出根据本发明的一个实施例的用于快斜坡供电的ESD保护电路的高级框图。
图3A示出根据本发明的一个实施例具有耦合到ESD保护电路的定时器单元的反馈单元的ESD保护电路的高级框图。
图3B示出根据本发明的一个实施例的图3A的ESD保护电路的电路级示图。
图3C示出根据本发明的一个实施例的图3B的ESD保护电路的时序图。
图4A示出根据本发明的一个实施例具有耦合到ESD保护电路的箝制单元的反馈单元的ESD保护电路的高级框图。
图4B示出根据本发明的一个实施例的图4A的ESD保护电路的电路级示图。
图4C示出根据本发明的一个实施例的图4B的ESD保护电路的时序图。
图5示出根据本发明的一个实施例用于保护集成电路（IC）免受具有供电信号的节点上的ESD事件的影响同时允许供电信号的快斜坡的方法。
图6示出根据本发明的一个实施例的用于具有快斜坡供电的ESD保护的系统级图。
图7A示出根据本发明的实施例的具有电平移动器的替换ESD保护电路。
图7B示出根据本发明的一个实施例的图7A的替换ESD保护电路的电平移动器信号的操作的曲线图。
图8示出根据本发明的一个实施例的另一个替换ESD保护电路。
详细描述
本发明的实施例涉及用于保护功率和/或接地供电节点免受静电放电（ESD）影响以实现这些节点上的供电信号的快速斜坡的方法和设备。
在一个实施例中，集成电路（IC）的ESD保护电路被配置成使得其定时器单元从ESD电路的箝制单元解耦。以下参考图2-8讨论实施例的细节。在一个实施例中，ESD保护电路的定时器单元用于经由第一供电信号生成第一定时器信号，其中第一供电信号是慢斜坡供电信号（例如，1mV/μS）。
术语斜坡在本文中指的是供电信号的上坡和/或下坡。在一个实施例中，ESD保护电路的箝制单元用于在具有第二供电信号的节点上发生ESD事件的情况下箝制第二供电信号。在这一实施例中，箝制单元用于在第一定时器信号的持续期间箝制第二供电信号。
术语解耦在本文中指的是使定时器单元与箝制单元的接地和/或供电信号的源彼此电分离。例如，提供给箝制单元的供电信号可由内部（例如，管芯上）电压发生器利用第一供电信号生成，其中第一供电信号由外部（例如，管芯外）电压发生器生成。
以上的实施例允许第二供电信号具有与第一供电信号的斜坡速度（例如，1mV/μS）相比更快的斜坡速度（例如,1-10K mV/μS）,而不会促使ESD保护电路箝制第二供电信号，即使第二供电信号具有快得多的斜坡速度。第二供电信号能够具有较快斜坡速度但不箝制第二供电信号的一个原因是来自定时器单元的、确定何时箝制第二供电信号的第一定时器信号是基于第一供电信号。
以上实施例因此使箝制单元能区分ESD事件（具有第二供电信号的节点上的电压峰）和快斜坡的第二供电信号。这一实施例通过以快速方式（例如，1-10KmV/μS对1mV/μS）对IC的组件进行通电和断电而不导致ESD电路的箝制装置开启并由此箝制第二供电信号，来实现高效率的IC功率管理。本文讨论的实施例还通过在IC的断电模式期间切断解耦的第二电源（箝制单元的电源）而降低箝制单元的箝制装置的泄漏功耗，该箝制单元的箝制装置与典型的逻辑晶体管相比是较大的晶体管。
在以下描述中，讨论了许多细节以提供对本发明的各实施例的更透彻说明。然而，将对本领域技术人员明显的是，没有这些具体细节也可实践本发明的实施例。在其它实例中，以框图形式而非详细地示出了公知的结构和设备以免湮没本发明的实施例。
注意，在实施例的相应附图中，以线表示信号。一些线可能较粗以指示更多组成的信号路径，和/或在一端或多端具有箭头以指示主要的信息流动方向。这些指示不旨在是限制性的。相反，结合一个或多个示例性实施例使用线以便于更容易理解电路和逻辑单元。出于设计需要或偏好指定的任何所表示的信号实际上可包括一个或多个信号，该信号可沿任意方向传播，且可利用任何适当类型的信号方案来实现，例如，差分对、单端等。
图2示出根据本发明的一个实施例的ESD保护电路200的高级框图。在一个实施例中，ESD保护电路200包括耦合到箝制单元202的定时器单元201。在一个实施例中，定时器单元201用于生成定时器信号203，该定时器信号203具有长至足以覆盖整个ESD事件的时间常数。在一个实施例中，定时器单元201具有带电源信号Vdd1和接地供电信号gnd1的节点。在这一实施例中，电源信号Vdd1具有慢斜坡速度（例如，1mV/μS）并且由第一电压发生器生成。
为了不混淆本发明的实施例，没有示出第一电压发生器的结构。在一个实施例中，第一电压发生器是驻留在远离IC的主板上的管芯外电压调节器。在另一个实施例中，第一电压发生器是用于以慢斜坡速度（例如，1mV/μS）生成第一供电信号的管芯上电压调节器。
在一个实施例中，箝制单元202用于接收定时器信号203并生成经缓冲的定时器信号203以驱动箝制单元202的箝制装置（未示出）。如上所述，箝制单元202从定时器单元201去耦，使得箝制单元202在与定时器单元201的供电（功率和/或接地）不同的供电（功率和/或接地）下操作。在一个实施例中，箝制单元202具有带第二供电信号Vdd2的节点，该第二供电信号Vdd2具有与定时器单元201的第一供电信号Vdd1的斜坡速度（例如，1mV/μS）相比更快的斜坡速度（例如，1-10K mV/μS）。
在一个实施例中，具有第二供电信号Vdd2的节点经由耦合到接合线和/或管芯封装的IC管芯的C4焊盘暴露于IC外部的环境。在这一实施例中，具有第二供电信号Vdd2的节点暴露于ESD事件。在一个实施例中，具有第二供电信号Vdd2的节点将供电信号提供给IC的输入-输出（I/O）收发器，其中I/O收发器以及由此的具有第二供电信号的节点通过I/O收发器从I/O引脚暴露于ESD。本文描述的实施例讨论对具有第二供电信号Vdd2的节点的ESD保护。
在一个实施例中，箝制单元202中的箝制装置是NMOS晶体管，用于响应于具有接地信号的节点上的ESD事件将具有第二供电的节点短路至具有接地信号的节点。在另一个实施例中，箝制单元202中的箝制装置是PMOS晶体管，用于响应于具有第二供电信号的节点上的ESD事件将具有第二供电的节点短路至具有接地信号的节点。在一个实施例中，箝制单元202中的箝制装置是PMOS晶体管，用于响应于具有接地供电信号的节点上的ESD事件将具有第二供电的节点短路至具有接地信号的节点。在一个实施例中，箝制单元202中的箝制装置是NMOS晶体管，用于响应于具有第二供电信号的节点上的ESD事件将具有第二供电的节点短路至具有接地信号的节点。
为了不混淆实施例，以下的实施例参考以下条件进行讨论：箝制装置是PMOS晶体管且当IC未通电时，即当第一和第二供电信号处于逻辑零电平时，在具有第二供电信号的节点上有ESD事件。尽管关于箝制第二供电信号Vdd2讨论箝制装置，然而相同的设计可在不改变本发明的实施例的实质的情况下用于经由NMOS晶体管箝制接地供电信号gnd2上的ESD。
图3-4和图7-8示出图2的ESD电路200的多种实施例。
图3A示出根据本发明的一个实施例具有耦合到ESD保护电路300的定时器单元201的反馈单元301的ESD保护电路300的高级框图。在一个实施例中，反馈单元301用于生成反馈信号fb以调节定时器信号203。在一个实施例中，反馈单元301包括保持器（keeper）装置，用于在第一供电信号Vdd1斜坡上升时调节定时器信号203。
反馈单元301的一个目的是通过将定时器信号203保持在稳定电平且不允许定时器信号203的电平经由IC中的任何电泄漏或耦合路径放电来向定时器单元201提供稳定性。通过将定时器信号203保持在稳定电平且不允许其经由泄漏或耦合路径放电，箝制单元202不会响应于经放电的定时器信号203将具有第二供电信号Vdd2的节点箝制至具有接地信号的节点。在一个实施例中，响应于具有第二供电信号Vdd2的节点上的ESD事件，由于定时器信号保持放电而禁用反馈单元301。如上所述，在ESD事件期间IC处于断电状态，所以具有第一和第二供电节点的节点仅在ESD事件之前处于逻辑零电平。
图3B示出根据本发明的一个实施例的图3A的ESD保护电路300的电路级图310。在一个实施例中，定时器单元201包括电阻器（R）和电容器（C）以生成定时器信号203，该定时器信号203的时间常数长至足以覆盖具有第二供电信号的节点上的ESD事件的持续时间。定时器单元201的实施例不限于基于RC的定时器单元。在另一个实施例中，定时器单元201包括LC定时器和基于环形振荡器的定时器（未示出）。为了避免混淆本发明的实施例，未示出诸如ESD保护电路300的各节点上的用于确保ESD保护电路300正确地响应于ESD事件的耦合电容器之类的其它器件。
在一个实施例中，反馈单元301包括由反相器驱动的保持器装置Mfb，该反相器进一步用于反转定时器信号203以生成反馈信号fb。在一个实施例中，定时器单元201用于接收第一供电信号Vdd1。
在一个实施例中，箝制单元202用于接收定时器信号203。在一个实施例中，箝制单元202包括缓冲器和箝制装置M1。在这一实施例中，缓冲器用于从定时器信号203生成栅驱动（gatedrv）信号以驱动箝制装置M1。在一个实施例中，箝制装置是用于将具有第二供电信号Vdd2的节点短路至具有接地信号的节点的PMOS晶体管。如参考图2的实施例所述的，箝制单元202用于接收从第一供电信号Vdd1去耦的第二供电信号Vdd2。
如稍后参考图6的实施例所讨论的，第一供电信号Vdd1可用于生成第二供电信号Vdd2。在一个实施例中，第一供电信号Vdd1由IC外部的电压调节器生成。在这一实施例中，第一供电信号Vdd1通过选通器件选通，以生成第二供电信号Vdd2。在一个实施例中，选通器件是通过晶体管（pass-transistor），该通过晶体管响应于功率管理信号自己导通或断开。在这一实施例中，第二供电信号Vdd2经由选通装置从第一供电信号Vdd1去耦。在其它实施例中，第二供电信号Vdd2由内部电压调节器通过第一供电信号Vdd1来生成。在一个实施例中，内部电压发生器是管芯上或封装上的电压调节器。
图3C示出根据本发明的一个实施例的图3B的ESD保护电路的时序图320。时序图基于以下假设：当第二供电信号Vdd2从第一供电信号Vdd1去耦时，在具有供电的两个节点之间可能存在电路径，例如，从具有第二供电信号Vdd2的节点经由箝制单元202的缓冲器、具有定时器信号203的节点、反馈单元301、RC网络等至具有第一供电信号Vdd1的节点的泄漏路径。泄漏或耦合路径也可经由不是图3B的ESD保护电路的一部分的另一个电路而存在。
返回参考图3C，泄漏路径导致具有第一供电信号的节点上响应于具有第二供电信号的节点上的ESD事件的脉动效应（ripple effect）。然而，在具有供电信号的节点之间的电路径的假设不限于本发明的实施例。本发明的实施例在具有第二供电信号Vdd2的节点上的ESD事件期间，对于具有第一和第二供电信号的节点之间的完美隔离和完美短路之间的任何事物，保护该节点。
在图3C的上半部中，当第一供电信号Vdd1从逻辑0电平斜坡上升至逻辑高电平时，定时器信号203跟踪第一供电信号Vdd1。定时器单元201的时间常数被配置成使得定时器信号203在第一供电信号Vdd1倾斜时跟踪该第一供电信号Vdd1。
术语跟踪在本文中指的是使得第一信号的斜坡速度与第二信号的斜坡速度相同的第一信号的行为。
当定时器信号通过跟踪第一供电信号Vdd1而斜坡上升时，反馈信号fb保持器装置Mfb导通。当第二供电信号Vdd2斜坡上升时，栅驱动信号跟踪第二供电信号Vdd2。定时器信号203的逻辑电平确保箝制装置M1的栅驱动信号使得在具有第一供电信号或第二供电信号的任一节点上没有ESD事件时箝制装置M1断开。
如图3C的下半部所示，响应于具有第二供电信号Vdd2的节点上的ESD事件，定时器信号203保持在逻辑零电平或接近逻辑零电平，因为对于定时器单元201进行响应而言ESD电压/冲击太快。如果在具有第一和第二供电信号的节点之间没有电或耦合路径，则定时器单元201将不会对具有第二供电信号的节点上的ESD事件作出响应。如上所述，在ESD事件期间IC处于断电状态，所以具有第一和第二供电信号（分别是Vdd1和Vdd2）的节点仅在ESD事件之前处于逻辑零电平。
定时器信号203的逻辑零电平表示反馈信号fb使保持器装置Mfb保持断开。然而，定时器信号203的逻辑零电平导致箝制装置M1导通，由此导致具有第二供电信号Vdd2的节点短路至具有接地供电信号的节点。两个节点的短路使具有第二供电信号Vdd2的节点上的ESD放电。在第一供电信号上的小脉动效应是由在具有第一供电信号的节点与发生ESD事件的具有第二供电信号的节点之间的电路径导致的。如上所讨论的，即使在具有第一供电信号的节点与发生ESD事件的具有第二供电信号的节点之间没有电路径，实施例的ESD保护电路也将会适当地发挥作用。
图4A示出根据本发明的一个实施例具有耦合到ESD保护电路的箝制单元202的反馈单元401的ESD保护电路400的高级框图。以上的实施例用于在图3A的实施例上节省功耗，因为当第二供电信号Vdd2在IC的功率管理期间断电时反馈单元401可被关闭。图4A的实施例还通过从定时器单元201去除图3A的反馈单元301而简化定时器单元201。参考图4B和图4C讨论反馈单元401的操作。ESD保护电路400的其余组件的操作与图2和图3的ESD保护电路的实施例的操作相似。
尽管图3A和图4A的实施例示出具有反馈单元的ESD保护电路的不同电路布局，但在一个实施例中，可在不改变参考图2描述的本发明的实质的情况下去除反馈单元。
图4B示出根据本发明的一个实施例的图4A的ESD保护电路的电路级示图410。在一个实施例中，箝制单元202的缓冲器用于从定时器信号203生成反馈信号fb。在一个实施例中，反馈单元401的反馈信号fb通过响应于定时器信号203的信号电平使反馈晶体管Mfb导通或断开来控制该反馈晶体管Mfb。由于在该实施例中反馈信号fb由第二供电信号Vdd2供电，所以当第二供电信号Vdd2断开（即，处于逻辑零电平）而第一供电信号Vdd1导通（即，处于逻辑高电平）或斜坡上升时，存在漏电路径。在一个实施例中，响应于具有第二供电信号Vdd2的节点上的ESD事件，反馈信号fb跟踪具有第二供电信号Vdd2的节点上的ESD，因为反馈单元401耦合到由第二供电信号Vdd2供电的箝制单元202。
图4C示出根据本发明的一个实施例的图4B的ESD保护电路的时序图420。在正常操作期间，当第一供电信号Vdd1从逻辑零电平斜坡上升而第二供电信号Vdd2仍断电（即，处于逻辑零电平）时，定时器信号203开始跟踪第一供电信号Vdd1然后被限制在反馈晶体管Mfb的阈值电压电平。定时器信号203被限制在晶体管Mfb的阈值电压（Vtp）的一个原因是在具有第一供电信号Vdd1的节点和具有第二供电信号Vdd2的节点之间存在泄漏路径。当第二供电信号Vdd2斜坡上升时，定时器信号203跟踪第二供电信号Vdd2，导致箝制装置M1断开——正常操作。
响应于具有第二供电信号Vdd2的节点上的ESD事件，定时器信号保持在逻辑零电平，导致箝制装置导通并箝制第二供电信号Vdd2。如上所述，在ESD事件期间IC处于断电状态，所以具有第一和第二供电信号（分别是Vdd1和Vdd2）的节点仅在ESD事件之前处于逻辑零电平。与图3B的实施例相比，图4B的实施例中的反馈信号fb跟踪具有第二供电信号Vdd2的节点上的ESD，因为反馈单元401由具有第二供电信号Vdd2的节点供电。
图5示出根据本发明的一个实施例用于保护IC免受ESD事件同时允许具有ESD箝制装置的节点上的供电信号的快速斜坡的方法流程图500。参考图2-4和图6-8的实施例讨论该方法。
在框501，在生成第二供电信号Vdd2之前生成第一供电信号Vdd1。在框502，经由定时器单元201生成第一定时器信号203，其中第一定时器信号203基于第一供电信号Vdd1。在框503，响应于具有第二供电信号Vdd2的节点上的ESD，第二供电信号Vdd2由箝制单元202箝制，其中箝制过程持续基于定时器信号203的持续时间。
图6示出根据本发明的一个实施例的用于ESD保护的系统级装置600。在一个实施例中，系统600包括耦合到处理器603（也称为IC）的外部电压调节器。系统还包括具有存储于其上的计算机可执行指令607的存储器模块606，其中存储器模块606经由网络总线耦合到处理器603。在一个实施例中，外部电压调节器601用于生成第一供电信号602，该第一供电信号602经由封装引脚（未示出）由处理器603接收。在一个实施例中，处理器603包括ESD保护电路605，该ESD保护电路605表示图2-5和图7-8的ESD保护电路中的任一个。
在一个实施例中，ESD保护电路605用于从内部电压调节器604接收第二供电信号606。在一个实施例中，内部电压调节器604用于接收第一供电信号602并生成第二供电信号606。在其它实施例中，第二供电信号606由功率栅晶体管（未示出）生成，该功率栅晶体管用于在该功率栅晶体管的一个端子上接收第一供电信号602，然后用于在该功率栅晶体管的另一个端子上生成第二供电信号Vdd2。在一个实施例中，功率栅晶体管由其栅端子上的功率管理信号控制。在一个实施例中，内部电压调节器604驻留在处理器603的封装上。在一个实施例中，内部电压调节器604是耦合到ESD保护电路605的管芯上的电压调节器，其中内部电压调节器604和ESD保护电路605均驻留在处理器603内。
本发明的实施例还经由可编程计算机可执行指令607来实现。例如，图3-4和图6-8的PMOS箝制晶体管M1的尺寸可经由计算机可执行指令607来编程。在一个实施例中，来自定时器单元201的定时器信号203的时间常数也可经由计算机可执行指令607编程。在一个实施例中，第二供电信号的斜坡速度也可经由计算机可执行指令607调节。该机器可读存储介质608可以包括，但不限于，闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡或适于存储电子指令或计算机可执行指令的其它类型的机器可读存储介质。例如，本发明诸实施例可以作为计算机程序来下载，其作为数据信号经由通信链路（例如，调制解调器或网络连接）从远程计算机（例如，服务器）传输到请求计算机（例如，客户机）。
在本说明书中对“实施例”、“一个实施例”、“某些实施例”的引用意味着结合这些实施例所描述的特定特征、结构或特性被包括在至少某些实施例中，但不一定被包括在所有实施例中。“实施例”、“一个实施例”、“某些实施例”的多次出现不一定都指代相同的实施例。如果说明书声明“可”、“可能”或“可以”包括组件、特征、结构或特征，则不一定必须包括该特定组件、特征、结构或特性。如果说明书或权利要求引用“一个”元件，这不意味着仅有一个该元件。如果说明书或权利要求书提及“附加”元件，这不排除有一个以上的附加元件。
尽管已结合本发明的具体实施例描述了本发明，但是显然，本领域技术人员根据以上描述将会认识到这些实施例的很多替换、修改和变型。图7-8示出两个这样的替换。
图7A示出根据本发明的一个实施例的具有电平移位器702的ESD保护电路700。在该实施例中，ESD保护电路700包括定时器单元701、电平移动器702和箝制单元703。在一个实施例中，定时器单元701包括耦合到用于生成反馈信号fb的反馈单元的RC网络。在该实施例中，第一供电信号Vdd1高于晶体管工艺制造技术允许的栅氧化物电压极限。在一个实施例中，定时器单元701在分压的第一供电信号上工作，以避免晶体管的氧化物击穿。
在一个实施例中，定时器单元701的输出信号timerlv（定时器低电压）被输入到电平移动器702。在一个实施例中，电平移动器702用于从timerlv信号生成timerhv#（定时器高电压#）信号。在一个实施例中，当第二供电信号Vdd2斜坡上升时，电平移动器702用于将timerhv#保持在逻辑低电平。在一个实施例中，电平移动器702用于通过使用第一供电信号Vdd1以经由timerlv信号对电平移动器702中的下拉装置供电来将timerhv#信号保持在逻辑低电平。在这一实施例中，timerhv#信号是在第二供电信号斜坡上升时将箝制装置保持断开的凹形波形。
图7B示出根据图7A的实施例的相对于第二供电信号Vdd2的斜坡，timerhv#信号的凹形波形的电压-时间曲线图710。
在一个实施例中，电平移动器701的输出信号（timerlv和timerhv#）由箝制单元703接收。在一个实施例中，箝制单元703与图3B和图4B的箝制单元相比是堆叠的箝制单元。在一个实施例中，堆叠箝制单元703中的装置以降低箝制单元703中的装置的氧化物击穿效应。在一个实施例中，信号中节点是设置为第二供电信号Vdd2和接地信号的逻辑中间电平的偏置信号。在一个实施例中，中间节点信号将升高的接地电平提供给箝制装置M1以降低氧化物可靠性的效应。ESD保护电路700的整体操作与以上参考图2-5的实施例讨论的相同。在一个实施例中，在不改变图7A的发明的实质的情况下，另一个电路布局可用于电平移动器702。
图8示出ESD保护电路的另一个实施例800。该实施例类似于图4A的实施例且包括耦合到箝制单元802的定时器单元801，该箝制单元802进一步耦合到反馈单元803。在该实施例中，当第二供电信号Vdd2斜坡下降时，生成fb信号的反馈单元803将导致定时器信号随着供电信号Vdd2斜坡下降，直到定时器信号达到反馈晶体管Mfb的阈值电压电平（Vtp）。在这一实施例中，定时器单元801的电阻器防止具有定时器信号的节点下降到低于反馈晶体管Mfb的阈值电压电平（Vtp）。在这一实施例中，当第二供电信号Vdd2返回斜坡上升时，反馈单元803的反相器和反馈PMOS器件Mfb表现为放大器以保持定时器节点为高。该替换实施例与图4B的实施例相反，其中当第二供电信号Vdd2斜坡下降时定时器信号203保持为高。
参考图2，在替换实施例中，在定时器单元201和箝制单元202之间增加电压转换单元（未示出）。在这一实施例中，电压转换单元用于处理第一供电信号Vdd1和第二供电信号Vdd2之间的交流（AC）或直流（DC）差。在一个实施例中，电压转换单元是电阻器分压电路。在其它实施例中，电压转换单元包括缓冲器电压电平移动器。
本发明的实施例旨在涵盖落入所附权利要求书的宽泛范围之内的所有这些替换、修改和变型。
Claims (30)
1.一种设备，包括：
定时器单元，其具有带第一供电信号的节点并用于基于所述第一供电信号生成第一定时器信号；以及
箝制单元，其耦合到定时器单元且具有带第二供电信号的节点，用于响应于静电放电（ESD）箝制第二供电信号，且用于箝制持续基于第一定时器信号的信号电平的持续时间。
2.如权利要求1所述的设备，其特征在于，所述定时器单元用于生成第一定时器信号，所述第一定时器信号的时间常数比带第二供电信号的节点上的ESD事件的持续时间长。
3.如权利要求1所述的设备，其特征在于，所述第一和第二供电信号分别对应于第一电源信号和第二电源信号。
4.如权利要求1所述的设备，其特征在于，所述第一和第二供电信号分别对应于第一接地供电信号和第二接地供电信号。
5.如权利要求1所述的设备，其特征在于，还包括：
第一供电机，用于生成第一供电信号；以及
第二供电机，用于生成第二供电信号，其中第一供电机用于以比第二供电信号的斜坡速度慢的斜坡速度来倾斜第一供电信号。
6.如权利要求5所述的设备，其特征在于，第一供电机用于在第二供电机生成第二供电信号之前生成第一供电信号，且其中第二供电机用于在第一供电机关闭自己之前关闭自己。
7.如权利要求1所述的设备，其特征在于，还包括耦合到所述定时器单元和所述箝制单元的电平移动器，其中所述箝制单元用于接收其供电电平高于第一供电信号的供电电平的第二供电信号，且其中所述电平移动器用于从第一定时器信号生成用于所述箝制单元的第二定时器信号，所述第二定时器信号具有用于保护箝制单元的可靠性的信号电平。
8.如权利要求1所述的设备，其特征在于，还包括耦合到箝制单元或定时器单元的反馈单元，且用于响应于斜坡上升或下降的第一或第二供电信号而调整第一定时器信号。
9.如权利要求1所述的设备，其特征在于，所述箝制单元包括在带第二供电信号的节点和带接地供电信号的节点之间的PMOS晶体管，其中第二供电信号是第二电源信号。
10.如权利要求1所述的设备，其特征在于，所述箝制单元包括在带第二供电信号的节点和带电源信号的节点之间的NMOS晶体管，其中第二供电信号是接地电源信号。
11.一种系统，包括：
第一电压发生器，用于生成第一供电信号；以及
耦合到第一电压发生器的处理器，且包括：
第二电压发生器，用于生成第二供电信号；以及
静电放电（ESD）单元，用于：
经由第一供电信号生成第一定时器信号；以及
响应于ESD箝制第二供电信号，所述箝制持续基于第一定时器信号的持续时间。
12.如权利要求11所述的系统，其特征在于，第一电压发生器用于以比第二供电信号的斜坡速度慢的斜坡速度来倾斜第一供电信号。
13.如权利要求11所述的系统，其特征在于，第一电压发生器用于在第二电压发生器生成第二供电信号之前生成第一供电信号，且其中第二电压发生器用于在第一电压发生器关闭自己之前关闭自己。
14.如权利要求11所述的系统，其特征在于，所述ESD单元包括：
定时器单元，其具有带第一供电信号的节点并用于基于所述第一供电信号生成第一定时器信号；以及
箝制单元，其耦合到定时器单元且具有带第二供电信号的节点，用于箝制所述第二供电信号。
15.如权利要求14所述的系统，其特征在于，所述箝制单元包括在带第二供电信号的节点和带接地供电信号的节点之间的PMOS晶体管，其中第二供电信号是第二电源信号。
16.如权利要求14所述的系统，其特征在于，所述箝制单元包括在带第二供电信号的节点和带电源信号的节点之间的NMOS晶体管，其中第二供电信号是接地电源信号。
17.如权利要求14所述的系统，其特征在于，所述ESD单元还包括耦合到箝制单元或定时器单元的反馈单元，且用于响应于斜坡上升或下降的第一或第二供电信号而调整第一定时器信号。
18.如权利要求14所述的系统，其特征在于，所述ESD单元还包括耦合到所述定时器单元和所述箝制单元的电平移动器，其中所述箝制单元用于接收其供电电平高于第一供电信号的供电电平的第二供电信号，且其中所述电平移动器用于从第一定时器信号生成用于所述箝制单元的第二定时器信号，所述第二定时器信号具有用于保护箝制单元的可靠性的信号电平。
19.如权利要求11所述的系统，其特征在于，所述第一电压发生器是管芯外的电压调节器，用于生成具有比第二供电信号的斜坡速度慢的斜坡速度的第一供电信号。
20.如权利要求11所述的系统，其特征在于，所述第二电压发生器用于生成具有比第一供电信号的斜坡速度快的斜坡速度的第二供电信号。
21.如权利要求11所述的系统，其特征在于，所述第二电压发生器用于生成第一供电信号的选通版本作为第二供电信号。
22.一种方法，包括：
经由具有带第一供电信号的节点的定时器单元生成第一定时器信号，所述第一定时器信号基于第一供电信号；以及
响应于带第二供电信号的节点上的静电放电（ESD）在基于第一定时器信号的持续时间上箝制第二供电信号。
23.如权利要求22所述的方法，还包括使第一和第二供电信号以彼此不同的速度斜坡上升或下降。
24.如权利要求22所述的方法，还包括为第一定时器信号提供比带第二供电信号的节点上的ESD事件的持续时间长的时间常数。
25.如权利要求22所述的方法，还包括在生成第二供电信号之前生成第一供电信号。
26.如权利要求22所述的方法，还包括生成其斜坡速度比第二供电信号的斜坡速度慢的第一供电信号。
27.一种处理器，包括：
电压发生器，用于接收第一供电信号并基于所述第一供电信号生成第二供电信号；以及
静电放电（ESD）单元，用于：
经由第一供电信号生成第一定时器信号；以及
响应于ESD箝制第二供电信号，所述箝制持续基于第一定时器信号的持续时间。
28.如权利要求27所述的处理器，其特征在于，第一供电信号经由第一电压发生器生成，所述第一电压发生器用于以比第二供电信号的斜坡速度慢的斜坡速度来倾斜第一供电信号。
29.如权利要求27所述的处理器，其特征在于，所述ESD单元包括：
定时器单元，其具有带第一供电信号的节点并用于基于所述第一供电信号生成第一定时器信号；以及
箝制单元，其耦合到定时器单元且具有带第二供电信号的节点，用于箝制所述第二供电信号。
30.如权利要求29所述的处理器，其特征在于，所述ESD单元还包括耦合到箝制单元或定时器单元的反馈单元，且用于响应于斜坡上升或下降的第一或第二供电信号而调整第一定时器信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/822,901 US8514533B2 (en) | 2010-06-24 | 2010-06-24 | Method, apparatus, and system for protecting supply nodes from electrostatic discharge |
| US12/822,901 | 2010-06-24 | ||
| PCT/US2011/041530 WO2011163420A2 (en) | 2010-06-24 | 2011-06-22 | A method, apparatus, and system for protecting supply nodes from electrostatic discharge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102959631A true CN102959631A (zh) | 2013-03-06 |
| CN102959631B CN102959631B (zh) | 2016-03-16 |
Family
ID=45115986
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180030897.7A Active CN102959631B (zh) | 2010-06-24 | 2011-06-22 | 用户保护供电节点免受静电放电影响的方法、设备和系统 |
| CN2011202885586U Expired - Fee Related CN202737452U (zh) | 2010-06-24 | 2011-06-24 | 保护供电节点不受静电放电影响的设备、系统和处理器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011202885586U Expired - Fee Related CN202737452U (zh) | 2010-06-24 | 2011-06-24 | 保护供电节点不受静电放电影响的设备、系统和处理器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8514533B2 (zh) |
| JP (1) | JP5354397B2 (zh) |
| KR (1) | KR101428355B1 (zh) |
| CN (2) | CN102959631B (zh) |
| DE (2) | DE102011123089B3 (zh) |
| RU (1) | RU2540837C2 (zh) |
| WO (1) | WO2011163420A2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8514533B2 (en) * | 2010-06-24 | 2013-08-20 | Intel Corporation | Method, apparatus, and system for protecting supply nodes from electrostatic discharge |
| US9548738B2 (en) * | 2012-02-21 | 2017-01-17 | Xilinx, Inc. | High voltage RC-clamp for electrostatic discharge (ESD) protection |
| US9350165B2 (en) * | 2012-11-05 | 2016-05-24 | Intel Corporation | High-voltage power gating |
| US9083176B2 (en) | 2013-01-11 | 2015-07-14 | Qualcomm Incorporated | Electrostatic discharge clamp with disable |
| US9013845B1 (en) | 2013-03-04 | 2015-04-21 | Xilinx, Inc. | High voltage RC-clamp for electrostatic discharge (ESD) protection |
| CN103248033B (zh) * | 2013-05-09 | 2015-07-22 | 北京大学 | 瞬态和直流同步触发型电源钳位esd保护电路 |
| US9537306B2 (en) * | 2015-02-12 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company Limited | ESD protection system utilizing gate-floating scheme and control circuit thereof |
| US11222889B2 (en) * | 2018-11-13 | 2022-01-11 | Western Digital Technologies, Inc. | Electrostatic discharge protection circuit |
| JP7089463B2 (ja) | 2018-12-11 | 2022-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置システム |
| KR102681356B1 (ko) | 2018-12-21 | 2024-07-05 | 주식회사 엘엑스세미콘 | 정전기 방전 보호 회로 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064556A (en) * | 1997-09-30 | 2000-05-16 | Stmicroelectronics S.R.L. | Protection circuit for an electric pulse supply line in a semiconductor integrated device |
| US20090097174A1 (en) * | 2007-10-10 | 2009-04-16 | Amazing Microelectronic Corp. | ESD protection circuit for IC with separated power domains |
| CN101421896A (zh) * | 2006-04-21 | 2009-04-29 | 沙诺夫公司 | 通过电源状态检测的esd箝位控制 |
| CN202737452U (zh) * | 2010-06-24 | 2013-02-13 | 英特尔公司 | 保护供电节点不受静电放电影响的设备、系统和处理器 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5255146A (en) * | 1991-08-29 | 1993-10-19 | National Semiconductor Corporation | Electrostatic discharge detection and clamp control circuit |
| US5530612A (en) | 1994-03-28 | 1996-06-25 | Intel Corporation | Electrostatic discharge protection circuits using biased and terminated PNP transistor chains |
| US5733794A (en) | 1995-02-06 | 1998-03-31 | Motorola, Inc. | Process for forming a semiconductor device with ESD protection |
| EP0740344B1 (en) * | 1995-04-24 | 2002-07-24 | Conexant Systems, Inc. | Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp |
| US5825603A (en) | 1995-12-21 | 1998-10-20 | Intel Corporaiton | Method and apparatus for providing electrostatic discharge protection for high voltage inputs |
| US5835328A (en) | 1995-12-21 | 1998-11-10 | Intel Corporation | Breakdown-tiggered transient discharge circuit |
| US5719737A (en) | 1996-03-21 | 1998-02-17 | Intel Corporation | Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies |
| US5877927A (en) | 1996-10-01 | 1999-03-02 | Intel Corporation | Method and apparatus for providing electrostatic discharge protection for high voltage inputs |
| US5907464A (en) | 1997-03-24 | 1999-05-25 | Intel Corporation | MOSFET-based power supply clamps for electrostatic discharge protection of integrated circuits |
| US5917336A (en) * | 1997-09-29 | 1999-06-29 | Motorola, Inc. | Circuit for electrostatic discharge (ESD) protection |
| US5956219A (en) | 1998-06-08 | 1999-09-21 | Intel Corporation | High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection |
| US6008970A (en) | 1998-06-17 | 1999-12-28 | Intel Corporation | Power supply clamp circuitry for electrostatic discharge (ESD) protection |
| US5946177A (en) | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
| US6570225B2 (en) | 1999-07-12 | 2003-05-27 | Intel Corporation | Method for improved electrostatic discharge protection |
| US6327126B1 (en) | 2000-01-28 | 2001-12-04 | Motorola, Inc. | Electrostatic discharge circuit |
| US6510033B1 (en) | 2000-06-30 | 2003-01-21 | Intel Corporation | RC-timer circuit to reduce current leakage in future semiconductor processes |
| AU2002226885A1 (en) * | 2000-11-08 | 2002-05-21 | General Electric Company | Apparatus and method for detecting and calculating ground fault resistance |
| US6867956B2 (en) | 2000-12-22 | 2005-03-15 | Intel Corporation | Electrostatic discharge protection device and method therefor |
| US6545520B2 (en) | 2001-03-28 | 2003-04-08 | Intel Corporation | Method and apparatus for electro-static discharge protection |
| US6862160B2 (en) | 2001-10-12 | 2005-03-01 | Intel Corporation | Apparatus providing electronstatic discharge protection having current sink transistors and method therefor |
| US7339770B2 (en) | 2002-04-24 | 2008-03-04 | Intel Corporation | Electrostatic discharge protection circuit having a ring oscillator timer circuit |
| US7027275B2 (en) * | 2003-01-10 | 2006-04-11 | Texas Instruments Incorporated | Electrostatic discharge protection circuit with feedback enhanced triggering |
| US7271989B2 (en) * | 2004-06-03 | 2007-09-18 | Altera Corporation | Electrostatic discharge protection circuit |
| US7085113B2 (en) * | 2004-08-20 | 2006-08-01 | International Business Machines Corporation | ESD protection power clamp for suppressing ESD events occurring on power supply terminals |
| US7230806B2 (en) | 2004-09-30 | 2007-06-12 | Intel Corporation | Multi-stack power supply clamp circuitry for electrostatic discharge protection |
| US7203045B2 (en) * | 2004-10-01 | 2007-04-10 | International Business Machines Corporation | High voltage ESD power clamp |
| JP2008535328A (ja) * | 2005-03-23 | 2008-08-28 | クゥアルコム・インコーポレイテッド | オフチップ高速通信のための電流モードインターフェイス |
| US7595968B2 (en) * | 2006-03-24 | 2009-09-29 | Texas Instruments Incorporated | Circuit to reduce internal ESD stress on device having multiple power supply domains |
| WO2007124079A2 (en) | 2006-04-21 | 2007-11-01 | Sarnoff Corporation | Esd clamp control by detection of power state |
| US7589945B2 (en) * | 2006-08-31 | 2009-09-15 | Freescale Semiconductor, Inc. | Distributed electrostatic discharge protection circuit with varying clamp size |
| US7692907B2 (en) * | 2006-09-11 | 2010-04-06 | Industrial Technology Research Institute | Circuit for electrostatic discharge (ESD) protection |
| US20080106834A1 (en) * | 2006-11-07 | 2008-05-08 | Kenneth Wai Ming Hung | electrostatic discharge protection circuit |
| KR100849068B1 (ko) | 2007-03-15 | 2008-07-30 | 주식회사 하이닉스반도체 | 정전기 보호회로 |
| EP2023392A1 (en) * | 2007-08-08 | 2009-02-11 | STMicroelectronics S.r.l. | Integrated circuit with device for protecting against electrostatic discharges |
| US8004807B2 (en) * | 2008-01-31 | 2011-08-23 | Agere Systems Inc. | Overvoltage protection circuit with reduced sensitivity to process variations |
| US8649134B2 (en) * | 2010-03-11 | 2014-02-11 | Silicon Laboratories Inc. | Electrostatic discharge protection rail clamp with discharge interruption circuitry |
-
2010
- 2010-06-24 US US12/822,901 patent/US8514533B2/en active Active
-
2011
- 2011-05-23 JP JP2011114898A patent/JP5354397B2/ja active Active
- 2011-06-22 KR KR1020127033450A patent/KR101428355B1/ko active IP Right Grant
- 2011-06-22 CN CN201180030897.7A patent/CN102959631B/zh active Active
- 2011-06-22 WO PCT/US2011/041530 patent/WO2011163420A2/en active Application Filing
- 2011-06-22 RU RU2012155859/08A patent/RU2540837C2/ru not_active IP Right Cessation
- 2011-06-24 DE DE102011123089.4A patent/DE102011123089B3/de active Active
- 2011-06-24 DE DE102011105554.5A patent/DE102011105554B4/de active Active
- 2011-06-24 CN CN2011202885586U patent/CN202737452U/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064556A (en) * | 1997-09-30 | 2000-05-16 | Stmicroelectronics S.R.L. | Protection circuit for an electric pulse supply line in a semiconductor integrated device |
| CN101421896A (zh) * | 2006-04-21 | 2009-04-29 | 沙诺夫公司 | 通过电源状态检测的esd箝位控制 |
| US20090097174A1 (en) * | 2007-10-10 | 2009-04-16 | Amazing Microelectronic Corp. | ESD protection circuit for IC with separated power domains |
| CN202737452U (zh) * | 2010-06-24 | 2013-02-13 | 英特尔公司 | 保护供电节点不受静电放电影响的设备、系统和处理器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012039852A (ja) | 2012-02-23 |
| WO2011163420A3 (en) | 2012-04-19 |
| KR101428355B1 (ko) | 2014-08-07 |
| DE102011123089B3 (de) | 2019-10-17 |
| RU2012155859A (ru) | 2014-06-27 |
| US8514533B2 (en) | 2013-08-20 |
| RU2540837C2 (ru) | 2015-02-10 |
| DE102011105554B4 (de) | 2019-10-17 |
| WO2011163420A2 (en) | 2011-12-29 |
| US20110317316A1 (en) | 2011-12-29 |
| CN102959631B (zh) | 2016-03-16 |
| CN202737452U (zh) | 2013-02-13 |
| KR20130028948A (ko) | 2013-03-20 |
| JP5354397B2 (ja) | 2013-11-27 |
| DE102011105554A1 (de) | 2011-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102959631B (zh) | 用户保护供电节点免受静电放电影响的方法、设备和系统 | |
| CN103430448B (zh) | 电荷泵静电放电保护 | |
| CN104319275B (zh) | 静电放电保护电路 | |
| TWI677961B (zh) | 靜電放電保護電路 | |
| US8649137B2 (en) | Semiconductor device and method of forming same for ESD protection | |
| US9197199B2 (en) | Level shifter for high density integrated circuits | |
| US8395870B2 (en) | Input/output circuit | |
| US10348304B2 (en) | High-voltage level-shifter circuitry | |
| CN103872670A (zh) | 静电放电保护电路、偏压电路与电子装置 | |
| CN105988495A (zh) | 一种ldo过冲保护电路 | |
| US11004843B2 (en) | Switch control circuit for a power switch with electrostatic discharge (ESD) protection | |
| CN107004638A (zh) | 半导体集成电路 | |
| US6215329B1 (en) | Output stage for a memory device and for low voltage applications | |
| CN203813657U (zh) | 一种电源自适应的电荷泵装置 | |
| CN104124951B (zh) | 用于驱动晶体管的电路 | |
| CN103269217A (zh) | 输出缓冲器 | |
| CN101971488B (zh) | 具有过压保护的差分电流输出驱动器 | |
| KR101476910B1 (ko) | 고밀도 집적회로용 포스트 드라이버 | |
| EP2244292A1 (en) | Integrated circuit with ESD protection unit | |
| US20220238509A1 (en) | Electrostatic discharge circuit and electrostatic discharge control system | |
| CN101515799B (zh) | 用于单电压供电cmos的自动检测输入电路 | |
| US20160126238A1 (en) | Power source circuit, electronic circuit, and integrated circuit | |
| US9407255B2 (en) | Circuit | |
| US9571092B2 (en) | Cascaded high voltage switch architecture | |
| US8766692B1 (en) | Supply voltage independent Schmitt trigger inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |