CN102945794B - 二维电子材料装置及其混合光刻方法 - Google Patents
二维电子材料装置及其混合光刻方法 Download PDFInfo
- Publication number
- CN102945794B CN102945794B CN201210331002.XA CN201210331002A CN102945794B CN 102945794 B CN102945794 B CN 102945794B CN 201210331002 A CN201210331002 A CN 201210331002A CN 102945794 B CN102945794 B CN 102945794B
- Authority
- CN
- China
- Prior art keywords
- lead
- wire
- layer
- dimensional electron
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种二维电子材料装置及其混合光刻方法,方法包括:在衬底上形成至少一层引线金属层并对至少一层引线金属层进行光学光刻,以形成至少一层引线图形,最上层包括多个上层引线,栅、源、漏电极图形分别与一个上层引线相连;形成电极金属层;对电极金属层进行光学光刻,以形成晶体管区域;对电极金属层进行电子束光刻,以形成栅、源、漏电极图形;形成栅介质层;对栅介质层进行光学光刻形成栅介质层图形;形成二维电子材料层图形;以及形成欧姆接触层图形。本发明可消除或减小二维电子材料的本征特性的破坏,在保证工艺成本的前提下可以大大提升小尺寸器件的光刻精度,提高器件性能,同时在保证加工精度的情况下可以节省加工时间。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种二维电子材料装置及其混合光刻方法。
背景技术
由碳原子构成的单层片状结构的二维电子材料,例如石墨烯,因其超高的本征载流子迁移率、超高的强场漂移速度和极高的电流承载能力,因此可用来制备具有更小尺寸和更快导电速度的新一代半导体器件。
现有的二维电子材料装置,包括基板,基板上形成有二维电子材料、二维电子材料作为半导体器件的沟道材料,其上依次形成有源/漏电极、栅介质(栅氧化层)和栅电极。
上述器件中,首先将二维电子材料直接铺设在基板上,在制备工艺过程中,还要在其上形成栅介质、栅源漏电极等,这些工艺会造成二维电子材料的本征特性遭到破坏,例如,可能使二维电子材料的迁移率退化,二维电子材料本征特性的破坏进而会影响整个器件的性能。
而且,随着二维电子材料的引入,半导体器件可以达到更小的尺寸级,在形成例如栅电极图形、源电极图形和漏电极图形时,需要达到更细的加工精度。,
目前,如何减少或消除去二维电子材料的破坏、保证器件性能优越,同时保证加工精度是本领域亟需解决的问题。
发明内容
在下文中给出关于本发明的简要概述,以便提供关于本发明的某些方面的基本理解。应当理解,这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分,也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念,以此作为稍后论述的更详细描述的前序。
本发明的一个主要目的在于提供一种能够减少或消除对二维电子材料装置造成破坏且光刻精度较高的二维电子材料装置及其混合光刻方法。
为实现上述目的,本发明提供了一种二维电子材料装置的混合光刻方法,包括:
在衬底上形成至少一层引线金属层并对所述至少一层引线金属层进行光学光刻,以形成至少一层引线图形,其中最上层的引线图形包括多个上层引线;
形成电极金属层;
对所述电极金属层进行光学光刻,以形成至少一个器件区域,所述至少一个器件区域包括晶体管区域;
对所述电极金属层进行电子束光刻,以在所述晶体管区域形成栅电极图形、源电极图形和漏电极图形,所述栅电极图形、源电极图形和漏电极图形分别与所述引线图形中的一个上层引线相连;
形成栅介质层;
对所述栅介质层进行光学光刻,以形成栅介质层图形;
形成二维电子材料层图形,所述二维电子材料层图形包括位于所述栅介质层图形、源电极图形和漏电极图形上的部分;以及
在二维电子材料层图形中与源电极图形和漏电极图形对应的部位上形成欧姆接触层图形。
为实现上述目的,本发明还提供一种二维电子材料装置,包括:
衬底;
所述衬底上形成有至少一层引线图形,其中最上层的引线图形包括多个上层引线;
形成所述至少一层引线图形的结构表面形成有栅电极图形、源电极图形和漏电极图形,所述栅电极图形、源电极图形和漏电极图形分别与一个上层引线相连;
所述栅电极图形上形成有栅介质层图形;
所述栅介质层图形、源电极图形和漏电极图形上形成有二维电子材料层图形;
所述二维电子材料层图形中与所述源电极图形和漏电极图形对应的部位上形成有欧姆接触层图形。
本发明的二维电子材料装置及其混合光刻方法在工艺后程形成二维电子材料层图形,避免了在二维电子材料装置上形成栅介质层然后形成电极图形,后形成二维电子材料工艺简单,所需光刻次数减少,且有效地保证了二维电子材料的本征特性不受破坏;由于在二维材料上生成栅介质比较复杂,本发明在栅电极上形成栅介质,工艺简单,且能够获得较薄的栅介质等效氧化层厚度;二维电子材料的一面为源漏欧姆接触图形,另一面为电极金属,经实验,这种两面夹的结构可以优化接触电阻;因此,本发明增强了半导体器件的性能,而且本发明部分采用光学光刻进行大面积的光刻,部分采用电子束光刻获得较高的光刻精度,在保证工艺成本的前提下可以大大提升微机电系统中小尺寸器件的光刻精度,使得半导体器件的性能有所提升,并且,通过光学光刻进行大面积即粗线条光刻,只在精度要求较高的区域进行电子束光刻,例如采用电子束光刻在晶体管区域形成栅、源、漏电极图形,在保证加工精度的情况下可以节省加工时间。
附图说明
参照下面结合附图对本发明实施例的说明,会更加容易地理解本发明的以上和其它目的、特点和优点。附图中的部件只是为了示出本发明的原理。在附图中,相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
图1为本发明二维电子材料装置混合光刻方法的一种实施例的流程图。
图2图1中的步骤S1的流程图。
图3为本发明二维电子材料装置混合光刻方法的另一种实施例的流程图。
图4为图1中的步骤S2的流程图.
图5为图1中的步骤S7的流程图。
图6为图1中的步骤S8的流程图。
图7A-图7S为本发明制备二维电子材料装置时的工艺结构示意图。
具体实施方式
下面参照附图来说明本发明的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。
参考图1,本发明提供了一种二维电子材料装置的混合光刻方法,其一种实施例包括以下步骤:
步骤S1:在衬底上形成至少一层引线金属层并对至少一层引线金属层进行光学光刻,以形成至少一层引线图形,其中最上层的引线图形包括多个上层引线;
步骤S2:形成电极金属层;
步骤S3:对电极金属层进行光学光刻,以形成至少一个器件区域,至少一个器件区域包括晶体管区域;
步骤S4:对电极金属层进行电子束光刻,以在晶体管区域形成栅电极图形、源电极图形和漏电极图形,栅电极图形、源电极图形和漏电极图形分别与所述引线图形中的一个上层引线相连;
步骤S5:形成栅介质层;
步骤S6:对栅介质层进行光学光刻,以形成栅介质层图形;
步骤S7:形成二维电子材料层图形,二维电子材料层图形包括位于栅介质层图形、源电极图形和漏电极图形上的部分;以及
步骤S8,在二维电子材料层图形中对应源电极图形和漏电极图形的部位上形成欧姆接触层图形。
参考图2,通过执行上述步骤可在衬底上形成至少一层引线图形,本实施例中以两层引线图形为例进行说明,具体地,步骤S1可包括以下步骤S11-S16:
步骤S11:在衬底上形成第一引线金属层。例如,可在衬底20上溅射一层铝作为第一引线金属层22,形成如图7A所示的结构。衬底20可包括基底层20a以及在基底层20a上形成的氧化薄膜20b,基底层20a的材料可为硅,氧化薄膜20b的材料可为二氧化硅,氧化薄膜20b可通过对基底层20a表面进行热氧化形成。本实施例中,基底层20a的厚度可为例如400微米,氧化薄膜20b的厚度可为例如0.7-1微米。第一引线金属层22上可具有一层抗反射层(图中未示出),该抗反射层的材料可为例如氮化钛。
步骤S12:对第一引线金属层进行光学光刻以形成多个下层引线。例如,通过步进式光刻对引线金属层22进行大面积光刻,并对经光刻后的引线金属层22进行刻蚀以形成多个下层引线,包括如图7B所示的下层引线22a、22b。
步骤S13:形成层间介质层。本步骤可通过例如等离子体增强化学气相沉积法沉积一层二氧化硅作为层间介质层,如图7C所示,可在形成了多个下层引线的的结构表面沉积一层二氧化硅形成层间介质层24,层间介质层24的厚度可为例如(0.5±0.1)微米。
步骤S14:对层间介质层进行光学光刻以形成层间通孔。本步骤中,可通过例如步进式光刻对层间介质层24进行大面积光刻,并对经光刻的层间介质层24进行刻蚀以形成层间通孔24a。在层间通孔24a处,下层引线22a上的层间介质(二氧化硅)被去除,形成如图7D所示的结构。
步骤S15:形成第二引线金属层。例如可在形成了层间通孔24a的结构表面溅射一层铝作为第二引线金属层26,形成如图7E所示的结构。第二引线金属层26的厚度可为例如(0.5±0.1)微米。第二引线金属层26上可具有一层抗反射层(图中未示出),该抗反射层的材料可为例如氮化钛。
步骤S16:对第二引线金属层进行光学光刻以形成该多个上层引线,其中每个层间通孔用于对应地连通一个上层引线和一个下层引线。例如,可通过步进式光刻对第二引线金属层26进行大面积光刻,并对经光刻的第二引线金属层26进行刻蚀可形成如图7F所示的上层引线26a、26b、26c、26d等,其中上层引线26a通过层间通孔24a与下层引线22a相连。
通过以上步骤S11-S16可形成两层引线,还可采用上述方法形成两层以上的引线,也可直接在衬底上溅射一层引线金属层并对该引线金属层进行光学光刻以形成一层引线图形,需要形成的引线图形的层数是根据需要而定。在此不一一列举。
可选地,在需要形成电子束对准标记的情况下,对至少一层引线金属层进行光学光刻(步骤S1)还形成电子束对准标记区域21,其中在电子束对准标记区域21处露出衬底20。
具体地,如图7D所示,在需要形成电子束对准标记的情况下,对层间介质层进行光学光刻(步骤S14)还去除电子束对准标记区域2121处的层间介质(二氧化硅),以在电子束对准标记区域2121处,露出衬底20的氧化薄膜20b,形成如图7D所示的结构。如图7F所示,在需要形成电子束对准标记的情况下,对第二引线金属层进行光学光刻(步骤S16)还可去除电子束对准标记区域2121处的引线金属(铝)以在电子束对准标记区域21处露出衬底20的氧化薄膜20b。也就是说,对层间介质层进行光学光刻(步骤S14)以及对第二引线金属层进行光学光刻(步骤S16)还在该电子束对准标记区域21处露出衬底。
参考图3,作为本实施例的可选方案,在形成电子束对准标记区域的情况下,在形成至少一层引线图形的步骤(步骤S1)后,本实施例还可包括以下步骤A-B:
步骤A:对衬底的氧化薄膜层进行光学光刻以去除电子束对准标记区域的氧化薄膜层。例如,可通过步进式光刻对氧化薄膜层20b进行大面积光刻,并通过湿法刻蚀或RIE(反应离子刻蚀)去除电子束对准标记区域21的氧化薄膜(如二氧化硅),形成如图7G所示的结构。
步骤B:对衬底的基底层进行光学光刻以在电子束对准标记区域形成电子束对准标记。例如,可通过步进式光刻对基底层20a进行光刻,并刻蚀经光刻后的衬底以在电子束对准标记区域21处形成电子束对准标记,例如刻蚀基底层20a形成深凹槽以形成图7H中的“十”字形电子束对准标记。
形成电极金属层的步骤(步骤S2)可形成如图7I所示的结构,其中,在形成了多个上层引线(例如引线26a、26b、26c、26d)的器件的表面形成有电极金属层28。
参考图4,具体地,形成电极金属层(步骤S2)可包括以下步骤S17和S18:
步骤S17:溅射第一金属层;例如可在形成多个上层引线的器件的表面先溅射一层钛作为第一金属层281,形成如图7I所示的结构。
步骤S18:在第一金属层上溅射第二金属层;例如,可在第一金属层281上溅射一层氮化钛作为第二金属层282,形成如图7J所示的结构,则电极金属层28的材料为钛和氮化钛的合金。
步骤S3可形成如图7K中所示的晶体管区域,例如,可对电极金属层28进行步进式光刻以实现大面积光刻,对经光刻的电极金属层28进行RIE刻蚀后保留制备晶体管所需要的部分,以形成晶体管区域。
可选地,步骤S3中,还可根据实际需要形成制作其它半导体器件的区域,例如,对电极金属层28进行步进式光刻保留光探测器电极所需要的部分,形成如图7K所示的光探测器区域,在此不一一列举。也就是说,步骤S3中形成的该至少一个器件区域还包括光探测器区域,其中对电极金属层进行光学光刻还在光探测器区域中形成有两个电极,即该光探测器区域中具有两个电极。
作为本实施例的可选方案,在形成光探测器区域的情况下,在形成至少一个器件区域(步骤S3)之后还可包括以下步骤C:
对电极金属层的第二金属层进行光学光刻以去除光探测器区域中的一个电极处的第二金属层,以形成光探测电极。本步骤可形成如图7L所示的结构,其中光探测器区域的一个电极处的第二金属层282(氮化钛)被去除,只保留第一金属层281(钛),形成光探测器的两个光探测电极28e、28f。这样形成的两个光探测电极28e、28f的功函数可分别分布于二维电子材料(例如石墨烯)功函数的两侧。步骤S7中形成的二维电子材料层图形还包括位于该两个光探测电极28e、28f上的部分,例如二维电子材料层32b。
对电极金属层进行电子束光刻的步骤(步骤S4)可形成如图7M所示的结构,其中在晶体管区域同时形成栅电极28a、源电极28b和漏电极28c。对于晶体管来说,栅电极、源电极、漏电极的尺寸以及各电极之间的间距都非常小,采用光学光刻很难达到精度要求,因此,本步骤通过电子束光刻对电极金属28进行光刻,并对经电子束光刻后的电极金属28进行刻蚀开槽,槽宽可为例如0.25微米,栅电极线条的宽度可为例如0.2微米,通过电子束光刻对电极金属层进行光刻可同时形成栅电极图形、源电极图形和漏电极图形,在保证加工精度的情况下可以节省加工时间。
形成栅介质层的步骤(步骤S5)可形成如图7N所示的结构,其中在形成栅电极28a、源电极28b、漏电极28c的结构表面形成栅介质层30。栅介质层30的材料可为高介电常数栅介质,可为但不限于以下几种金属氧化物:铝氧化物(例如Al2O3)、钇氧化物(例如Y2O3)、镧氧化物(例如La2O3)、铪氧化物(例如HfO2)、氮氧化铪硅(HfSiNO)等。栅介质层30的等效氧化层厚度可为例如1.5纳米。
对栅介质层进行光学光刻的步骤(步骤S6)可形成如图7O所示的结构,其中可通过步进式光刻对栅介质层30进行大面积光刻,并蚀刻去除例如源电极28b、漏电极28c上的栅介质(例如氮氧化铪硅),以形成栅介质层图形30a。
执行步骤S7可形成如图7Q所示的结构,其中栅介质层图形30a、源电极28b和漏电极28c上形成有二维电子材料层图形32a。
参考图5,步骤S7具体可包括:
步骤S19:形成二维电子材料层。本步骤可在形成栅介质层图形30a的结构表面形成如图7P所示的二维电子材料层32。可选地,二维电极材料层可为例如石墨烯层、MLG(multi layer graphene,多层石墨烯)、硫化钼薄膜、氮化硼薄膜等。
步骤S20:将形成二维电子材料层32之后的器件放置到一密封容器中,对该密封容器抽真空至预定真空度,在预定时长之后将其从密封容器中取出。本步骤用以增强二维电子材料层32与结构表面接触的紧密性。
步骤S21:对二维电子材料层进行光学光刻以形成二维电子材料层图形。本步骤可通过接触式光刻对二维电子材料层进行图形化定义,通过氧等离子体刻蚀得到如图7Q所示的二维电子材料层图形,二维电子材料层图形包括位于栅介质层图形30a、源电极图形28b和漏电极图形28c上的部分32a,还可包括位于电极28e和28f上的部分32b。
执行步骤S8可形成如图7S所示的欧姆接触层图形34b、34c。
参考图6,具体地,步骤S8可包括以下步骤:
步骤S22:沉积欧姆接触金属层。本步骤可在形成二维电子材料层图形的结构表面沉积欧姆接触金属层34形成如图7R所示的结构。
步骤S23:对欧姆接触金属层进行电子束光刻以在二维电子材料层图形中对应源电极图形和漏电极图形的部位上形成欧姆接触层图形。与形成栅电极图形、源电极图形、漏电极图形的工艺相对应,形成欧姆接触层图形也需要较高的尺寸精度,因此,本步骤中采用电子束光刻对欧姆接触金属层进行光刻。本步骤形成如图7S所示的结构。如图7S所示,二维电子材料层的上面为接触金属,下面为电极金属,采用这种结构可以优化接触电阻。
本实例中,主要采用的光学光刻技术为步进式光刻或接触式光刻,但是本发明并不限于此,也可为采用其它可以实现大面积光刻的技术。
本发明还提供了一种二维电子材料装置,可通过上述方法制备而成,以下参考图7S对本发明的二维电子材料装置进行描述。该二维电子材料装置包括:
衬底;
衬底上形成有至少一层引线图形,其中最上层的引线图形包括多个上层引线;例如,可在衬底上形成下层引线图形和上层引线图形,其中上层引线图形包括多个上层引线26a-26d;
形成至少一层引线图形的结构表面形成有栅电极图形、源电极图形和漏电极图形,栅电极图形、源电极图形和漏电极图形分别与一个上层引线相连。例如,源电极图形28b和漏电极图形28c分别与上层引线26a和26c相连;
栅电极图形上形成有栅介质层图形;例如,栅电极图形28a上形成有栅介质层图形30a;
栅介质层图形、源电极图形和漏电极图形上形成有二维电子材料层图形;例如,栅介质层图形28a、源电极图形28b和漏电极图形28c上具有二维电子材料层图形32a;
二维电子材料层图形中与源电极图形和漏电极图形对应的部位上形成有欧姆接触层图形;例如,二维电子材料层图形32a上具有欧姆接触层图形34b和34c,分别与源电极图形28b和漏电极图形28c相对应。
上述描述可形成晶体管器件,可选地,当需要制备其它器件,例如光探测器时,形成至少一层引线图形的结构表面还形成有两个光探测电极,每个光探测电极与一个上层引线相连,其中一个光探测电极包括第一层金属和位于第一层金属上的第二层金属,另一个光探测电极包括所述第一层金属,两个光探测电极上形成有二维电子材料层图形;例如,在光探测器区域中还形成有光探测电极28e和28f,其中光探测电极28f上的第二层金属被去除,因此光探测电极28e包括钛和氮化钛两层金属,而光探测电极28f只包括一层钛金属,两个光探测电极28e和28f上具有二维电子材料层图形32b。
如图7S所示,衬底包括基底层20a和在基底层20a上形成的氧化薄膜层20b,衬底上形成有电子束对准标记区域21,在电子束对准标记区域21处,沿氧化薄膜层20b表面向所述基底层表面开设有第一凹槽,沿基底层20a表面向下开设有第二凹槽,第二凹槽的宽度小于所述第一凹槽,且第一凹槽和第二凹槽相互连通。此处所谓的第一凹槽,可为在步骤A中去除电子束对准标记区域的氧化薄膜层所形成的凹槽,第二凹槽可为步骤B中对衬底的基底层进行光刻形成的凹槽,第一、第二凹槽连通可成为如图7S所示的“十”字形电子束对准标记。
在衬底上形成的至少一层引线图形可包括一层或多层,在本实施例中,该至少一层引线图形包括自下而上形成在衬底上的下层引线图形和上层引线图形,下层引线图形包括多个下层引线(如引线22a和22b),上层引线图形包括上述多个上层引线(如引线26a-26d),衬底还形成有覆盖该下层引线图形的层间介质层(如在步骤S13中形成的层间介质层),该上层引线图形在层间介质层上形成,层间介质层上开设有至少一个层间通孔,每个层间通孔用于对应地连通一个下层引线和一个上层引线(如下层引线22a通过层间介质层上的一个通孔与上层引线26a连通)。
本发明的二维电子材料装置及其混合光刻方法在工艺后程形成二维电子材料层图形,避免了在二维电子材料上形成栅介质层然后形成电极图形,有效地保证了二维电子材料的本征特性不受破坏,同时避免了增大栅介质层的等效氧化层厚度,可以将栅介质层做地极薄,从而增强了半导体器件的性能,而且本发明部分采用光学光刻进行大面积的光刻,部分采用电子束光刻获得较高的光刻精度,在保证工艺成本的前提下可以大大提升小尺寸器件的光刻精度,使得半导体器件的性能有所提升。
由于光学光刻可进行粗线条光刻,因此其光刻速度较大,本发明通过光学光刻进行大面积即粗线条光刻,只在精度要求较高的区域进行电子束光刻(例如采用电子束光刻在晶体管区域形成栅、源、漏电极图形,且栅、源、漏电极图形可同时形成)因此,本发明在保证加工精度的同时可节省加工时间。
在本发明的装置和方法中,显然,各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时,在上面对本发明具体实施例的描述中,针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在,但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
虽然已经详细说明了本发明及其优点,但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解,根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
Claims (10)
1.一种二维电子材料装置的混合光刻方法,其特征在于,包括:
在衬底上形成至少一层引线金属层并对所述至少一层引线金属层进行光学光刻,以形成至少一层引线图形,其中最上层的引线图形包括多个上层引线;
形成电极金属层;
对所述电极金属层进行光学光刻,以形成至少一个器件区域,所述至少一个器件区域包括晶体管区域;
对所述电极金属层进行电子束光刻,以在所述晶体管区域形成栅电极图形、源电极图形和漏电极图形,所述栅电极图形、源电极图形和漏电极图形分别与所述引线图形中的一个上层引线相连;
形成栅介质层;
对所述栅介质层进行光学光刻,以形成栅介质层图形;
形成二维电子材料层图形,所述二维电子材料层图形包括位于所述栅介质层图形、源电极图形和漏电极图形上的部分;以及
在二维电子材料层图形中与源电极图形和漏电极图形对应的部位上形成欧姆接触层图形。
2.根据权利要求1所述的二维电子材料装置的混合光刻方法,其特征在于,在衬底上形成至少一层引线金属层的步骤包括:
在所述衬底上形成第一引线金属层;
对所述第一引线金属层进行光学光刻以形成多个下层引线;
形成层间介质层;
对所述层间介质层进行光学光刻以形成至少一个层间通孔;
形成第二引线金属层;以及
对所述第二引线金属层进行光学光刻以形成所述多个上层引线,其中每个层间通孔用于对应地连通一个上层引线和一个下层引线。
3.根据权利要求1所述的二维电子材料装置的混合光刻方法,其特征在于,对所述至少一层引线金属层进行光学光刻还形成电子束对准标记区域,其中在所述电子束对准标记区域处露出所述衬底。
4.根据权利要求3所述的二维电子材料装置的混合光刻方法,其特征在于,所述衬底包括基底层和在所述基底层上形成的氧化薄膜层,所述二维电子材料装置的混合光刻方法在形成所述至少一层引线图形之后还包括:
对所述衬底的氧化薄膜层进行光学光刻以去除所述电子束对准标记区域的氧化薄膜层;以及
对所述衬底的基底层进行光学光刻以在所述电子束对准标记区域形成电子束对准标记。
5.根据权利要求1所述的二维电子材料装置的混合光刻方法,其特征在于,形成电极金属层的步骤包括:
溅射第一金属层;以及
在所述第一金属层上溅射第二金属层;
所述至少一个器件区域还包括光探测器区域,对所述电极金属层进行光学光刻还在所述光探测器区域中形成两个电极,形成至少一个器件区域的步骤之后还包括:对所述第二金属层进行光学光刻以去除所述光探测器区域的其中一个电极上的第二金属层,形成两个光探测电极;所述二维电子材料层图形还包括位于所述两个光探测电极上的部分。
6.根据权利要求1-5任一项所述的二维电子材料装置的混合光刻方法,其特征在于,形成二维电子材料层图形的步骤包括:
形成二维电子材料层;
将形成所述二维电子材料层之后的器件放置到一密封容器中,对所述密封容器抽真空至预定真空度,在预定时长之后将其从所述密封容器中取出;以及
对所述二维电子材料层进行光学光刻以形成所述二维电子材料层图形。
7.根据权利要求1-5任一项所述的二维电子材料装置的混合光刻方法,其特征在于,形成欧姆接触层图形的步骤包括:
沉积欧姆接触金属层;以及
对所述欧姆接触金属层进行电子束光刻以在所述二维电子材料层图形中对应所述源电极图形和漏电极图形的部位上形成欧姆接触层图形。
8.一种二维电子材料装置,其特征在于,包括:
衬底;
所述衬底上形成有至少一层引线图形,其中最上层的引线图形包括多个上层引线;
形成所述至少一层引线图形的结构表面形成有栅电极图形、源电极图形和漏电极图形,所述栅电极图形、源电极图形和漏电极图形分别与一个上层引线相连;
所述栅电极图形上形成有栅介质层图形;
所述栅介质层图形、源电极图形和漏电极图形上形成有二维电子材料层图形;
所述二维电子材料层图形中与所述源电极图形和漏电极图形对应的部位上形成有欧姆接触层图形。
9.根据权利要求8所述的二维电子材料装置,其特征在于,所述至少一层引线图形包括自下而上形成在所述衬底上的下层引线图形和上层引线图形,所述下层引线图形包括多个下层引线,所述上层引线图形包括所述多个上层引线,所述衬底还形成有覆盖所述下层引线图形的层间介质层,所述上层引线图形在所述层间介质层上形成,所述层间介质层上开设有至少一个层间通孔,每个层间通孔用于对应地连通一个下层引线和一个上层引线。
10.根据权利要求8或9所述的二维电子材料装置,其特征在于,
形成所述至少一层引线图形的结构表面还形成有两个光探测电极,每个光探测电极与一个上层引线相连,其中一个光探测电极包括第一层金属和位于第一层金属上的第二层金属,另一个光探测电极包括所述第一层金属,所述二维电子材料层图形包括位于所述两个光探测电极上的部分;
和/或,
所述衬底包括基底层和在所述基底层上形成的氧化薄膜层,所述衬底上形成有电子束对准标记区域,在所述电子束对准标记区域处,沿所述氧化薄膜层表面向所述基底层表面开设有第一凹槽,沿所述基底层表面向下开设有第二凹槽,所述第二凹槽的宽度小于所述第一凹槽,且所述第一凹槽和第二凹槽相互连通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210331002.XA CN102945794B (zh) | 2012-09-07 | 2012-09-07 | 二维电子材料装置及其混合光刻方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210331002.XA CN102945794B (zh) | 2012-09-07 | 2012-09-07 | 二维电子材料装置及其混合光刻方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102945794A CN102945794A (zh) | 2013-02-27 |
CN102945794B true CN102945794B (zh) | 2015-04-15 |
Family
ID=47728728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210331002.XA Active CN102945794B (zh) | 2012-09-07 | 2012-09-07 | 二维电子材料装置及其混合光刻方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102945794B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10269706B2 (en) | 2016-07-26 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623310A (zh) * | 2012-03-31 | 2012-08-01 | 中国科学院微电子研究所 | 一种制备金属与石墨烯欧姆接触的方法 |
CN102629035A (zh) * | 2011-09-29 | 2012-08-08 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7858989B2 (en) * | 2008-08-29 | 2010-12-28 | Globalfoundries Inc. | Device and process of forming device with device structure formed in trench and graphene layer formed thereover |
-
2012
- 2012-09-07 CN CN201210331002.XA patent/CN102945794B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629035A (zh) * | 2011-09-29 | 2012-08-08 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN102623310A (zh) * | 2012-03-31 | 2012-08-01 | 中国科学院微电子研究所 | 一种制备金属与石墨烯欧姆接触的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102945794A (zh) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3121840B1 (en) | Thin-film transistor and preparation method therefor, array substrate, and display panel | |
TWI527231B (zh) | Electronic device, laminated structure and manufacturing method thereof | |
RU2662945C1 (ru) | Тонкопленочный транзистор с низким контактным сопротивлением | |
CN108573981B (zh) | 显示基板及其制备方法、显示装置 | |
CN103545221B (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
US8357927B2 (en) | Semiconductor device and method for manufacturing the same | |
CN108269913B (zh) | 霍尔器件及其制备方法与电子设备 | |
CN109004032A (zh) | 薄膜晶体管及其制造方法、阵列基板 | |
CN109742151A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示面板 | |
CN102945794B (zh) | 二维电子材料装置及其混合光刻方法 | |
CN216698426U (zh) | 量子电路、量子芯片及量子器件 | |
CN101969026B (zh) | 基于喷墨印刷与激光干涉曝光的电极制备方法 | |
CN103531639B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN103365069B (zh) | 制造光刻掩模的方法 | |
US9543160B2 (en) | Reducing defects in patterning processes | |
WO2015134083A1 (en) | Vtfts including offset electrodes | |
CN102820260B (zh) | 提高通孔图形性能表现的方法 | |
CN105629598A (zh) | Ffs模式的阵列基板及制作方法 | |
CN101192563A (zh) | 避免金属布线制程中晶圆边界剥离的方法 | |
CN105633100B (zh) | 薄膜晶体管阵列面板及其制作方法 | |
JP2011187509A (ja) | 電子素子基板及びその製造方法 | |
WO2015134092A1 (en) | Vtft including overlapping electrodes | |
CN106252419A (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
US9093470B1 (en) | VTFT formation using capillary action | |
CN106505042A (zh) | 半导体器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |